[go: up one dir, main page]

JPS61248839A - Takeout device for housed wafer - Google Patents

Takeout device for housed wafer

Info

Publication number
JPS61248839A
JPS61248839A JP9068085A JP9068085A JPS61248839A JP S61248839 A JPS61248839 A JP S61248839A JP 9068085 A JP9068085 A JP 9068085A JP 9068085 A JP9068085 A JP 9068085A JP S61248839 A JPS61248839 A JP S61248839A
Authority
JP
Japan
Prior art keywords
wafer
carrier
cpu
wafers
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9068085A
Other languages
Japanese (ja)
Inventor
Katsuyuki Akagawa
赤川 勝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP9068085A priority Critical patent/JPS61248839A/en
Publication of JPS61248839A publication Critical patent/JPS61248839A/en
Pending legal-status Critical Current

Links

Landscapes

  • Warehouses Or Storage Devices (AREA)
  • Controlling Sheets Or Webs (AREA)
  • Sheets, Magazines, And Separation Thereof (AREA)

Abstract

PURPOSE:To prevent any damage to a wafer and a takeout arm from occurring at the time of takeout operation, by applying light to each wafer mounted on plural stages inside a carrier, while detecting the attitude. CONSTITUTION:Each of wafers 3a-3l is horizontally placed on plural stages 2a-2a'-2l-2l' of a carrier being mounted on a pallet 1 moving in an arrow A direction, and a front opening 2M and a rear opening 2N opposed to the former are set down to a takeout port of these wafers and each passage of light out of projectors 6a and 6b parallelly set up in horizontality. When these wafers 3a and so on are righteously mounted on these stages 2a-2a', each output of light receivers 7a and 7b is largely reduced together but, for example, when the wafer 3c is placed aslant between both third and fourth stages 2c and 2d, the output of the light receiver 7a is small while the output of the light receiver 7b is large whereby it judges that an attitude of the wafer 3c is not righteous, emitting a warning and stopping other motions, and an operator remounts it for a righteous attitude.

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は複数の基板を収納するキャリアから基板を1枚
ずつ取り出すウェハ取り出し装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a wafer take-out device that takes out substrates one by one from a carrier that stores a plurality of substrates.

(発明の背景) 従来、ウェハ(基板)を収納するキャリアから1枚ずつ
ウェハを取り出しこれをウェハ検査装置に供給するもの
が知られている。しかしながらウェハがキャリアに正し
い姿勢で配置されていない場合にはウェハ自身あるいは
ウェハを取り出す為のアーム等を壊してしまうおそれが
ある。
(Background of the Invention) Conventionally, it has been known to take out wafers (substrates) one by one from a carrier and supply them to a wafer inspection apparatus. However, if the wafer is not placed in the correct position on the carrier, there is a risk that the wafer itself or the arm used to take out the wafer may be damaged.

本発明はこのような欠点を除去し、ウェハあるいはウェ
ハを取り出す為の手段が破壊されることを防止すること
を目的とする。
The present invention aims to eliminate these drawbacks and to prevent the wafer or the means for removing the wafer from being destroyed.

(実施例) 図、第3図はブロック図、第4図及び第5図はフローチ
ャートである。
(Example) Figures 3 and 3 are block diagrams, and Figures 4 and 5 are flowcharts.

第1図において、パレット1は不図示の搬送機構により
A方向に移動される。ウェハキャリア2はパレット1に
載置される。キャリア2は第2図に示す如く複数の゛段
部2a−2a′、2b−2b’ 、2C−2C’ 、 
 2d−2d’ −−−一を有している。ウェハ3a、
3b、3cm−−−3に、31はそれぞれ段部2a−2
a’ 、2b−2b’ 、2cm2C’ −−−−2に
−2に’ 、2It−2ffi’に載置される。各段部
はウェハを水平に載置するよう構成されている。キャリ
ア2の前面には、ウェハ3a、3 b−−−−3に、3
1の取り出しを可能にする開口2Mが形成され、またこ
れと対向する後面にも、開口2Nが形成されている。た
だしこの開口2Nはウェハ3 a、  3 b−−−−
31の取り出しを阻止する大きさである。昇降機4は搬
送機構により送られてきたパレット1を上方(B方向)
へ上昇せしめるものであり、モータ5(第3図参)によ
り駆動される。投光器5a、5bは水平方向に並置され
る。受光器7a、7bも水平方向に並置さ、駈。
In FIG. 1, a pallet 1 is moved in a direction A by a transport mechanism (not shown). The wafer carrier 2 is placed on the pallet 1. As shown in FIG. 2, the carrier 2 has a plurality of stepped portions 2a-2a', 2b-2b', 2C-2C',
2d-2d' --- has one. wafer 3a,
3b, 3cm---3, 31 are the stepped portions 2a-2, respectively.
a', 2b-2b', 2cm2C' ---2 to -2', 2It-2ffi'. Each step is configured to horizontally place a wafer. On the front side of the carrier 2, wafers 3a, 3b---3, 3
An opening 2M is formed through which the item 1 can be taken out, and an opening 2N is also formed on the rear surface opposite to this. However, this opening 2N is for wafers 3a, 3b---
31 is large enough to prevent removal. The elevator 4 lifts the pallet 1 sent by the transport mechanism upwards (direction B).
It is driven by a motor 5 (see Figure 3). The projectors 5a and 5b are arranged horizontally side by side. The receivers 7a and 7b are also horizontally arranged side by side.

れ、それぞれ投光器6a、6b対向する。ガイド8とオ
ネジ9は互いに平行となるように支持板10.11に支
持されている。オネジ9はモータ12によって支持板1
0.11上で回転される。アーム支持台13はガイド8
に嵌合し、ネジ9に螺合する。アーム14は支持台13
の回転軸13aを中心にC方向に回転可能である。アー
ム14はモータ15(第3図参)により駆動される。接
触センサ16はアーム14の先端に設けられている。
The projectors 6a and 6b face each other. The guide 8 and the male screw 9 are supported by a support plate 10.11 so as to be parallel to each other. The male screw 9 is connected to the support plate 1 by the motor 12.
Rotated on 0.11. The arm support stand 13 is the guide 8
and screw it onto the screw 9. Arm 14 is support base 13
It is rotatable in the C direction around the rotating shaft 13a. The arm 14 is driven by a motor 15 (see Figure 3). The contact sensor 16 is provided at the tip of the arm 14.

第3図に示す如く、前述したモータ5.12.15は全
て5演算処理部、メモリ一部、I10部等からなるマイ
クロコンピュータ17 (以下CPUと称す)により制
御される。また接触センサ16及び後述する警告手段1
8もCPU17に接続されている。
As shown in FIG. 3, the aforementioned motors 5, 12, and 15 are all controlled by a microcomputer 17 (hereinafter referred to as CPU) consisting of 5 arithmetic processing units, a part of memory, an I10 unit, etc. In addition, a contact sensor 16 and a warning means 1 to be described later.
8 is also connected to the CPU 17.

以下第4図及び第5図のフローチャートを参照して実施
例装置の動作を説明する。
The operation of the embodiment apparatus will be described below with reference to the flowcharts of FIGS. 4 and 5.

まず搬送機構によりパレット1がA方向に駆動され、パ
レット1が所定位置にもたらされると。
First, the pallet 1 is driven in the A direction by the conveyance mechanism, and the pallet 1 is brought to a predetermined position.

CPUI 7から■初期検出位置セットの指令が出力さ
れる。そしてモータ5が駆動されて昇降機4がパレット
1を上昇せしめ、キャリア2の最上段2a−2a”に載
置されたウェハ3aが投光6a+6bから開口2N、2
Mを介して受光器7a、7bへ至る光路内に位置づけら
れると、昇降機4が1は 動作を停止する0次にCPU1’l■受光器1 a +
7bの出力を取り込み、ウェハの姿勢を判別する。
The CPU 7 outputs a command to set the initial detection position. Then, the motor 5 is driven and the elevator 4 raises the pallet 1, and the wafer 3a placed on the uppermost stage 2a-2a'' of the carrier 2 is exposed to the openings 2N, 2 through the light emitting lights 6a+6b.
When the elevator 4 is positioned in the optical path leading to the light receivers 7a and 7b via M, the elevator 4 stops operating.
The output of 7b is taken in and the attitude of the wafer is determined.

第2図において・印で示した218.21bはそれぞれ
投光器(ia、5bから受光器7a、7bへ至る光路を
示す、すなわち第2図の如く段部2a−2a°の上にウ
ェハ3aが正しい姿勢で載置されていれば、受光器7a
、7bの出力はともに大きく減小することとなり、CP
U17はウェハが正しい姿勢で載置されていることを判
別する(X)・ウェハが正しい姿勢で載置されているこ
とを判別すると、CPU17は■判別出力をメモリーに
記憶する。次にCPUI 7は■ウェハを全数チェック
したか判別する。この場合、一枚目のウェハがチェック
されたばかりであるから2判別出力は全数チェックされ
ていない旨の出力となる。したがってCPU17は■モ
ータ5を作動し、昇降機4を予め設定されたキャリアの
1段分、詳しくはある段部からこの段部に隣接する別の
段部に至る距離だけ上昇せしめる。そして2段目2b−
2b′に載置されたウェハ3bが投光器6a、5bから
受光器7a、7bへ至る光路内に位置づけら・  れる
、第2図の・印22a、22bはこの時の光路を示す。
In Fig. 2, 218.21b marked with a mark indicates the optical path from the emitter (ia, 5b) to the receivers 7a, 7b, that is, as shown in Fig. 2, the wafer 3a is placed on the step 2a-2a° If it is placed in the posture, the receiver 7a
, 7b both decrease significantly, and CP
The CPU 17 determines whether the wafer is placed in the correct orientation (X). When determining that the wafer is placed in the correct orientation, the CPU 17 (1) stores the determination output in the memory. Next, the CPU 7 determines whether all wafers have been checked. In this case, since the first wafer has just been checked, the 2nd determination output is an output indicating that not all wafers have been checked. Therefore, the CPU 17 operates the motor 5 to raise the elevator 4 by one step of the carrier set in advance, more specifically, by the distance from one step to another step adjacent to this step. And the second row 2b-
The wafer 3b placed on the wafer 2b' is positioned within the optical path from the light emitters 6a, 5b to the light receivers 7a, 7b. The marks 22a, 22b in FIG. 2 indicate the optical path at this time.

この場合、ウェハ3bは段部2b−2b゛に正しい姿勢
で載置されているので再び前述した■〜■の工程を経て
、昇降機4がキャリアの1段分さらに上昇する。そして
CPU17は■の工程へ至る。第2図の・印23a、2
3bはこの時の投光器6a、6bから受光器7a、7b
へ至る光路を示す。この場合は本来3段目2C−2C’
に載置されているはずのウェハ3Cが3段目の段部2C
と4段目の段部2b’ の間に斜めに!!置されている
。したがってCPtJ17は、受光器?a。
In this case, since the wafer 3b is placed in the correct posture on the stepped portions 2b-2b', the above-described steps 1 to 2 are performed again, and the elevator 4 is further raised by one stage of the carrier. The CPU 17 then proceeds to step (2). *mark 23a, 2 in Figure 2
3b is from the emitters 6a, 6b to the receivers 7a, 7b at this time.
Shows the optical path leading to. In this case, originally the third stage 2C-2C'
The wafer 3C that should have been placed on the third step 2C
diagonally between and the fourth step 2b'! ! It is placed. Therefore, is CPtJ17 a light receiver? a.

7bの出力より、すなわち7aの出力が小さく。The output of 7a is smaller than the output of 7b.

7bの出力が大きいことより、ウェハ3Cが正しい姿勢
で載置されていないことを判別する(y)。
From the large output of 7b, it is determined that the wafer 3C is not placed in the correct posture (y).

そしてCPU17は■警告手段18を作動し9発音体や
視覚的表示手段により警告を行なうとともにその他の動
作を停止する。この場合は操作者がウェハ3Cを段部2
cm2c’ に正しい姿勢となるよう載置しなおしてや
ればよい。
Then, the CPU 17 activates the warning means 18 to give a warning using the sounding body and visual display means, and stops other operations. In this case, the operator places the wafer 3C on the step 2.
All you have to do is reposition it so that it has the correct posture at cm2c'.

次にウェハ3Cを載置しなおした後の動作について述べ
る。不図示のスタートボタンを押すと。
Next, the operation after remounting the wafer 3C will be described. When you press the start button (not shown).

CPU17は再び■の工程に戻り、前述と同様に■〜■
の工程を繰り返し2段部2a−2a“にウェハ3aが正
しい姿勢で載置されているか否か。
The CPU 17 returns to the process of ■ again, and performs ■ to ■ in the same way as above.
Repeat the process to check whether the wafer 3a is placed in the correct posture on the second stage portion 2a-2a''.

段部2b−2b’ にウェハ3bが正しい姿勢で載置さ
れているか否かを判別する。そして次に再び■の工程に
戻る。ウェハ3Cは既に段部2C−2C°上にウェハ3
a、3bと同様に正しい姿勢で載置しなおされている。
It is determined whether or not the wafer 3b is placed in the correct posture on the stepped portion 2b-2b'. Then, return to step (■) again. Wafer 3C is already on step 2C-2C°.
Similar to a and 3b, it has been remounted in the correct posture.

したがってこの場合もウェハ3a、3bの場合と同様に
■〜■の工程を経る。そして昇降機4がキャリアの1段
分さらに上昇し9段部2d−2d’上に本来載置されて
いるべきウェハの位置を、投光器6a、6bから受光器
7a、7bへ至る光路内に位置づける。しかしながらこ
の段部2ct−2a’上にはウェハが存在していない。
Therefore, in this case as well, steps ① to ① are performed as in the case of wafers 3a and 3b. Then, the elevator 4 further rises by one stage of the carrier, and positions the wafer that should originally be placed on the nine stage portions 2d-2d' within the optical path from the light emitters 6a, 6b to the light receivers 7a, 7b. However, no wafer exists on this step portion 2ct-2a'.

したがってCPU17が■の判別動作に移ると、受光器
7a、7bの出力がともに大きいことからCPU17は
段部2d−2d’上にウェハが存在しないことを判別す
る(2)、そしてCPU17は■判別出力をメモリーに
記憶する。
Therefore, when the CPU 17 moves to the determination operation (2), since the outputs of the light receivers 7a and 7b are both large, the CPU 17 determines that there is no wafer on the stepped portions 2d-2d' (2), and the CPU 17 determines (2) Store the output in memory.

次にCPUI 7は■、■の工程を経て、再び■の工程
に戻り、■〜■の工程を繰り返すことにより各段にウェ
ハが正しい姿勢で載置されているか否かを判別してゆく
、そして最下段のウェハ31が投光器6a、6bと受光
器7a、7bとを結ぶ光路内に位置づけられ、■■の工
程を経て、■の工程に至り、ウェハを全数チェックした
ことを判別すると、第5図のフローチャートにしたがっ
た動作に移る。
Next, the CPU 7 goes through the steps ① and ②, returns to the step ② again, and repeats the steps ② to ② to determine whether the wafer is placed in the correct posture on each stage. Then, the lowest wafer 31 is positioned in the optical path connecting the emitters 6a, 6b and the receivers 7a, 7b. The operation moves on to the flowchart shown in FIG.

上述した記載から明らかなように第4図のフローチャー
トでは、■の工程で、ウェハの姿勢が正しいと判別され
た場合(X)には■〜■を経て■へ戻る。また姿勢が正
しくないと判別された場合(y)には■へ至り警告を行
なう。さらにまたウェハが存在しないと判別された場合
(2)には■■■を経て■へ戻る。
As is clear from the above description, in the flowchart of FIG. 4, if it is determined in step (2) that the wafer orientation is correct (X), the process returns to (X) through steps (1) to (2). Further, if it is determined that the posture is incorrect (y), the process returns to ■ and a warning is issued. Furthermore, if it is determined that no wafer exists (2), the process returns to ■■■ and then returns to ■.

次にCPU17の第5図のフローチャートにしたがった
動作を説明する。まずCPU17が■キャリア2に収納
された全ウェハについてウェハ検査(後の工程)を終了
し、この後全ウェハがキャリア2に収納されたか否かを
判別する。この時点で全ウェハにっていウェハ検査が終
了し、全ウェハがキャリア2に収納されていれば第5図
のフローは終了する。全ウェハについてウェハ検査と収
納がなされていなければ次の工程@へ移行する。
Next, the operation of the CPU 17 according to the flowchart in FIG. 5 will be explained. First, the CPU 17 (1) completes wafer inspection (later step) for all wafers stored in the carrier 2, and then determines whether all wafers have been stored in the carrier 2 or not. At this point, the wafer inspection is completed for all wafers, and if all the wafers are stored in the carrier 2, the flow shown in FIG. 5 ends. If all wafers have not been inspected and stored, the process moves to the next step @.

CPUI 7は0CPU17のメモリーに蓄積された情
報(■と■の判別出力)より、これから取り出そうとす
るウェハが段部上に存在するか否かを判別する。ウェハ
が存在しない場合は、CPUl7が[相]モータ5を駆
動し、昇降機4をキャリアの1段分下降せしめる。取り
出そうとするウェハが段部に存在すれば0の工程に移行
する。この実施る。そして最下段27!−2ffi’に
はウェハが存在する。したがって[相]の工程の後に、
CPU17が◎アーム14をセットする旨の指令を出す
と、モータ12が駆動され、オネジ9の回転とともに支
持台13がガイド8に案内されてD方向に移動する。そ
してアーム14が開口3Mよりウェハ31の下9段部2
1と2ffi’の間に入り込み、停止する。この時まだ
アーム14とウェハ3j!は接触していない0次にCP
U17は[相]昇降機4を下方へ微動する旨指令を出す
、したがってモータ5が駆動され、昇降機4がバレッ)
1及びキャリア2を下方(F方向)へわずかに移動する
1次にCPU17は[相]接触センサ16から信号を取
込み、センサ16にウェハ3Eが接触したか否かを判別
する。
The CPU 7 determines whether or not the wafer to be taken out is present on the stepped portion based on the information stored in the memory of the CPU 17 (discrimination outputs of ■ and ■). If there is no wafer, the CPU 17 drives the [phase] motor 5 to lower the elevator 4 by one stage of the carrier. If the wafer to be taken out is present in the stepped portion, the process moves to step 0. Implement this. And the bottom row 27! A wafer exists at -2ffi'. Therefore, after the [phase] process,
When the CPU 17 issues a command to set the arm 14, the motor 12 is driven, and as the male screw 9 rotates, the support stand 13 is guided by the guide 8 and moves in the D direction. The arm 14 extends from the opening 3M to the lower nine steps 2 of the wafer 31.
It enters between 1 and 2ffi' and stops. At this time, there is still arm 14 and wafer 3j! is the non-contact zero-order CP
U17 issues a command to slightly move the elevator 4 downward, so the motor 5 is driven and the elevator 4 is activated)
The primary CPU 17, which moves the wafer 3E and the carrier 2 slightly downward (direction F), takes in a signal from the [phase] contact sensor 16 and determines whether or not the wafer 3E has contacted the sensor 16.

接触しない場合には[相]に戻り、接触するまで昇降機
4の下降を繰り返す。接触したことを判別した場合には
、CPU17は[相]昇降機4をさらに下方へ微動する
旨の指令を出す、そして、モータ5が量はウェハ31が
段部2Il−211’かられずかに浮き、かつウェハ3
j!がその上の段部2に−2に’に接しない程度である
。こうしてウェハ31がアーム14の會菅−に載置され
る。次にCPU17は0ウエハを取り出す旨の指令を出
す、したがってモータ12が駆動され、支持台13がE
方向に移動され、ウェハ3Eが取り出される。そしてさ
らにモータ15が駆動され、アーム14がC方向に回転
してウェハ検査装置(不図示)にウェハ3゛lが供給さ
れる。不図示のウェハ検査装置は供給されたウェハにつ
いてウェハ検査を行なう、CPU17は[相]ウェハ検
査装置に供給されたウェハについてウェハ検査が終了し
たか否かを判別する。
If there is no contact, return to [phase] and repeat the lowering of the elevator 4 until contact occurs. If it is determined that there has been contact, the CPU 17 issues a command to slightly move the elevator 4 further downward, and the motor 5 causes the wafer 31 to slightly float away from the stepped portion 2Il-211'. , and wafer 3
j! is such that it does not touch the step 2 above it. In this way, the wafer 31 is placed in the tube of the arm 14. Next, the CPU 17 issues a command to take out the 0 wafer, so the motor 12 is driven and the support base 13 is moved to the E
direction, and the wafer 3E is taken out. Then, the motor 15 is further driven, the arm 14 rotates in the C direction, and the wafer 3.1 is supplied to a wafer inspection device (not shown). A wafer inspection device (not shown) inspects the supplied wafer. [Phase] The CPU 17 determines whether or not the wafer inspection has been completed for the wafer supplied to the wafer inspection device.

ウェハ検査が終了していなければ所定時間ごとにこの判
別を繰り返す、これが待機状態である。ウェハ検査が終
了したことを判別した時点で、CPU17は[相]ウェ
ハをキャリア2内の元の位置に収納する。この動作は@
〜0に示した動作と全く逆の動作であるので詳述しない
。こうしてウェハ検査を終了したウェハ31が元の位置
(2j!−27!’よ 可に戻される。そしてCPU17は[相]の至程の最後
にモータ5を駆動し、昇降機4をキャリA段分下降せし
める。その後、CPU17はOの工程に戻る。上述の動
作を繰り返すことによりウェハ3に、3j−−−一のウ
ェハ検査がなされていく。本実施例の場合キャリアの段
部2d−2d’上にはウェハがないので、@の工程でウ
ェハがないことが判別されると、0の工程で昇降機4が
キャリア2の1段分下降され、■を経て再び@の工程に
至る。そして段部2cm2C’上にウェハ3cがあるこ
とが判別され、@以降の工程を繰り返すこと終 になる。最後ウェハ3aのウェハ検査が終了して[相]
の工程を終了すると、■の工程へ移り、CPU17はキ
ャリア2に収納された全ウェハについてウェハ検査が終
了したことを判別する。こうして第5図のフローチャー
トにしたがった動作が終了する。この後は昇降機4が下
降され、搬送機構によりパレットlがA方向に搬送され
る。
If the wafer inspection has not been completed, this determination is repeated at predetermined time intervals, which is the standby state. When determining that the wafer inspection has been completed, the CPU 17 stores the [phase] wafer in its original position within the carrier 2. This behavior is @
Since the operation is completely opposite to that shown in .about.0, it will not be described in detail. The wafer 31, which has thus completed the wafer inspection, is returned to its original position (2j!-27!').Then, the CPU 17 drives the motor 5 at the end of the [phase], and moves the elevator 4 to carry A stages. After that, the CPU 17 returns to step O. By repeating the above-mentioned operation, the wafer 3j---1 wafer inspection is performed on the wafer 3. In this embodiment, the stepped portions 2d-2d' of the carrier are inspected. Since there is no wafer above, if it is determined in the step @ that there is no wafer, the elevator 4 is lowered by one step of the carrier 2 in step 0, and then returns to the step @ after passing through ■. It is determined that the wafer 3c is on the part 2cm2C', and the process from @ is repeated.Finally, the wafer inspection of the wafer 3a is completed, and the [phase]
When the step (2) is completed, the CPU 17 moves to the step (2), and determines that wafer inspection has been completed for all wafers stored in the carrier 2. In this way, the operation according to the flowchart of FIG. 5 is completed. After this, the elevator 4 is lowered, and the pallet 1 is transported in the A direction by the transport mechanism.

上述した如(本実施例によれば、投光器及び受光器によ
りキャリア内の各ウェハの姿勢を検出し。
As described above (according to this embodiment, the posture of each wafer in the carrier is detected by the light emitter and the light receiver).

正しい姿勢にない場合には警告を発するので、各ウェハ
をアームにより取り出す時には各ウェハをそれぞれ正し
い姿勢に直すことができる。したがってアームによりウ
ェハを取り出す時に、アームの先端が斜めに収納された
ウェハの端面に当接し。
Since a warning is issued if the wafer is not in the correct position, each wafer can be adjusted to its correct position when taken out by the arm. Therefore, when a wafer is taken out by the arm, the tip of the arm comes into contact with the end surface of the wafer stored diagonally.

ウェハ自身あるいはアームを壊してしまうことがない。There is no possibility of damaging the wafer itself or the arm.

尚2本実施例では投光器6a、6bと受光器7a、7b
とCPU17とで姿勢検査手段が構成されている。
In this embodiment, two light emitters 6a and 6b and light receivers 7a and 7b are used.
and the CPU 17 constitute posture inspection means.

上述した実施例では■の工程でyの判断がなされた場合
に■の工程に移り警告手段18を作動させたが、■の工
程でyの判断がなされた時にCPU17がその旨をメモ
リーに記憶し、その後■の工程へ移行するようにしても
よい。この場合には@の工程でウェハの存在を確認する
際に、ウェハが存在しない場合と同様の処理を行なえば
よい。
In the above-mentioned embodiment, when the judgment of y is made in the step of ■, the process moves to the step of ■ and the warning means 18 is activated, but when the judgment of y is made in the step of However, after that, the process may proceed to step (2). In this case, when confirming the presence of a wafer in the @ step, the same process as when the wafer does not exist may be performed.

すなわち[相]の工程の後[相]へ移行するようにすれ
ばよい。このようにすれば姿勢の正しくないウェハに関
してアームが取り出し動作を行なうことがない。したが
ってウェハ自身あるいはアームが破壊されてしまうおそ
れがない。
In other words, the process may be shifted to [phase] after the process of [phase]. In this way, the arm will not take out a wafer with an incorrect orientation. Therefore, there is no risk that the wafer itself or the arm will be destroyed.

上述した実施例ではキャリアがウェハを収納している場
合について述べたが、キャリアがレチクルを収納してい
てもよい0本明細書ではウェハやレチクルを含めて基板
と称す。
In the above-described embodiments, a case has been described in which the carrier stores a wafer, but the carrier may also store a reticle. In this specification, the term "substrate" includes the wafer and the reticle.

また上述した実施例ではキャリアから取り出したウェハ
をウェハ検査装置に供給したが、必ずしもウェハ検査装
置に供給しなくともよい、すなわちその他の別の装置に
供給するようにしてやってもよい。
Further, in the above-described embodiment, the wafer taken out from the carrier is supplied to the wafer inspection apparatus, but it does not necessarily have to be supplied to the wafer inspection apparatus, that is, it may be supplied to another separate apparatus.

(発明の効果) 以上詳述した如く本発明によれば、キャリアから基板を
取り出す際に、基板自身あるいは基板を取り出す手段を
破壊してしまうことがない。
(Effects of the Invention) As described in detail above, according to the present invention, when the substrate is taken out from the carrier, the substrate itself or the means for taking out the substrate is not destroyed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第5図は本発明の一実施例を示し、第1図は実
施例装置の斜視図、第2図はキャリアの断面図、第3図
はブロック図、第4図は各ウェハの状態を検知する時の
フローチャート、第5図は各ウェハを取り出す時のフロ
ーチャートである。 〔主要部分の符号の説明〕 2              −−−−キャリア2a
−2a’ 、2b−2b’ −−−−211−21’−
一一一段部
1 to 5 show an embodiment of the present invention, FIG. 1 is a perspective view of the embodiment device, FIG. 2 is a sectional view of the carrier, FIG. 3 is a block diagram, and FIG. 4 is a diagram of each wafer. FIG. 5 is a flowchart when detecting the state of wafers, and FIG. 5 is a flowchart when taking out each wafer. [Explanation of symbols of main parts] 2 ----Carrier 2a
-2a', 2b-2b'----211-21'-
111 step section

Claims (1)

【特許請求の範囲】[Claims]  キャリア内の複数段に載置された各基板に光を照射し
、前記各基板の姿勢を検出する姿勢検査手段を備えたこ
とを特徴とする収納ウェハの取り出し装置。
A device for taking out stored wafers, comprising a posture inspection means for detecting the posture of each substrate by irradiating light onto each substrate placed in a plurality of stages within a carrier.
JP9068085A 1985-04-26 1985-04-26 Takeout device for housed wafer Pending JPS61248839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9068085A JPS61248839A (en) 1985-04-26 1985-04-26 Takeout device for housed wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9068085A JPS61248839A (en) 1985-04-26 1985-04-26 Takeout device for housed wafer

Publications (1)

Publication Number Publication Date
JPS61248839A true JPS61248839A (en) 1986-11-06

Family

ID=14005248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9068085A Pending JPS61248839A (en) 1985-04-26 1985-04-26 Takeout device for housed wafer

Country Status (1)

Country Link
JP (1) JPS61248839A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315156A (en) * 1988-03-30 1989-12-20 Tel Sagami Ltd Inspection apparatus for wafer arrangement state
JPH04107841A (en) * 1990-08-28 1992-04-09 Nec Corp Apparatus and method for transporting semiconductor wafer
JPH0536812A (en) * 1991-07-26 1993-02-12 Canon Inc Wafer conveying device
JPH0568926U (en) * 1992-02-29 1993-09-17 太陽誘電株式会社 Substrate ejector
US7005311B2 (en) 1993-09-30 2006-02-28 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
JP2006156739A (en) * 2004-11-30 2006-06-15 Eibisu:Kk Inspection apparatus for semiconductor wafer accommodating container
JP2006156740A (en) * 2004-11-30 2006-06-15 Eibisu:Kk Inspection device for semiconductor wafer accommodating container
US7078732B1 (en) 1996-06-26 2006-07-18 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element
US7235189B2 (en) 1996-09-20 2007-06-26 Osram Gmbh Method of producing a wavelength-converting casting composition
US7975376B2 (en) 2003-09-25 2011-07-12 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315156A (en) * 1988-03-30 1989-12-20 Tel Sagami Ltd Inspection apparatus for wafer arrangement state
JPH04107841A (en) * 1990-08-28 1992-04-09 Nec Corp Apparatus and method for transporting semiconductor wafer
JPH0536812A (en) * 1991-07-26 1993-02-12 Canon Inc Wafer conveying device
JPH0568926U (en) * 1992-02-29 1993-09-17 太陽誘電株式会社 Substrate ejector
US7102212B2 (en) 1993-09-30 2006-09-05 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7005311B2 (en) 1993-09-30 2006-02-28 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7288831B2 (en) 1993-09-30 2007-10-30 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7126162B2 (en) 1996-06-26 2006-10-24 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US7345317B2 (en) 1996-06-26 2008-03-18 Osram Gmbh Light-radiating semiconductor component with a luminescene conversion element
US7078732B1 (en) 1996-06-26 2006-07-18 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US9196800B2 (en) 1996-06-26 2015-11-24 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US7151283B2 (en) 1996-06-26 2006-12-19 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US7629621B2 (en) 1996-06-26 2009-12-08 Osram Gmbh Light-radiating semiconductor component with a luminescence conversion element
US7276736B2 (en) 1996-09-20 2007-10-02 Osram Gmbh Wavelength-converting casting composition and white light-emitting semiconductor component
US7235189B2 (en) 1996-09-20 2007-06-26 Osram Gmbh Method of producing a wavelength-converting casting composition
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element
US7508002B2 (en) 1997-07-29 2009-03-24 Osram Gmbh Surface-mountable light-emitting diode structural element
US7183632B2 (en) 1997-07-29 2007-02-27 Osram Gmbh Surface-mountable light-emitting diode structural element
US7975376B2 (en) 2003-09-25 2011-07-12 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device
US8245389B2 (en) 2003-09-25 2012-08-21 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device
US8424485B2 (en) 2003-09-25 2013-04-23 Hitachi Kokusai Electric Inc. Substrate treatment equipment and manufacturing method of substrate
JP2006156739A (en) * 2004-11-30 2006-06-15 Eibisu:Kk Inspection apparatus for semiconductor wafer accommodating container
JP2006156740A (en) * 2004-11-30 2006-06-15 Eibisu:Kk Inspection device for semiconductor wafer accommodating container

Similar Documents

Publication Publication Date Title
JP5353336B2 (en) Substrate detection device and substrate transfer device including the same
JPH04321253A (en) Wafer conveyance apparatus and detection method for inclination of wafer
JPS61248839A (en) Takeout device for housed wafer
US6532866B2 (en) Method and apparatus for orienting substrates
JP2009200063A (en) Basal plate deformation detecting mechanism, processing system, basal plate deformation detection method and recording medium
JPS58214844A (en) Device for detecting breaking or damage of wafer
KR20010015434A (en) Testing and transporting semiconductor chips
JP2626582B2 (en) Wafer position measurement unit and wafer alignment unit and method
CN112673463B (en) Board transfer robot and target edge position teaching method
JP2610918B2 (en) Method and apparatus for treating object
JP2005285799A (en) Substrate position detector in cassette, and substrate conveying apparatus and substrate treatment equipment using the same
JPH0817901A (en) Semiconductor wafer storage apparatus and its imperfect accommodation detection method
JPS6350035A (en) Take-out mechanism for stored substrate
TWI662648B (en) Wafer positioning identification device and method thereof
JPH09272095A (en) Plate-shaped object conveying robot
TW200416927A (en) A reticle position detect apparatus
JP3174452B2 (en) Substrate detection method
JP2657466B2 (en) Device for handling disc-shaped objects
JPH04154144A (en) Board entry/exit mechanism
JP2003237941A (en) Automated guided vehicle
JP2587512Y2 (en) Board storage state detection device
JPS61228639A (en) Wafer processing apparatus
KR100350692B1 (en) Device for returning the test object to the test position
KR100342397B1 (en) Wafer counting apparatus and method of SMIF
JPH06104330A (en) Device for automatically centering platyobject with circular arc section