[go: up one dir, main page]

JPS61235953A - One chip microcomputer - Google Patents

One chip microcomputer

Info

Publication number
JPS61235953A
JPS61235953A JP60076540A JP7654085A JPS61235953A JP S61235953 A JPS61235953 A JP S61235953A JP 60076540 A JP60076540 A JP 60076540A JP 7654085 A JP7654085 A JP 7654085A JP S61235953 A JPS61235953 A JP S61235953A
Authority
JP
Japan
Prior art keywords
eprom
test
chip microcomputer
semiconductor substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60076540A
Other languages
Japanese (ja)
Inventor
Naoki Yashiki
直樹 屋鋪
Kenichi Ishibashi
謙一 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60076540A priority Critical patent/JPS61235953A/en
Publication of JPS61235953A publication Critical patent/JPS61235953A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To shorten the test time, and to obtain a high reliability by providing a test use electrode on a programmable ROM, and executing independently its test through this electrode. CONSTITUTION:A CPU, an input/output circuit I/O, a timer circuit TM, also a RAM, and a EPROM are provided on a semiconductor substrate, and bonding pads P which are coupled to a power source terminal, an input terminal, an output terminal, and various control terminals, etc. are placed in the peripheral part of the semiconductor substrate. In addition to these bonding pads P, a test use electrode (pad) TP is provided in the peripheral part of the EPROM. In this way, various tests of the EPROM can be executed efficiently in a short time through this pad.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、1チップマイクロコンピュータに関するも
ので、例えば、情報処理のためのプログラムが格納され
るROM (リード・オンリー・メモリ)が内蔵のEF
ROMにより構成されたものに利用して有効な技術に関
するものである。
Detailed Description of the Invention [Technical Field] The present invention relates to a one-chip microcomputer, such as an EF microcomputer with a built-in ROM (read-only memory) in which a program for information processing is stored.
The present invention relates to a technique that is effective for use in devices configured with ROM.

〔背景技術〕[Background technology]

1チツプのマイクロコンビエータにあっては、内蔵のR
OMに書込まれたプログラムに従って所定の情報処理を
行うものである。本願発明者等にあっては、この発明に
先立って上記内蔵ROMとしてEPROM (エレクト
リカリ・プログラマブル・リード・オンリー・メモリ)
を利用することを考えた。このようにEPROMを用い
ることによって、ユーザーが希望する情報処理機能を持
った1チツプのマイクロコンピュータを逸早く提供でき
るとともに量産性の向上を図ることができる・ものとな
る。すなわち、上記内蔵ROMとしてマスク型ROMを
用いると、そのプログラム書き込みのための各種マスク
の製造、及びその製造に時間を費やしてしまうからであ
る。
In a 1-chip micro combinator, the built-in R
It performs predetermined information processing according to a program written in the OM. Prior to this invention, the inventors of the present application had developed an EPROM (Electrically Programmable Read Only Memory) as the built-in ROM.
I thought of using . By using EPROM in this manner, it is possible to quickly provide a one-chip microcomputer with the information processing function desired by the user, and it is possible to improve mass productivity. That is, if a mask-type ROM is used as the built-in ROM, time is consumed in manufacturing various masks for writing programs therein and in manufacturing the masks.

ところが、上記のようにEPROMを用いた場合、その
テスティングに長時間を費やすものとなる。すなわち、
マイクロコンピュータ自体の動作試験と、上記EPRO
Mへのプログラムの書込みの確認をそのプログラムの実
行を通して間欠的に確認するため、膨大なテストステッ
プが必要になってしまう。また、上記マイクロプロセッ
サの動作試験、EPROMの書込み/読み出しくそのプ
ログラムの実行)毎に、同じポンディングパッド(入力
端子/出力端子)の表面に2〜3回にわたって電気的な
接続を得るためのプローブを圧着させる必要がある。こ
のため、ポンディングパッドの表面に複数の傷がつき、
これが原因となって組立工程においてボンダビリティを
低下させるという問題の生じることが判明した。
However, when an EPROM is used as described above, testing thereof requires a long time. That is,
Operation test of the microcomputer itself and the above EPRO
In order to check whether the program has been written to M intermittently throughout the execution of the program, a huge number of test steps are required. In addition, for each microprocessor operation test, EPROM write/read program execution), it is necessary to connect the same bonding pad (input terminal/output terminal) two or three times to the surface of the same bonding pad (input terminal/output terminal). It is necessary to crimp the probe. This causes multiple scratches on the surface of the bonding pad.
It has been found that this causes a problem of reduced bondability during the assembly process.

なお、EPROMに関しては、例えば特開昭54−15
2933号参照、外付けのEFROMを用いた1チフプ
マイクロコンピユータに関しては、例えば■日立製作所
昭和58年9月発行「日立マイクロコンピュータ デー
タブック/8ビツトシングルチツプ1の頁566参照。
Regarding EPROM, for example, Japanese Patent Application Laid-open No. 54-15
See No. 2933, and regarding a 1-chip microcomputer using an external EFROM, see, for example, page 566 of ``Hitachi Microcomputer Data Book/8-bit Single Chip 1'' published by Hitachi, September 1988.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、簡単な構成によりテスト時間の短縮
化と高信頼性の1チップマイクロコンピュータを提供す
ることにある。
An object of the present invention is to provide a one-chip microcomputer that has a simple configuration, reduces test time, and has high reliability.

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of this invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、電気的な書込みによって情報処理プログラム
が格納される内蔵のプログラマブルROMにテスト用の
電極を設けて、この電極を介してそのテトスを単独で行
うことができるようにするものである。
That is, test electrodes are provided in the built-in programmable ROM in which information processing programs are stored by electrical writing, and the test can be performed independently through the electrodes.

(実施例〕 第1図には、この発明が通用された1チップマイクロコ
ンピュータの一実施例のブロック図が示されている。
(Embodiment) FIG. 1 shows a block diagram of an embodiment of a one-chip microcomputer to which the present invention is applied.

同図において、点線で囲まれた部分は集積回路LSIで
あり、ここに形成された各回路ブロックは、全体として
1チップマイクロコンピュータを構成しており、公知の
半導体集積回路の製造技術によってシリコンのような1
個の半導体基板上において形成される。
In the figure, the part surrounded by dotted lines is an integrated circuit LSI, and each circuit block formed here constitutes a one-chip microcomputer as a whole, and is made of silicon using known semiconductor integrated circuit manufacturing technology. Like 1
formed on a single semiconductor substrate.

記号CPUで示されているのは、マイクロプロセッサで
あり、その主要構成ブロックが代表として例示的に示さ
れている。
The symbol CPU is a microprocessor, and its main constituent blocks are exemplarily shown as a representative.

Aはアキエムレータ、Xはインデックスレジスタ、CC
はコンディションコードレジスタ、SPはスタックポイ
ンタ、PCH,PCLはプログラムカウンタ、CPU−
C0NTはCPUコントローラ、ALUは算術論理演算
ユニットである。
A is achiemulator, X is index register, CC
is the condition code register, SP is the stack pointer, PCH and PCL are the program counters, and CPU-
C0NT is a CPU controller, and ALU is an arithmetic and logic operation unit.

このようなマイクロプロセッサCPUの構成は、例えば
、■オーム社から昭和53年4月10日に発行されたr
マイクロコンピュータの基礎J矢田光治著によって公知
であるので、その詳細な説明を省略する。
The configuration of such a microprocessor CPU is described, for example, in ■r published by Ohmsha on April 10, 1978.
Since this is well known from Microcomputer Fundamentals by J. Mitsuharu Yada, a detailed explanation thereof will be omitted.

記号I10で示されているのは、入出力ポートであり、
その内部にデータ伝送方向レジスタを含んでいる。また
、記号Iで示されているのは、入力専用ボートである。
The symbol I10 is an input/output port,
It contains a data transmission direction register therein. Also, what is indicated by the symbol I is an input-only port.

記号O8Cで示されているのは、発振回路であり、特に
制限されないが、外付される水晶振動子Xtalを利用
して高精度の基準周波数信号を形成する。この基準周波
数信号により、マイクロプロセッサCPUにおいて必要
とされるクロックパルスが形成される。また、上記基準
周波数信号は、タイマーの基準時間パルスとしても用い
られる。
What is indicated by the symbol O8C is an oscillation circuit, which forms a highly accurate reference frequency signal using an external crystal resonator Xtal, although it is not particularly limited. This reference frequency signal forms the clock pulses required in the microprocessor CPU. Further, the reference frequency signal is also used as a reference time pulse of a timer.

このタイマーは、カウンタC0UT、プリスケーラPR
及びコントローラC0NTとによって構成される。
This timer consists of counter C0UT, prescaler PR
and a controller C0NT.

記号RAMで示されているのは、ランダム・アクセス・
メモリであり、主として一時データの記憶回路として用
いられる。
The symbol RAM is a random access
It is a memory and is mainly used as a temporary data storage circuit.

記号EPROMで示されているのは、エレクトリカリツ
ク・プログラマブル・リード・オンリー・メモリであり
、各種情報処理のためのプログラムが書込まれる。
What is indicated by the symbol EPROM is an electrically programmable read-only memory, into which programs for various information processing are written.

以上の各回路ブロックは、マイクロプロセッサCPUを
中心としバスBUSによって相互に接続されている。こ
のバスBUSには、データバスとアドレスバスとが含ま
れるものである。なお、バスBUSは、外部端子ADD
に結合されている。
The above circuit blocks are connected to each other by a bus BUS, with the microprocessor CPU as the center. This bus BUS includes a data bus and an address bus. Note that the bus BUS is connected to the external terminal ADD.
is combined with

この実施例のマイクロコンピュータにおいては、上記E
FROMを用いることから、その書き込み等の制御回路
WCONが設けられる。この制御回路WCONは、外部
端子Vl)G)から供給された電圧レベルを識別して、
書き込み/読み出し動作モードの制御や、その書き込み
高電圧を上記EFROMに供給する0例えば、外部端子
VPPから内部電源電圧Vccのような比較的低い電圧
(5v)又は回路の接地電位(0■)が供給されると、
CPUによってEPROMが選択された時に読み出し動
作モードになる。一方、外部端子vppからEPROM
の書き込み用の高電圧(例えば約12v)が供給される
と、EFROMのデータ人カバソファが動作状態にされ
るとともに、データバスから供給された情報に従い、上
記高電圧vppを利用して形成された論理“0”の書き
込み信号が加工形成され、選択されたメモリセル(FA
MO3)ランジスタ)に論理“O″の書き込みが行われ
る。なお、この時には、外部端子から供給されるアドレ
ス信号によってEFROMのアドレッシングが行われる
In the microcomputer of this embodiment, the above E
Since FROM is used, a control circuit WCON for writing and the like is provided. This control circuit WCON identifies the voltage level supplied from the external terminal Vl)G) and
Control of the write/read operation mode and supply the write high voltage to the EFROM. Once supplied,
The read operation mode is entered when the EPROM is selected by the CPU. On the other hand, from the external terminal vpp to the EPROM
When a high voltage for writing (for example, about 12 V) is supplied, the data cover of the EFROM is put into operation, and according to the information supplied from the data bus, the data bus is formed using the high voltage vpp. A logic “0” write signal is processed and written to the selected memory cell (FA
Logic "O" is written to MO3) transistor). Note that at this time, addressing of the EFROM is performed by an address signal supplied from an external terminal.

第2図には、上記1チップマイクロコンピュータの一実
施例の概略レイアウト図が示されている。
FIG. 2 shows a schematic layout diagram of an embodiment of the one-chip microcomputer described above.

同図において、半導体基板上(LSI)上には、大きく
別けて破線で囲まれた部分に示したようなマイクロプロ
セッサCPU、入出力回路I10、上記第1図に示した
発振回路OSC,カウンタ回路C0UT、プリスケーラ
PR及びコントローラC0NT等からなるタイマー回路
TM並びにRAMと、実線で示したEOROMからなる
。上記半導体基板の周辺部分には、電源端子、入力端子
In the same figure, on the semiconductor substrate (LSI) there are a microprocessor CPU, an input/output circuit I10, an oscillation circuit OSC shown in FIG. It consists of a timer circuit TM consisting of a C0UT, a prescaler PR, a controller C0NT, etc., a RAM, and an EOROM indicated by a solid line. Power supply terminals and input terminals are located around the semiconductor substrate.

出力端子及び各種制御端子等に結合されるポンディング
パッドPが配置される。これらのポンディングパッドP
とは別にEPROMの周辺部には、そのテスト用の電極
(パッド)TPが設けられる。
A bonding pad P coupled to an output terminal, various control terminals, etc. is arranged. These pounding pads P
Separately, electrodes (pads) TP for testing are provided around the EPROM.

なお、このパッドTPは、上記半導体基板の周辺部分に
余分なスペースがあれば、上記ポンディングパッドに並
べて配置するものであってもよい。
Note that this pad TP may be arranged side by side with the bonding pad if there is extra space around the semiconductor substrate.

なお、テスト用のパッドは、半導体ウェハ上に完成され
た1チップマイクロコンピュータのテストの時にのみ使
用され、外部端子に接続されるものではない。
Note that the test pads are used only when testing a one-chip microcomputer completed on a semiconductor wafer, and are not connected to external terminals.

この実施例の1チップマイクロコンピュータの各種テス
ティングには、上記ポンディングパッドPを利用してマ
イクロプロセッサCPU等の直流試験や機能試験等が行
われる。これに対して、EPROMのテスティングは上
記テスト用のパッドを利用して、メモリテスターによっ
てEFROMの書込み/読み出し等のテストが単独で行
われるものである。このようにEPROMに対してテス
ト用のパッドを設けるという簡単な構成によって、直接
的なEFROMの各種テストを短時間で行うことができ
るものとなる。
In various tests of the one-chip microcomputer of this embodiment, the above-mentioned bonding pad P is used to perform DC tests, functional tests, etc. of the microprocessor CPU, etc. On the other hand, in EPROM testing, tests such as writing/reading of the EFROM are performed independently by a memory tester using the above-mentioned test pads. With such a simple configuration in which test pads are provided for the EPROM, various tests on the EFROM can be directly performed in a short time.

〔効 果〕〔effect〕

(1)情報処理プログラムが格納される内蔵のプログラ
マブルROMに、テスト用のパッドを設けることにより
、このバンドを介してE F ROMの各種テストを短
時間で効率良く行うことができるという効果が得られる
(1) By providing a test pad in the built-in programmable ROM that stores information processing programs, the effect is that various tests of the E F ROM can be performed efficiently in a short time via this band. It will be done.

(2)上記(1)により、より精度の高いEPROMの
評価を行うことができるから信頼性の向上を図ることが
できるという効果が得られる。
(2) According to the above (1), it is possible to evaluate the EPROM with higher accuracy, so that the reliability can be improved.

(3)マイクロプロセッサ等のテストとEFROMのテ
ストに使用されるパッドが異なるため、外部端子へ結合
されるポンディングパッドの表面の傷を必要最小にでき
る。これによって、組立工程でのボンダビリティの低下
を防止でき、上記(2)と相俟っていっそうの信頼性の
向上を図ることができるという効果が得られる。
(3) Since the pads used for testing the microprocessor and the like are different from the pads used for testing the EFROM, scratches on the surface of the bonding pads connected to external terminals can be minimized. This makes it possible to prevent deterioration in bondability during the assembly process, and in combination with the above (2), it is possible to achieve the effect that reliability can be further improved.

(4)上記(1)によりEFROMを単独でテストする
ためのパッドの数は比較的少ないため、例えば複数チッ
プのEFROMに対して同時にブロービングを行うこと
ができる。これによって、複数チップのEPROMのテ
ストを並行して行うことができるからテスト時間をより
いっそう短くすることもできるという効果が得られる。
(4) According to (1) above, since the number of pads for testing an EFROM individually is relatively small, it is possible to simultaneously perform probing on, for example, multiple chips of EFROM. As a result, it is possible to test multiple chips of EPROM in parallel, thereby achieving the effect that the test time can be further shortened.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、プログラマブ
ルROMは、EFROMに代えて電気的に消去もできる
EEPROMを用いるものであってもよい。また、1チ
ツプのマイクロコンピュータには、その機能に応じて例
えばA/D変換回路等を搭載させるものであってもよい
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that this invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the programmable ROM may be an EEPROM that can be electrically erased instead of an EFROM. Further, a one-chip microcomputer may be equipped with, for example, an A/D conversion circuit, depending on its functions.

〔利用分野〕[Application field]

この発明は、電気的に書き込みを行うことができるプロ
グラマブルROMを内蔵したlチフブマイクロコンピュ
ータに広く利用できるものである。
The present invention can be widely used in single-chip microcomputers incorporating a programmable ROM that can be electrically written.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は−この発明が通用された1チップマイクロコン
ピュータの一実施例を示すブロック図、第2図は、その
概略レイアウト図である。
FIG. 1 is a block diagram showing an embodiment of a one-chip microcomputer to which the present invention is applied, and FIG. 2 is a schematic layout diagram thereof.

Claims (1)

【特許請求の範囲】 1、電気的に書き込むことが可能な内蔵のプログラマブ
ルROMと、上記プログラマブルROMに対するテスト
用の電極とを持つことを特徴とする1チップマイクロコ
ンピュータ。 2、上記プログラマブルROMは、EPROMであるこ
とを特徴とする特許請求の範囲第1項記載の1チップマ
イクロコンピュータ。
[Scope of Claims] 1. A one-chip microcomputer characterized by having a built-in programmable ROM that can be electrically written to and electrodes for testing the programmable ROM. 2. The one-chip microcomputer according to claim 1, wherein the programmable ROM is an EPROM.
JP60076540A 1985-04-12 1985-04-12 One chip microcomputer Pending JPS61235953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60076540A JPS61235953A (en) 1985-04-12 1985-04-12 One chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60076540A JPS61235953A (en) 1985-04-12 1985-04-12 One chip microcomputer

Publications (1)

Publication Number Publication Date
JPS61235953A true JPS61235953A (en) 1986-10-21

Family

ID=13608099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60076540A Pending JPS61235953A (en) 1985-04-12 1985-04-12 One chip microcomputer

Country Status (1)

Country Link
JP (1) JPS61235953A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2656940A1 (en) * 1990-01-09 1991-07-12 Sgs Thomson Microelectronics MICROPROCESSOR INTEGRATED CIRCUIT OPERATING IN INTERNAL ROM MODE AND EXTERNAL EPROM.
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
JP2007188931A (en) * 2006-01-11 2007-07-26 Toshiba Corp Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2656940A1 (en) * 1990-01-09 1991-07-12 Sgs Thomson Microelectronics MICROPROCESSOR INTEGRATED CIRCUIT OPERATING IN INTERNAL ROM MODE AND EXTERNAL EPROM.
US5751940A (en) * 1990-01-09 1998-05-12 Sgs Thomson Microelectronics, S.A. Microprocessor integrated circuit working in internal ROM and external RAM mode
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
US7091598B2 (en) 2001-01-19 2006-08-15 Renesas Technology Corporation Electronic circuit device
US7323771B2 (en) 2001-01-19 2008-01-29 Renesas Technology Corporation Electronic circuit device
US7371687B2 (en) 2001-01-19 2008-05-13 Renesas Technology Corporation Electronic circuit device
JP2007188931A (en) * 2006-01-11 2007-07-26 Toshiba Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US6845027B2 (en) Semiconductor chip
US4527234A (en) Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate
KR100319733B1 (en) Non-volatile semiconductor memory ic and method of burn-in test of the same
US4989208A (en) Data processor
TW324825B (en) On-chip automatic procedures for memory testing
JP2000122931A (en) Digital integrated circuit
US5247521A (en) Data processor
JP4232621B2 (en) Semiconductor integrated circuit device
JPS61235953A (en) One chip microcomputer
JP2000332192A (en) Multi-chip type semiconductor device
JP2002043504A (en) Composite device
EP0633529A1 (en) Emulation system for microcomputer
JP2004199334A (en) Microcomputer and its evaluation device
JP2977138B2 (en) Semiconductor device
JPS62192100A (en) Dynamic type semiconductor memory device
JPH10105535A (en) Data processing device
JPH05241880A (en) Microprocessor and emulator
JPH06324906A (en) Single chip microcomputer
JP2002007164A (en) Semiconductor integrated circuit chip and emulation system
JPH01166138A (en) Diagnosis method for information processing equipment
JPS6243789A (en) Method for testing ic card
JPS6043757A (en) 1 chip microcomputer
JPS60245057A (en) 1 chip microcomputer
JPH0716188Y2 (en) Test mode designation circuit
JPH11111923A (en) Test method for semiconductor integrated circuit, and semiconductor integrated circuit