JPS61226981A - Hall element circuit - Google Patents
Hall element circuitInfo
- Publication number
- JPS61226981A JPS61226981A JP60068673A JP6867385A JPS61226981A JP S61226981 A JPS61226981 A JP S61226981A JP 60068673 A JP60068673 A JP 60068673A JP 6867385 A JP6867385 A JP 6867385A JP S61226981 A JPS61226981 A JP S61226981A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- schmitt trigger
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Hall/Mr Elements (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、磁気センサとして好適なホールICなどのよ
うなホール素子回路に関し、特にホール素子からの出力
をシュミットトリガ回路などのヒステリシス回路に通し
て得た矩形出力を外部へ取り出す際に生じるチャタリン
グを防止するように構成したホール素子回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a Hall element circuit such as a Hall IC suitable as a magnetic sensor, and particularly relates to a Hall element circuit such as a Hall IC suitable as a magnetic sensor, and in particular a circuit that passes an output from a Hall element through a hysteresis circuit such as a Schmitt trigger circuit. The present invention relates to a Hall element circuit configured to prevent chattering that occurs when a rectangular output obtained by a process is taken out to the outside.
[従来の技術]
従来この種回路はディジタル出力型のホールICとして
構成されることが多いが、その出力回路はたとえば第2
図のように構成されている。第2図において、旧はホー
ル素子、A1はホール素子器の出力を増幅する増幅器、
Vccは電源電圧である。[Prior Art] Conventionally, this type of circuit is often configured as a digital output type Hall IC, but the output circuit is, for example, a second
It is configured as shown in the figure. In Fig. 2, old is a Hall element, A1 is an amplifier that amplifies the output of the Hall element,
Vcc is a power supply voltage.
トランジスタQ1.!l:Q2および抵抗R1,R2お
よびR3は慣例のシュミツ))リガ回路を構成し、第3
図(A)に示すような増幅器A1からのホール出力をし
きい値υ^およびυBにおいて波形整形して、第3図(
B)に示すような矩形波のシュミットトリガ回路出力を
得る。Transistor Q1. ! l: Q2 and resistors R1, R2 and R3 constitute a customary Schmitt)) rigging circuit;
The Hall output from the amplifier A1 as shown in Figure (A) is waveform-shaped at the threshold values υ^ and υB, and as shown in Figure 3 (
Obtain a square wave Schmitt trigger circuit output as shown in B).
第3図(A)において、υAはシュミットトリガ回路出
力が高レベル()l)から低レベル(L)に変化する入
力電圧を示し、υBは同じく低レベル(L)から高レベ
ル(H)に変化する入力電圧を示す。In Figure 3 (A), υA indicates the input voltage at which the Schmitt trigger circuit output changes from high level () to low level (L), and υB similarly changes from low level (L) to high level (H). Shows changing input voltage.
かかるシュミットトリガ回路は、本来、アナログ量のホ
ール素子出力を矩形パルス、すなわちディジタル信号へ
変換する際に、出力反転時に、入力の磁気信号のゆらぎ
によりチャタリングが発生することをなくすために使用
される。すなわぢ、ホールICは、キースイッチや位置
検出などに用いられるが、ホール素子自体からの検出出
力はゆらぎなしに出力されるとは限らない。そのような
不確実なホール素子出力に対しても整形された矩形のデ
ィジタル出力を得るようにすることが必要になり、」−
述したようにシュミットトリガ回路が用いられる。とこ
ろが、外部へディジタル信号を出力するためには、シュ
ミットトリガ回路の出力をそのまま用いることがないの
で、このデジタル信号を増幅する出力回路を付加する。Such a Schmitt trigger circuit is originally used to eliminate chattering caused by fluctuations in the input magnetic signal when the output is reversed when converting the analog Hall element output into a rectangular pulse, that is, a digital signal. . In other words, Hall ICs are used for key switches, position detection, etc., but the detection output from the Hall element itself is not necessarily output without fluctuation. It is necessary to obtain a well-shaped rectangular digital output even from such an uncertain Hall element output.
As mentioned above, a Schmitt trigger circuit is used. However, in order to output a digital signal to the outside, the output of the Schmitt trigger circuit cannot be used as is, so an output circuit for amplifying this digital signal is added.
すなわち、このシュミットトリガ回路出力をトランジス
タQ3と抵抗R4とから成るエミッタホロワに供給して
直接に電流を取り出し、その電流出力をトランジスタQ
4で増幅してから、出力端子01から外部へ取り出す。That is, the Schmitt trigger circuit output is supplied to an emitter follower consisting of a transistor Q3 and a resistor R4 to directly take out a current, and the current output is sent to a transistor Q.
4, and then taken out from the output terminal 01.
[発明が解決しようとする問題点]
第2図において、シュミ・ントトリガ回路の出力のHレ
ベルとLレベルの2つの状態は、トランジスタQ2のし
キ断状態と飽和状態にあたるので、出力がHレベルから
Lレベルへと反転する際に能動状態が存在する。このた
め、シュミットトリガ回路からエミッタホロワにより直
接電流を取り出し、さらに増幅して外部へ出力する第2
図示の従来の出力回路では、シュミットトリガ回路の出
力として取り出される電流に、HレベルとLレベルとの
間で完全に変化する中間の状態が存在することになる。[Problems to be Solved by the Invention] In FIG. 2, the two states of the H level and L level of the output of the Schmidt trigger circuit correspond to the cut-off state and the saturated state of the transistor Q2, so the output is at the H level. An active state exists when inverting from to L level. For this reason, a second circuit that directly extracts current from the Schmitt trigger circuit using an emitter follower, amplifies it, and outputs it to the outside.
In the illustrated conventional output circuit, there is an intermediate state in which the current drawn as the output of the Schmitt trigger circuit changes completely between the H level and the L level.
したがって、出力回路は、シュミットトリガ回路の出力
が完全に反転する前に動作してしまい、第3図(C)の
ようにならずに、第3図(D)のように出力回路の出力
だけが先に反転してしまった状態が存在する可能性があ
り得る。このような状態で、第3図(E)に示すように
シュミットトリガ回路への入力信号がゆらぐと、その出
力電圧は変わらないが、エミッタホロワへ流れる電流が
ゆらぎ、その結果、第3図(F)に示すように、出力端
子01から取り出される出力回路の出力にチャタリング
を生じるおそれがあり、シュミットトリガ回路などのヒ
ステリシス回路を用いる意味がなくなってしまう。Therefore, the output circuit operates before the output of the Schmitt trigger circuit is completely inverted, and instead of becoming as shown in Figure 3 (C), only the output of the output circuit becomes as shown in Figure 3 (D). It is possible that there is a state in which the is reversed first. In this state, if the input signal to the Schmitt trigger circuit fluctuates as shown in Figure 3 (E), the output voltage will not change, but the current flowing to the emitter follower will fluctuate, and as a result, as shown in Figure 3 (F ), there is a possibility that chattering will occur in the output of the output circuit taken out from the output terminal 01, and there is no point in using a hysteresis circuit such as a Schmitt trigger circuit.
し問題を解決するための手段]
そこで1本発明の目的は、上述した従来の欠点を解決し
てチャタリングを防II−するために、シュミットトリ
ガ回路の出力が完全に反転するときにのみ出力回路も反
転を行うように適切に構成配置したホール素子回路を提
供することにある。[Means for Solving the Problem] Therefore, an object of the present invention is to solve the above-mentioned conventional drawbacks and prevent chattering. Another object of the present invention is to provide a Hall element circuit that is appropriately constructed and arranged to perform inversion.
かかる目的を達成するために、本発明ではホール素子と
、ヒステリシスを有する入出力特性を有し、ホール素子
からの出力を矩形波の出力電圧に変換する波形変換手段
と、矩形波出力電圧を比較電圧VRと比較する比較手段
とを具え、波形変換手段における出力電圧の高レベルお
よび低レベルの各出力電圧VHおよびvしに対する変動
の最大幅をそれぞれVHNおよびVLNとするときに、
比較電圧VRを、
Vシ+VLN< VR< VH−V)INに定めたこと
を特徴とする。In order to achieve such an object, the present invention compares a Hall element, a waveform conversion means that has input/output characteristics with hysteresis and converts the output from the Hall element into a square wave output voltage, and a square wave output voltage. and a comparison means for comparing with the voltage VR, and when the maximum width of fluctuation for each high level and low level output voltage VH and v of the output voltage in the waveform conversion means is VHN and VLN, respectively,
It is characterized in that the comparison voltage VR is set to V+VLN<VR<VH-V)IN.
[作用]
本発明ではシュミツl−)リガ回路の出力を電流の形で
後段に受渡さすに電圧の形で受渡し、その電圧レベルを
比較電圧と比較するので、シュミットトリガ回路の出力
電圧が完全に反転などの変化をしたときにのみはじめて
出力回路が反転などの変化の動作をするので、ホール素
子出力にゆらぎがあっても出力回路からの出力にチャタ
リングは生じない。これにより、信頼度の高いディジタ
ル化されたホール出力が得られる。[Function] In the present invention, the output of the Schmitt trigger circuit is delivered in the form of voltage before being delivered in the form of current to the subsequent stage, and the voltage level is compared with the comparison voltage, so that the output voltage of the Schmitt trigger circuit is completely Since the output circuit performs a change operation such as inversion only when a change such as inversion occurs, no chattering occurs in the output from the output circuit even if there is fluctuation in the Hall element output. This provides highly reliable digitized Hall output.
[実施例] 以下に図面を参照して本発明の詳細な説明する。[Example] The present invention will be described in detail below with reference to the drawings.
第1図は本発明の一実施例の回路構成を示す。FIG. 1 shows a circuit configuration of an embodiment of the present invention.
ここで、第2図と同様の個所には同一の符号を付すもの
とする。本発明では、トランジスタQ2から取り出した
シュミットトリガ出力および比較電圧VRをコンパレー
タC1に供給する。この回路構成では、シュミットトリ
ガ回路のHレベルとLレベルとの中間に所定の大きさの
比較電圧VRを設定することができ、シュミットトリガ
回路の出力電圧が比較電圧VRになったときにはじめて
、出力回路のコンパレータC1が出力を反転する。Here, the same parts as in FIG. 2 are given the same reference numerals. In the present invention, the Schmitt trigger output taken from transistor Q2 and the comparison voltage VR are supplied to comparator C1. With this circuit configuration, a comparison voltage VR of a predetermined magnitude can be set between the H level and L level of the Schmitt trigger circuit, and only when the output voltage of the Schmitt trigger circuit reaches the comparison voltage VR, Comparator C1 of the output circuit inverts the output.
すなわち、第4図(A)に示すように、シュミットトリ
ガ回路のHおよびLレベルの各出力電圧VHおよびVL
に対してこれらHおよびLレベルの各出力電圧の変動の
最大の電圧幅をそれぞれVHNおよびVLNとするとき
に、比較電圧VRを、VL +VLN< VR<
VH−VHNに定めておくことにより、第4図CB)に
示すような比較出力がコンパレータC1から取り出され
る。That is, as shown in FIG. 4(A), the H and L level output voltages VH and VL of the Schmitt trigger circuit
When the maximum voltage width of the fluctuation of each of these H and L level output voltages is VHN and VLN, respectively, the comparison voltage VR is expressed as VL +VLN<VR<
By setting VH-VHN, a comparison output as shown in FIG. 4 (CB) is taken out from the comparator C1.
シュミットトリガ回路では、出力がHレベルとLレベル
との中間の値でゆらぐことはないので、上述したように
比較電圧VRを定めて電圧の形で信号の受渡しを行うよ
うにすることによって、ディジタル出力にチャタリング
が生じなくなるようにすることができる。In a Schmitt trigger circuit, the output does not fluctuate at a value intermediate between the H level and L level, so by determining the comparison voltage VR and transferring signals in the form of voltage as described above, digital It is possible to prevent chattering from occurring in the output.
なお、本発明は上述した実施例にのみ限られるものでは
なく、シュミットトリガ回路の代わりに演算増幅器に帰
還をかけてヒステリシス特性をもたせるようにしてもよ
く、入出力特性にヒステリシスがある波形整形回路であ
ればいかなる形態のものであってもよい。Note that the present invention is not limited to the above-described embodiments, and instead of the Schmitt trigger circuit, an operational amplifier may be provided with feedback to provide hysteresis characteristics, and a waveform shaping circuit with hysteresis in the input/output characteristics may be used. It may be of any form.
[発明の効果]
以上から明らかなように、本発明によれば、ヒステリシ
スを有する波形整形回路の出力を電圧の形で後段に受は
渡すので、その出力電圧を、当該波形整形回路の出力特
性に関連して定めた比較電圧と比較することにより、出
力電圧が完全に変化したときにのみはじめて出力回路が
動作し、したがって、ホール素子出力にゆらぎがあって
も出力回路からの出力にチャタリングは生ぜず、信頼度
の高いディジタル化されたホール出力が出力される。し
かも、本発明の回路配置は集積化するのに好適であり、
全体を一体化したいわゆるホールICとして構成できる
利点もある。[Effects of the Invention] As is clear from the above, according to the present invention, the output of a waveform shaping circuit having hysteresis is passed to the subsequent stage in the form of a voltage, so that the output voltage is applied to the output characteristics of the waveform shaping circuit. By comparing with a comparison voltage determined in relation to A highly reliable digitized Hall output is output. Moreover, the circuit arrangement of the present invention is suitable for integration,
There is also the advantage that the entire device can be configured as a so-called Hall IC.
第1図は本発明の一実施例を示す回路図、第2図は従来
のホールエCの一例を示す回路図。
第3図(A)〜(F)はその各部の信号波形図、第4図
(A)および(B)は第1図示の回路配置における各部
の信号波形図である。
旧・・・ホール素子、
AI・・・増幅器、
R1−R3・・・抵抗、
Ql、Q2・・・シュミットトリガ回路用トランジスタ
、Vcc・・・電源電圧、
VR・・・比較電圧、
CI・・・コンパレータ、
01・・・出力端子。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an example of a conventional Hall-E C. 3(A) to 3(F) are signal waveform diagrams of each part, and FIGS. 4(A) and 4(B) are signal waveform diagrams of each part in the circuit arrangement shown in FIG. 1. Old...Hall element, AI...amplifier, R1-R3...resistance, Ql, Q2...transistor for Schmitt trigger circuit, Vcc...power supply voltage, VR...comparison voltage, CI...・Comparator, 01...output terminal.
Claims (1)
子からの出力を矩形波の出力電圧に変換する波形変換手
段と、 前記矩形波出力電圧を比較電圧V_Rと比較する比較手
段とを具え、 前記波形変換手段における前記出力電圧の高レベルおよ
び低レベルの各出力電圧V_HおよびV_Lに対する変
動の最大幅をそれぞれV_H_NおよびV_L_Nとす
るときに、前記比較電圧V_Rを、V_L+V_L_N
<V_R<V_H−V_H_Nに定めたことを特徴とす
るホール素子回路。[Scope of Claims] A Hall element; a waveform conversion means having an input/output characteristic having hysteresis and converting the output from the Hall element into a rectangular wave output voltage; and converting the rectangular wave output voltage into a comparison voltage V_R. and a comparison means for comparing, where the maximum width of fluctuation of the output voltage in the waveform conversion means with respect to the high level and low level output voltages V_H and V_L is respectively V_H_N and V_L_N, the comparison voltage V_R is V_L+V_L_N
A Hall element circuit characterized in that <V_R<V_H−V_H_N.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60068673A JPS61226981A (en) | 1985-04-01 | 1985-04-01 | Hall element circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60068673A JPS61226981A (en) | 1985-04-01 | 1985-04-01 | Hall element circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61226981A true JPS61226981A (en) | 1986-10-08 |
Family
ID=13380465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60068673A Pending JPS61226981A (en) | 1985-04-01 | 1985-04-01 | Hall element circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61226981A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63248188A (en) * | 1987-02-24 | 1988-10-14 | スプラギュー・エレクトリック・カンパニー | integrated circuit hall switch |
-
1985
- 1985-04-01 JP JP60068673A patent/JPS61226981A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63248188A (en) * | 1987-02-24 | 1988-10-14 | スプラギュー・エレクトリック・カンパニー | integrated circuit hall switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10914610B2 (en) | Zero cross detection circuit and sensor device | |
US7057424B2 (en) | Diagnose interface for a non-isolated sensor | |
JPS61226981A (en) | Hall element circuit | |
KR910009067B1 (en) | A / D Converter | |
RU2343490C2 (en) | Rotation frequency controller | |
JP2021002175A (en) | Voltage and current conversion circuit and charge/discharge control device | |
GB2045951A (en) | Signal level indicating circuits | |
SU1077048A1 (en) | Voltage/frequency converter | |
SU1725375A1 (en) | Device for measuring extremes | |
KR950002410Y1 (en) | Overcurrent Protection Circuit of Sensor for Detection | |
JPS62196919A (en) | Comparator | |
JP4650011B2 (en) | Comparator circuit | |
JPH03172782A (en) | semiconductor integrated circuit | |
JPH0446385B2 (en) | ||
JPH0441618Y2 (en) | ||
JPS641648Y2 (en) | ||
KR100442857B1 (en) | Square wave dc conversion circuit, especial measuring square wave within short time | |
KR100335136B1 (en) | Apparatus of signal transformation | |
JPH05283994A (en) | Reset circuit | |
JPS62160030A (en) | signal setting device | |
JPH0663833B2 (en) | Sense amplifier circuit | |
JPS63271170A (en) | Peak detecting circuit | |
JPH03223619A (en) | Input circuit of potentiometer | |
JPS59148912A (en) | Input circuit of temperature | |
JPH076805B2 (en) | Sensor signal processing circuit |