JPS61223888A - Graphic generator - Google Patents
Graphic generatorInfo
- Publication number
- JPS61223888A JPS61223888A JP60065173A JP6517385A JPS61223888A JP S61223888 A JPS61223888 A JP S61223888A JP 60065173 A JP60065173 A JP 60065173A JP 6517385 A JP6517385 A JP 6517385A JP S61223888 A JPS61223888 A JP S61223888A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- pixels
- display
- graphic
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明はCADシステム、放送用文字図形作成送出シス
テムなど、ジャギー(階段状の縁取)の少ない図形を発
生することが要求される機器に使用するに適した図形発
生装置に関するものである。[Detailed Description of the Invention] Industrial Field of Application The present invention is suitable for use in equipment that is required to generate graphics with little jaggies (step-like edges), such as CAD systems and broadcast character graphics creation and transmission systems. The present invention relates to a suitable graphic generator.
従来の技術
最初に図形発生装置の基本構成を第2図により説明する
。同図で、1は図形信号発生装置であって、CPUを中
心に構成されることが多い。2はフレームメモリーで、
1から出力された信号を記録する。3はフレームメモリ
ー上の表示単位画素6を複数個同時に読出した後に、そ
れらの信号を加重平均した信号を表示装置4に出力する
ために用いるコニカルフィルター等のフィルタ回路であ
る。BACKGROUND OF THE INVENTION First, the basic configuration of a graphic generator will be explained with reference to FIG. In the figure, reference numeral 1 denotes a graphic signal generating device, which is often configured around a CPU. 2 is frame memory,
Record the signal output from 1. Reference numeral 3 denotes a filter circuit such as a conical filter used to simultaneously read out a plurality of display unit pixels 6 on the frame memory and then output a weighted average signal of the signals to the display device 4.
次に上記構成の動作について説明する。図形信号発生装
置1より発生した図形信号はフレームメモリー2に記録
される。この時点では、図形の境界部にジャギーが存在
するが、フィルター回路3によって付近の画素と加重平
均された後にはジャギーが目立たなくなり、表示装置4
にジャギーの少ない図形が表示される。Next, the operation of the above configuration will be explained. The graphic signal generated by the graphic signal generator 1 is recorded in the frame memory 2. At this point, there are jaggies at the boundaries of the figure, but after being weighted averaged with neighboring pixels by the filter circuit 3, the jaggies become less noticeable, and the display device 4
Shapes with less jaggies are displayed.
従来のフレームメモリー2およびフィルター回路3での
信号処理について第3図に説明を追加する。同図はフレ
ームメモリー2上の表示画素の配列の一部分の範囲の様
子を示しており、6は表示画素、6は一時にフレームメ
モリー2から読み出され、フィルター回路3で加重平均
を取ることにより平滑化される表示画素5(P、〜P9
)(例えば9個)の範囲が示されている。このフィルタ
ー回路3の出力にはP1〜P、の値の全てが寄与するこ
とになる。Explanation will be added to FIG. 3 regarding signal processing in the conventional frame memory 2 and filter circuit 3. The figure shows a partial range of the display pixel array on the frame memory 2, where 6 is the display pixel, 6 is read out from the frame memory 2 at a time, and the filter circuit 3 takes a weighted average. Display pixel 5 to be smoothed (P, ~P9
) (for example, nine) are shown. All of the values P1 to P contribute to the output of the filter circuit 3.
発明が解決しようとする問題点
しかしながら上記従来例の構成では、加重平均を取るこ
とにより、折り返し雑音を減し、ジャギーを減少させら
れる反面で、表示画素P1〜P9の間の相互干渉が生じ
、その結果として画像がぼやけ、明瞭度の低い画像とな
る欠点があった。Problems to be Solved by the Invention However, in the configuration of the conventional example described above, although aliasing noise and jaggies can be reduced by taking a weighted average, mutual interference occurs between display pixels P1 to P9. As a result, the image becomes blurred, resulting in an image with low clarity.
本発明は上記従来例の欠点を除去し、ジャギーが少なく
、かつ、明瞭度の高い画面が得られる図形発生装置を提
供することを目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide a graphic generation device which eliminates the drawbacks of the conventional example and provides a screen with less jaggies and high clarity.
問題点を解決するための手段
本発明は上記目的を達成するために、フレームメモリー
で図形信号を記憶するに際して、表示画素の周辺に表示
には寄与しないが、情報量を増すための副画素を設ける
ようにし、フレームメモリーの内容を読み出す時にも、
離散的に配置された表示画素単位に読み出し、周辺の副
画素を含めて加重平均をとることによりフィルターリン
グするように構成したものである。Means for Solving the Problems In order to achieve the above object, the present invention provides sub-pixels around display pixels that do not contribute to display but increase the amount of information when storing graphic signals in a frame memory. Also, when reading the contents of the frame memory,
It is configured to perform filtering by reading out each discretely arranged display pixel and taking a weighted average including surrounding sub-pixels.
作用
本発明は上記のような構成であるので、副画素の追加に
より情報量を増してフィルターリングすることになり、
加重平均によシジャギーは減少する。一方で、表示画素
は離散的に存在するので、前記フィルターリング時に同
時に加重平均により互に干渉し合うことが無くなる効果
を有する。Effect Since the present invention has the above-described configuration, the amount of information is increased by adding sub-pixels for filtering.
The weighted average reduces the jaggies. On the other hand, since the display pixels exist discretely, there is an effect that they do not interfere with each other due to the weighted average at the same time during the filtering.
実施例
本発明の一実施例について第1図、第2図と共に説明す
る。第2図で、従来例と異なる点は、フレームメモリー
2の代りにフレームメモリー2aを用いたことにあシ、
第1図によりフレームメモリー 21Lの説明をする。Embodiment An embodiment of the present invention will be described with reference to FIGS. 1 and 2. In Fig. 2, the difference from the conventional example is that frame memory 2a is used instead of frame memory 2.
The frame memory 21L will be explained with reference to FIG.
同図で、6は表示画素(Pixel)、e aはフィル
ター3で一時に戸波する範囲、7は副画素(Subpi
xel)で、画像の空間情報は提供するが、表示画素と
しては使用しないフレームメモリー2&上の点である。In the same figure, 6 is the display pixel (Pixel), e a is the range of the filter 3 at one time, and 7 is the subpixel (Subpi).
xel) is a point on the frame memory 2& that provides spatial information of the image but is not used as a display pixel.
次に動作を説明する。第2図の図形信号発生装置1よシ
発生した図形信号は第1図に示したようにフレームメモ
リー22Lから9個の点の値、即わち1個の表示画素(
P5)と8個の副画素7(Q1〜Q4.Q6〜Q、)が
同時に読出され、フィルター回路3により加重平均を取
って、出力として表示装置4に供給される。この場合、
表示画素6と副画素7は構成止具なるわけではないので
、ジャギーの減少効果は従来例と大きな違いはない。し
かしながら、フィルタ範囲6aに含まれる表示画素50
個数は一度に1個であるので、表示画素6の間の相互干
渉は起らず、従って画像のぼけは生じない。その代りに
、−個の表示画素について、8個の副画素7を必要とす
るので、一定範囲の画面に対応してフレームメモリー2
&の素子数は、重複使用も考慮して4倍必要となる。Next, the operation will be explained. The graphic signal generated by the graphic signal generator 1 in FIG. 2 is stored in the frame memory 22L as shown in FIG.
P5) and eight sub-pixels 7 (Q1 to Q4, Q6 to Q,) are read out simultaneously, a weighted average is taken by the filter circuit 3, and the result is supplied to the display device 4 as an output. in this case,
Since the display pixel 6 and the sub-pixel 7 are not structural stops, the effect of reducing jaggies is not much different from the conventional example. However, the display pixels 50 included in the filter range 6a
Since the number of pixels is one at a time, mutual interference between the display pixels 6 does not occur, and therefore, no blurring of the image occurs. Instead, eight sub-pixels 7 are required for - display pixels, so the frame memory 2 corresponds to a certain range of the screen.
The number of elements of & is required to be four times as many, taking into account overlapping use.
副画素を設ける度合は第1図の配置に示される場合に限
らず、表示画素の数をX−Y個とすれば、フレームメモ
リー2aの容量は一般的にMX・NY個(M、Nは2以
上の整数)、即わちMXN倍の場合が考えられる。The degree of provision of sub-pixels is not limited to the case shown in the arrangement of FIG. 1; if the number of display pixels is (an integer greater than or equal to 2), that is, MXN times.
なお、従来例と実施例で、表示画素6と副画素7の間で
情報内容の記憶方法に差があるわけでなく、両者の差は
その読出しの仕方にある。例えば第3図でP5を中心と
する9個の読出しを行なった次の読出しはP6を中心と
するフィルタ範囲8に含まれる9個について行なわれる
。これに対し、第1図ではP5を中心とする9個の読出
しの次は、一つおきのP′5を中心とする次のフィルタ
範囲8aに対してされる点で互に異る。これは換言すれ
ば、Q、〜Q、の副画素7は加重平均をとる際の中心点
とはならないことに対応している。従って、従来例の場
合は加重平均をとる際に9個の表示画素5の値が皆影響
して来るのに対し、上記実施例では、表示画素6の間が
副画素7を間に挾んで離れており、例えば第1図で表示
画素P5とP′5とは同時にフィルタリングされること
が無くなり、その間の干渉も無くなることになる。Note that there is no difference in the method of storing information content between the display pixel 6 and the sub-pixel 7 between the conventional example and the embodiment, but the difference between the two lies in the method of reading out the information. For example, in FIG. 3, after reading out nine items centered on P5, the next reading is performed on nine items included in the filter range 8 centered on P6. On the other hand, in FIG. 1, the next nine readings centered on P5 are different in that they are performed on the next filter range 8a centered on every other P'5. In other words, this corresponds to the fact that the subpixel 7 of Q, to Q, does not become the center point when taking the weighted average. Therefore, in the case of the conventional example, the values of the nine display pixels 5 are all influenced when taking a weighted average, whereas in the above embodiment, the values of the display pixels 6 are separated by the sub-pixel 7. For example, display pixels P5 and P'5 in FIG. 1 will not be filtered at the same time, and there will be no interference between them.
発明の効果
本発明は上記実施例により説明したように、フレームメ
モリーの表示画素の周辺に表示には使わず、図形情報の
蓄積にのみ寄与する副画素を配置するように構成したの
で、フィルター回路による加重平均の結果従来例と同等
のジャギー減少効果が得られる一方で、表示画素間の相
互干渉が無くなり、従って、画像の空間解像度が低下し
ないという利点をも有するものである。Effects of the Invention As explained in the above embodiment, the present invention is configured so that sub-pixels that are not used for display and contribute only to the accumulation of graphic information are arranged around the display pixels of the frame memory, so that the filter circuit As a result of weighted averaging, the same jaggie reduction effect as in the conventional example can be obtained, but there is also the advantage that there is no mutual interference between display pixels, and therefore the spatial resolution of the image does not deteriorate.
第1図は本発明の一実施例における図形発生装置のフレ
ームメモリーの構成を示す説明図、第2図は図形発生装
置の構成を示すブロック図、第3図は従来の図形発生装
置でのフレームメモリーの構成を示す説明図である。
1・・・・・・図形信号発生装置、2a・・・・・・フ
レームメモリー、3・・・・・・フィルター回路、5・
・・・・・表示画素、6・・・・・・フィルタ範囲、7
・・・・・・副画素。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
■ × ■ X ■FIG. 1 is an explanatory diagram showing the structure of a frame memory of a figure generator in an embodiment of the present invention, FIG. 2 is a block diagram showing the structure of the figure generator, and FIG. 3 is a frame diagram of a conventional figure generator. FIG. 2 is an explanatory diagram showing the configuration of a memory. 1...Graphic signal generator, 2a...Frame memory, 3...Filter circuit, 5.
...Display pixel, 6...Filter range, 7
・・・・・・Subpixel. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure ■ × ■ X ■
Claims (1)
装置からの図形信号を表示画素及び前記表示画素に近接
して設けた副画素として記憶するフレームメモリーと、
前記フレームメモリーの記憶内容を前記表示画素単位に
前記副画素を含めて読み出し、その加重平均を取って出
力するフィルタ回路とを備えた図形発生装置。a graphic signal generator that generates a graphic signal; a frame memory that stores the graphic signal from the signal generator as a display pixel and a subpixel provided close to the display pixel;
A graphic generation device comprising: a filter circuit that reads the stored contents of the frame memory including the sub-pixel in units of the display pixel, takes a weighted average of the results, and outputs the result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065173A JPS61223888A (en) | 1985-03-29 | 1985-03-29 | Graphic generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065173A JPS61223888A (en) | 1985-03-29 | 1985-03-29 | Graphic generator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61223888A true JPS61223888A (en) | 1986-10-04 |
Family
ID=13279235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60065173A Pending JPS61223888A (en) | 1985-03-29 | 1985-03-29 | Graphic generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61223888A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0237479A (en) * | 1988-06-09 | 1990-02-07 | Rockwell Internatl Corp | Star burst processor |
JPH0286377A (en) * | 1988-09-22 | 1990-03-27 | Brother Ind Ltd | jaggy eraser |
US5812139A (en) * | 1994-06-07 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for graphic processing including anti-aliasing and flicker removal |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5570885A (en) * | 1978-11-21 | 1980-05-28 | Tokyo Shibaura Electric Co | Crt graphic display unit |
-
1985
- 1985-03-29 JP JP60065173A patent/JPS61223888A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5570885A (en) * | 1978-11-21 | 1980-05-28 | Tokyo Shibaura Electric Co | Crt graphic display unit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0237479A (en) * | 1988-06-09 | 1990-02-07 | Rockwell Internatl Corp | Star burst processor |
JPH0286377A (en) * | 1988-09-22 | 1990-03-27 | Brother Ind Ltd | jaggy eraser |
US5812139A (en) * | 1994-06-07 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for graphic processing including anti-aliasing and flicker removal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0681280B1 (en) | Vertical filtering method for raster scanner display | |
US4607340A (en) | Line smoothing circuit for graphic display units | |
JP3022405B2 (en) | Image memory controller | |
JPS61223888A (en) | Graphic generator | |
JPH04223687A (en) | Picture processing method | |
JPS61223887A (en) | Graphic generator | |
JP2737898B2 (en) | Vector drawing equipment | |
JP3327961B2 (en) | Image processing device | |
JPS607477A (en) | Image display | |
JPH0569223B2 (en) | ||
JP2903514B2 (en) | High-speed drawing method | |
JPS61169890A (en) | Image processor | |
JPS61163378A (en) | Image processor | |
JPH05265441A (en) | Graphic display device | |
JPS6134592A (en) | Display control system | |
JPS5844487A (en) | Image display | |
JPS60181875A (en) | Density histogram display circuit | |
JPH0234088A (en) | Picture processing unit | |
JPS63192089A (en) | Lithography for bit map display system | |
JPS6072374A (en) | Picture processing circuit | |
JPS62159068U (en) | ||
JP2004040505A (en) | Image processor | |
JPH0476595A (en) | Image display device | |
JPS6146979A (en) | Crt display unit | |
JPH0296472A (en) | Picture data reducing method |