JPS61218240A - フレ−ム同期方式 - Google Patents
フレ−ム同期方式Info
- Publication number
- JPS61218240A JPS61218240A JP60059868A JP5986885A JPS61218240A JP S61218240 A JPS61218240 A JP S61218240A JP 60059868 A JP60059868 A JP 60059868A JP 5986885 A JP5986885 A JP 5986885A JP S61218240 A JPS61218240 A JP S61218240A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- subframe
- circuit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、いわゆるマルチフレーム構成のディジタル信
号系列の中から同期信号を検出し、フレーム同期を確立
するフレーム同期方式に関する。
号系列の中から同期信号を検出し、フレーム同期を確立
するフレーム同期方式に関する。
ディジタル信号の伝送に際しては、ディジタル信号系列
を一定時間長のフレームで区切り、このフレームの先頭
にフレーム同期信号を挿入して送信するとともに、受信
側で上記フレーム同期信号を検出してフレーム位置を確
定することがしばしば行なわれる。これは、例えばＰＣ
Ｍ信号の伝送に際して、ＭＳＢあるいはＬＳＢの位置を
受信側で正しく検出しなければ、信号を正しく復元でき
ないためである。フレーム構成も、通常、メインフレー
ムとこのメインフレームを更に細分化したサブフレーム
とを階層的に組合わせた多重構造のマルチフレーム構成
にすることが多い。
を一定時間長のフレームで区切り、このフレームの先頭
にフレーム同期信号を挿入して送信するとともに、受信
側で上記フレーム同期信号を検出してフレーム位置を確
定することがしばしば行なわれる。これは、例えばＰＣ
Ｍ信号の伝送に際して、ＭＳＢあるいはＬＳＢの位置を
受信側で正しく検出しなければ、信号を正しく復元でき
ないためである。フレーム構成も、通常、メインフレー
ムとこのメインフレームを更に細分化したサブフレーム
とを階層的に組合わせた多重構造のマルチフレーム構成
にすることが多い。
第５図は二重構成のマルチフレームディジタル信号の例
である。すなわち、このディジタル信号は、データにビ
ット毎に２ビツトのサブフレーム゛ 同期信号（第２
の同期信号）ＳＦを挿入して１サブフレームを構成し、
さらにＮサブフレーム毎にλビットのサブフレーム兼メ
インフレーム同期信号（第１の同期信号）ＭＦを挿入し
たディジタル信号列からなるものである。この場合、第
１の同期信号ＭＦと第２の同期信号ＳＦとを、互いに０
．１反転させて識別することが多い。これは、同期特性
を良好にし、しかも検出器の簡素化を図るためからであ
る。
である。すなわち、このディジタル信号は、データにビ
ット毎に２ビツトのサブフレーム゛ 同期信号（第２
の同期信号）ＳＦを挿入して１サブフレームを構成し、
さらにＮサブフレーム毎にλビットのサブフレーム兼メ
インフレーム同期信号（第１の同期信号）ＭＦを挿入し
たディジタル信号列からなるものである。この場合、第
１の同期信号ＭＦと第２の同期信号ＳＦとを、互いに０
．１反転させて識別することが多い。これは、同期特性
を良好にし、しかも検出器の簡素化を図るためからであ
る。
このような信号系列を受信した時には、受信側では、受
信信号列の中から第１および第２の同期信号を検索し、
サブフレーム同期を確立した後、さらに第２の同期信号
のみを検索してメインフレーム同期を確立するのが一般
的である。このように、フレーム同期の確立をサブフレ
ーム同期から階層的に行うのは、直接メインフレーム同
期を検索するよりもフレーム同期を確立するまでの平均
時間を短くすることができるからである。
信信号列の中から第１および第２の同期信号を検索し、
サブフレーム同期を確立した後、さらに第２の同期信号
のみを検索してメインフレーム同期を確立するのが一般
的である。このように、フレーム同期の確立をサブフレ
ーム同期から階層的に行うのは、直接メインフレーム同
期を検索するよりもフレーム同期を確立するまでの平均
時間を短くすることができるからである。
この例のように、メインフレームの位置を示す第１の同
期信号がサブフレームの位置を示す第２の同期信号の反
転信号を用いている場合には、送信データが伝送路の途
中で０．１反転されることなく正しく受信側に伝わるこ
とが必要である。
期信号がサブフレームの位置を示す第２の同期信号の反
転信号を用いている場合には、送信データが伝送路の途
中で０．１反転されることなく正しく受信側に伝わるこ
とが必要である。
ところで、ディジタル無線通信では、同じＣ／Ｎに対す
る符号誤り率が小ざい点からディジタル信号をＰＳＫ変
調して伝送する場合が多い。
る符号誤り率が小ざい点からディジタル信号をＰＳＫ変
調して伝送する場合が多い。
ところがこのようなＰＳＫ信号を同期検波して復調する
と、受信側で再生された基準搬送波の位相不確定性によ
って、上記のようにサブフレーム同期信号やメインフレ
ーム同期信号を単体で識別することができない。このた
め、ＰＳＫ変調信号を伝送する場合には上述のような０
．１反転した２種類のフレーム同期信号を用いることが
困難であった。
と、受信側で再生された基準搬送波の位相不確定性によ
って、上記のようにサブフレーム同期信号やメインフレ
ーム同期信号を単体で識別することができない。このた
め、ＰＳＫ変調信号を伝送する場合には上述のような０
．１反転した２種類のフレーム同期信号を用いることが
困難であった。
また、この困難を避けるため、サブフレーム同期信号を
挿入するとともに、このサブフレーム同期信号の挿入さ
れた部分に加えて上記サブフレーム同期信号とは全く異
なる系列からなるメインフレーム同期信号を挿入し、そ
の各々の位相不確実性に起因する系列を同期信号とみな
すようにすることも考えられる。しかしこの場合には、
従来の２倍の同期信号用検出回路を必要としフレーム同
期回路が大規模なものとなってしまう欠点があるばかり
でなく、メインフレーム同期信号をサブフレーム同期信
号とを別個に挿入しなくてはならないため、情報の伝送
効率が低下するという問題があった。
挿入するとともに、このサブフレーム同期信号の挿入さ
れた部分に加えて上記サブフレーム同期信号とは全く異
なる系列からなるメインフレーム同期信号を挿入し、そ
の各々の位相不確実性に起因する系列を同期信号とみな
すようにすることも考えられる。しかしこの場合には、
従来の２倍の同期信号用検出回路を必要としフレーム同
期回路が大規模なものとなってしまう欠点があるばかり
でなく、メインフレーム同期信号をサブフレーム同期信
号とを別個に挿入しなくてはならないため、情報の伝送
効率が低下するという問題があった。
また、サブフレーム同期信号とメインフレーム同期信号
とを異なる系列に設定し、かつメインフレーム同期信号
をサブフレーム同期信号と共用すれば、情報伝送効率の
低下は防げるものの、フレーム回路が大規模化してしま
ううえ、サブフレーム同期信号とメインフレーム同期信
号の双方をサブフレーム同期信号とみなすため、誤りの
ある伝送路においては、通常の伝送データを誤ってサブ
フレーム同期信号と認識してしまう確率が増加するとい
う問題があった。
とを異なる系列に設定し、かつメインフレーム同期信号
をサブフレーム同期信号と共用すれば、情報伝送効率の
低下は防げるものの、フレーム回路が大規模化してしま
ううえ、サブフレーム同期信号とメインフレーム同期信
号の双方をサブフレーム同期信号とみなすため、誤りの
ある伝送路においては、通常の伝送データを誤ってサブ
フレーム同期信号と認識してしまう確率が増加するとい
う問題があった。
本発明は、このような問題に鑑みなされたもの −で
、その目的とするところは、伝送路で位相不確実性の生
じる位相変調されたディジタル信号で、かつ０．１反転
関係にある２つの同期信号によってサブフレーム同期お
よびメインフレーム同期を確立するフレーム同期方式に
あっても、安定にサブフレーム同期信号からメインフレ
ーム同期信号を検出することのできるフレーム同期方式
を提供することにある。
、その目的とするところは、伝送路で位相不確実性の生
じる位相変調されたディジタル信号で、かつ０．１反転
関係にある２つの同期信号によってサブフレーム同期お
よびメインフレーム同期を確立するフレーム同期方式に
あっても、安定にサブフレーム同期信号からメインフレ
ーム同期信号を検出することのできるフレーム同期方式
を提供することにある。
本発明は、メインフレームの先頭位置を示す第１の同期
信号と、この第１の同期信号をｏ、１反転させたサブフ
レームの先頭位置を示す第２の同期信号の他、前記同期
信号に対して位相のみ異なる信号を全て受信同期信号と
して検出してサブフレーム同期を確立する。そして更に
、検出した受信同期信号と、１サブフレーム期間前の受
信同期信号とを比較することによってメインフレーム同
期を確立することを特徴としている。
信号と、この第１の同期信号をｏ、１反転させたサブフ
レームの先頭位置を示す第２の同期信号の他、前記同期
信号に対して位相のみ異なる信号を全て受信同期信号と
して検出してサブフレーム同期を確立する。そして更に
、検出した受信同期信号と、１サブフレーム期間前の受
信同期信号とを比較することによってメインフレーム同
期を確立することを特徴としている。
本発明によれば、第１の同期信号、第２の同期信号およ
びこれら各同期信号とは位相のみ異なる信号を受信同期
信号として検出することによってサブフレーム同期を確
立するようにしている。この場合、第１の同期信号と第
２の同期信号とは０゜１反転した関係にあるので、第１
の同期信号および受信時の位相不確実性により上記第１
の同期信号に対して位相のみ異なる信号と、第２の同期
信号および受信時の位相不確実性により上記第２の同期
信号に対して位相のみ異なる信号とは全く重複した信号
となる。したがって、特に検出器を増やすことなくサブ
フレーム同期が可能になる。
びこれら各同期信号とは位相のみ異なる信号を受信同期
信号として検出することによってサブフレーム同期を確
立するようにしている。この場合、第１の同期信号と第
２の同期信号とは０゜１反転した関係にあるので、第１
の同期信号および受信時の位相不確実性により上記第１
の同期信号に対して位相のみ異なる信号と、第２の同期
信号および受信時の位相不確実性により上記第２の同期
信号に対して位相のみ異なる信号とは全く重複した信号
となる。したがって、特に検出器を増やすことなくサブ
フレーム同期が可能になる。
そして、この発明では現在受信された受信同期信号と、
１サブフレーム期間前の受信同期信号とが、丁度メイン
フレームの先頭部分でのみ異なることを利用して、両者
の比較によってメインフレーム同期を確立するようにし
ているので、メインフレーム検出用の検出器とサブフレ
ーム検出用の検出器とを別個に用いることなく、確実な
メインフレーム同期を確立することができる。
１サブフレーム期間前の受信同期信号とが、丁度メイン
フレームの先頭部分でのみ異なることを利用して、両者
の比較によってメインフレーム同期を確立するようにし
ているので、メインフレーム検出用の検出器とサブフレ
ーム検出用の検出器とを別個に用いることなく、確実な
メインフレーム同期を確立することができる。
しかも、この発明によれば、第１の同期信号がメインフ
レーム兼サブフレーム検出用の同期信号であることから
情報伝送効率の低下がなく、また第１および第２の同期
信号は０，１反転した信号であるので、フレーム同期特
性を損うこともない。
レーム兼サブフレーム検出用の同期信号であることから
情報伝送効率の低下がなく、また第１および第２の同期
信号は０，１反転した信号であるので、フレーム同期特
性を損うこともない。
以下、図面を参照しながら本発明の一実施例について説
明する。
明する。
第１図は、゛本発明を２相ＰＳＫ変調されて伝送された
ディジタル信号の受信側に適用した実施例を示す図であ
り、フレーム同期回路の概略構成を示すものある。この
フレーム同期回路は、フレーム信号検出回路１１、ＯＲ
回路１２、サブフレーム同期回路１３、差動検出回路１
４およびメインフレーム同期回路１５を備えて構成され
る。
ディジタル信号の受信側に適用した実施例を示す図であ
り、フレーム同期回路の概略構成を示すものある。この
フレーム同期回路は、フレーム信号検出回路１１、ＯＲ
回路１２、サブフレーム同期回路１３、差動検出回路１
４およびメインフレーム同期回路１５を備えて構成され
る。
即ち、送信すべきディジタル信号は、送信側において第
４図中８１で示すように複数のメインフレームに分割さ
れ、一つのメインフレームを更にＮ個のサブフレームに
分割されたマルチフレーム構成となっている。一つのサ
ブフレームは、ｋビットのデータを含み、その先頭位置
にβビットの同期信号を介挿したものとなっている。同
期信号のうちメインフレームの先頭とサブフレームの先
頭とを兼用する第１の同期信号ＭＦは、他のサブフレー
ムの先頭を示す第２の同期信号ＳＦに対して０．１反転
した信号となっており、例えばＭ Ｆ ＝ ００１０１
１１ 、 Ｓ Ｆ−１１０１０００の如く設定される。
４図中８１で示すように複数のメインフレームに分割さ
れ、一つのメインフレームを更にＮ個のサブフレームに
分割されたマルチフレーム構成となっている。一つのサ
ブフレームは、ｋビットのデータを含み、その先頭位置
にβビットの同期信号を介挿したものとなっている。同
期信号のうちメインフレームの先頭とサブフレームの先
頭とを兼用する第１の同期信号ＭＦは、他のサブフレー
ムの先頭を示す第２の同期信号ＳＦに対して０．１反転
した信号となっており、例えばＭ Ｆ ＝ ００１０１
１１ 、 Ｓ Ｆ−１１０１０００の如く設定される。
この信号は、ＰＳＫ変調されて送信され、受信側で図示
しない公知のＰＳＫ同期検波回路によって復調される。
しない公知のＰＳＫ同期検波回路によって復調される。
復調された受信ディジタル信号３ｉは、前述したように
位相不確実性を含んだ信号である。
位相不確実性を含んだ信号である。
この受信ディジタル信号３ｉは、端子２１を介してフレ
ーム信号検出回路１１に入力される。一方、図示しない
公知のクロック再生手段は、上記ディジタル信＠Ｓｉか
らクロック再生を行い、これによって得られたクロック
信号ＣＫは、端子２２を介してフレーム信号検出回路１
１に導入される。このフレーム信号検出回路１１は、具
体的には第２図に示すように構成されている。即ち、受
信ディジタル信号３ｉはクロック信号ＣＫに同期して１
ビツトずつシリアルに２ピツトのシフトレジスタ２３に
導かれる。このシフトレジスタ２３の出力は、コンパレ
ータ２４によって第１の同期信号ＭＦ （＝ＳＦ）と比
較される。コンパレータ２４は、両者が一致した時に単
一パルスの一致信号ＤＦ１を出力する。
ーム信号検出回路１１に入力される。一方、図示しない
公知のクロック再生手段は、上記ディジタル信＠Ｓｉか
らクロック再生を行い、これによって得られたクロック
信号ＣＫは、端子２２を介してフレーム信号検出回路１
１に導入される。このフレーム信号検出回路１１は、具
体的には第２図に示すように構成されている。即ち、受
信ディジタル信号３ｉはクロック信号ＣＫに同期して１
ビツトずつシリアルに２ピツトのシフトレジスタ２３に
導かれる。このシフトレジスタ２３の出力は、コンパレ
ータ２４によって第１の同期信号ＭＦ （＝ＳＦ）と比
較される。コンパレータ２４は、両者が一致した時に単
一パルスの一致信号ＤＦ１を出力する。
また、シフトレジスタ２３の出力は、コンパレータ２５
によって第２の同期信号ＳＦ （＝ＭＦ）と比較される
。コンパレータ２５は、両者が一致した時に単一パルス
の一致信号ＤＦ２を出力する。これによって各サブフレ
ームの先頭位置が検出される。
によって第２の同期信号ＳＦ （＝ＭＦ）と比較される
。コンパレータ２５は、両者が一致した時に単一パルス
の一致信号ＤＦ２を出力する。これによって各サブフレ
ームの先頭位置が検出される。
上記２つの同期信号ＳＦ、ＭＦは互いに０．１反転した
関係にあるので、同期検波時に正しい位相で検波された
場合とそうでない場合とでは、メインフレームの先頭位
置検出時に出力される一致信号がＤＦｌでおるかＤＦ２
であるかにおいて異なる。
関係にあるので、同期検波時に正しい位相で検波された
場合とそうでない場合とでは、メインフレームの先頭位
置検出時に出力される一致信号がＤＦｌでおるかＤＦ２
であるかにおいて異なる。
これら一致信号ＤＦ１ 、ＤＦ２は、ＯＲ回路１２で論
理和をとられ、サブフレーム検出パルスＤＳとしてサブ
フレーム同期回路１３に導かれる。サブフレーム同期回
路１３は、前方保護および後方保護を付与した公知の同
期回路で構成され、ＯＲ回路１２かう入力されるサブフ
レーム検出パルスＤＳからクロック信号ＯＫに同期して
、９＋にビット毎に出力される安定したサブフレーム同
期パルスＳＰを生成する。このサブフレーム同期パルス
ＳＰは、差動検出回路１４およびメインフレーム同期回
路１５に動作クロックとして供給される。・ 差動検出回路１４には、上記のサブフレーム同期パルス
ＳＰと、前述した一致信号ＤＰＩ 、ＤＦ２とが供給さ
れている。この差動検出回路１４は、メインフレームの
先頭位置を検出する回路であり、具体的には第３図に示
すように構成されている。
理和をとられ、サブフレーム検出パルスＤＳとしてサブ
フレーム同期回路１３に導かれる。サブフレーム同期回
路１３は、前方保護および後方保護を付与した公知の同
期回路で構成され、ＯＲ回路１２かう入力されるサブフ
レーム検出パルスＤＳからクロック信号ＯＫに同期して
、９＋にビット毎に出力される安定したサブフレーム同
期パルスＳＰを生成する。このサブフレーム同期パルス
ＳＰは、差動検出回路１４およびメインフレーム同期回
路１５に動作クロックとして供給される。・ 差動検出回路１４には、上記のサブフレーム同期パルス
ＳＰと、前述した一致信号ＤＰＩ 、ＤＦ２とが供給さ
れている。この差動検出回路１４は、メインフレームの
先頭位置を検出する回路であり、具体的には第３図に示
すように構成されている。
即ち、一致信号ＤＰＩは、１サブフレーム期間だけ遅延
させる遅延回路２６を介してＥＸ−ＯＲ回路２７の一方
の入力端に導入される。また、ＥＸ−ＯＲ回路２７の他
方の入力端には一致信号ＤＦ２が導入される。ＥＸ−Ｏ
Ｒ回路２７は、１サブフレームを単位として両者の差動
信号を得る。ＤＦ２と１サブフレーム期間遅延させたＤ
ＰＩとが異なるのは、第１サブフレームの先頭位置検出
時および第２サブフレームの先頭位置検出時のみであり
、これは同期検波時に基準搬送波の位相がπだけ異なっ
た場合、つまりＤＦｌとＤＦ２とが入替わった場合でも
同様である。したがって、ＥＸ−ＯＲ回路２７は、第１
および第２サブフレームの先頭位置検出時に“１”レベ
ルを出力し、他の期間は“Ｏｎレベルを出力する。ＥＸ
−ＯＲ回路２７の出力は、ＡＮＤ回路２８に入力される
。このＡＮＤ回路２８にはサブフレーム同期パルスＳＰ
が導入されている。したがって、ＡＮＤ回路２８は上記
パルスＳＰに同期して動作を行う。また、ＡＮＤ回路２
８には、遅延回路２９によって１サブフレーム期間遅延
させた自身の出力が反転されて入力されている。
させる遅延回路２６を介してＥＸ−ＯＲ回路２７の一方
の入力端に導入される。また、ＥＸ−ＯＲ回路２７の他
方の入力端には一致信号ＤＦ２が導入される。ＥＸ−Ｏ
Ｒ回路２７は、１サブフレームを単位として両者の差動
信号を得る。ＤＦ２と１サブフレーム期間遅延させたＤ
ＰＩとが異なるのは、第１サブフレームの先頭位置検出
時および第２サブフレームの先頭位置検出時のみであり
、これは同期検波時に基準搬送波の位相がπだけ異なっ
た場合、つまりＤＦｌとＤＦ２とが入替わった場合でも
同様である。したがって、ＥＸ−ＯＲ回路２７は、第１
および第２サブフレームの先頭位置検出時に“１”レベ
ルを出力し、他の期間は“Ｏｎレベルを出力する。ＥＸ
−ＯＲ回路２７の出力は、ＡＮＤ回路２８に入力される
。このＡＮＤ回路２８にはサブフレーム同期パルスＳＰ
が導入されている。したがって、ＡＮＤ回路２８は上記
パルスＳＰに同期して動作を行う。また、ＡＮＤ回路２
８には、遅延回路２９によって１サブフレーム期間遅延
させた自身の出力が反転されて入力されている。
したがって、このＡＮＤ回路２８は、上記ＥＸ−ＯＲ回
路２７からの信号が“１″レベルで、かつ１サブフレー
ム期間前にはメインフレーム同期パルスが存在しなかっ
た場合にのみ、その出力を゛１″レベルにする。これに
よって第２サブフレーム先頭時の上記ＥＸ−ＯＲ回路２
７からの“１″レベル信がＡＮＤ回路２８の出力に影響
を与えるのを防止し、第１サブフレームの先頭と第２サ
ブフレームの先頭で出力される゛′１゛ルベル信号のう
ち、第１のサブフレームの“１”レベル信号出力時にの
みサブフレーム同期パルスＳＰに同期して単一パルスの
メインフレーム検出パルスＤＭを出力する。
路２７からの信号が“１″レベルで、かつ１サブフレー
ム期間前にはメインフレーム同期パルスが存在しなかっ
た場合にのみ、その出力を゛１″レベルにする。これに
よって第２サブフレーム先頭時の上記ＥＸ−ＯＲ回路２
７からの“１″レベル信がＡＮＤ回路２８の出力に影響
を与えるのを防止し、第１サブフレームの先頭と第２サ
ブフレームの先頭で出力される゛′１゛ルベル信号のう
ち、第１のサブフレームの“１”レベル信号出力時にの
みサブフレーム同期パルスＳＰに同期して単一パルスの
メインフレーム検出パルスＤＭを出力する。
このパルスＤＭは、メインフレーム同期回路１５に供給
されている。メインフレーム同期回路１５は、サブフレ
ーム同期回路１３と略同様の構成となってあり、サブフ
レーム陶器パルスＳＰに同期して動作をし、上記メイン
フレーム検出パルスＤＭからメインフレーム同期を確立
し、Ｎ （ｆｉ＋ｋ）ビット毎に端子３１にメインフレ
ーム同期パルスＭＰを出力する。以上のようにしてメイ
ン同期パルスＭＰが生成される。
されている。メインフレーム同期回路１５は、サブフレ
ーム同期回路１３と略同様の構成となってあり、サブフ
レーム陶器パルスＳＰに同期して動作をし、上記メイン
フレーム検出パルスＤＭからメインフレーム同期を確立
し、Ｎ （ｆｉ＋ｋ）ビット毎に端子３１にメインフレ
ーム同期パルスＭＰを出力する。以上のようにしてメイ
ン同期パルスＭＰが生成される。
このように、本実施例によれば、復調時の基準搬送波の
位相に拘らず、正しいメインフレーム同期パルスを生成
することができる。しかもこの場合、第１の同期信号Ｍ
Ｆと第２の同期信号ＳＦとはそれぞれ０．１反転した関
係にあるので、同期検波時の位相不確実性に起因する受
信同期信号のパターンは、全部で２種類だけである。従
って、必要とするコンパレータの数も必要最少限で済む
ことになる。
位相に拘らず、正しいメインフレーム同期パルスを生成
することができる。しかもこの場合、第１の同期信号Ｍ
Ｆと第２の同期信号ＳＦとはそれぞれ０．１反転した関
係にあるので、同期検波時の位相不確実性に起因する受
信同期信号のパターンは、全部で２種類だけである。従
って、必要とするコンパレータの数も必要最少限で済む
ことになる。
なお、本発明は、上述したように２相ＰＳＫ同期検波に
よって復調された信号のみに適用範囲を限定されるもの
ではなく、例えば４相ＰＳＫ変調あるいは４相オフセツ
トＰＳＫ変調を用いて信号を伝送する場合でも同様に適
用が可能である。４相ＰＳＫの場合には、フレーム信号
検出回路は入力信号を４種類の信号系列と比較すること
になり、差動検出回路も４種類の信号を入力することに
なるが、その基本は前述した実施例のものと大差は無い
。
よって復調された信号のみに適用範囲を限定されるもの
ではなく、例えば４相ＰＳＫ変調あるいは４相オフセツ
トＰＳＫ変調を用いて信号を伝送する場合でも同様に適
用が可能である。４相ＰＳＫの場合には、フレーム信号
検出回路は入力信号を４種類の信号系列と比較すること
になり、差動検出回路も４種類の信号を入力することに
なるが、その基本は前述した実施例のものと大差は無い
。
第１図は本発明の一実施例に係るフレーム同期回路の構
成を示すブロック図、第２図は同フレーム同期回路にお
けるフレーム信号検出回路の更に詳細を示すブロック図
、第３図は同フレーム同期回路の差動検出回路の更に詳
細を示すブロック図、第４図は同フレーム同期回路の動
作を説明するためタイミング図、第５図はマルチフレー
ムディジタル信号の構成を示す図である。 １１・・・フレーム信号検出回路、１２・・・ＯＲ回路
、１３・・・サブフレーム同期回路、１４・・・差動増
幅回路、１５・・・メインフレーム同期回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
成を示すブロック図、第２図は同フレーム同期回路にお
けるフレーム信号検出回路の更に詳細を示すブロック図
、第３図は同フレーム同期回路の差動検出回路の更に詳
細を示すブロック図、第４図は同フレーム同期回路の動
作を説明するためタイミング図、第５図はマルチフレー
ムディジタル信号の構成を示す図である。 １１・・・フレーム信号検出回路、１２・・・ＯＲ回路
、１３・・・サブフレーム同期回路、１４・・・差動増
幅回路、１５・・・メインフレーム同期回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
Claims (1)
- メインフレームをさらに複数のサブフレームに分割して
構成されるとともに、前記メインフレーム兼前記サブフ
レームの先頭位置を示す第１の同期信号と、前記サブフ
レームの先頭位置を示す第２の同期信号とが挿入され、
前記第１の同期信号と前記第２の同期信号とが互いに０
、１反転した関係にある位相変調されたディジタル信号
系列を受信し、前記サブフレームおよび前記メインフレ
ームの同期を確立するフレーム同期方式において、受信
された位相不確実性を有する受信信号から前記第１、第
２の同期信号およびこれら同期信号と位相のみ異なる信
号を含む受信同期信号を検出してサブフレーム同期を確
立し、さらに前記受信同期信号とこの受信同期信号の１
サブフレーム期間前の受信同期信号とを比較することに
よって前記メインフレーム同期を確立することを特徴と
するフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059868A JPH0644757B2 (ja) | 1985-03-25 | 1985-03-25 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059868A JPH0644757B2 (ja) | 1985-03-25 | 1985-03-25 | フレ−ム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61218240A true JPS61218240A (ja) | 1986-09-27 |
| JPH0644757B2 JPH0644757B2 (ja) | 1994-06-08 |
Family
ID=13125575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60059868A Expired - Lifetime JPH0644757B2 (ja) | 1985-03-25 | 1985-03-25 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644757B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203769A (ja) * | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | デジタル放送受信機 |
| JP2002217883A (ja) * | 2001-01-22 | 2002-08-02 | Mitsubishi Electric Corp | ディジタル放送受信装置及びフレーム同期検出方法 |
| JP2003163648A (ja) * | 2002-09-17 | 2003-06-06 | Fujitsu Ltd | ディジタル加入者線伝送方法、ｘＤＳＬ、局側の装置及び加入者側の装置 |
-
1985
- 1985-03-25 JP JP60059868A patent/JPH0644757B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203769A (ja) * | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | デジタル放送受信機 |
| JP2002217883A (ja) * | 2001-01-22 | 2002-08-02 | Mitsubishi Electric Corp | ディジタル放送受信装置及びフレーム同期検出方法 |
| JP4558220B2 (ja) * | 2001-01-22 | 2010-10-06 | 三菱電機株式会社 | ディジタル放送受信装置及びフレーム同期検出方法 |
| JP2003163648A (ja) * | 2002-09-17 | 2003-06-06 | Fujitsu Ltd | ディジタル加入者線伝送方法、ｘＤＳＬ、局側の装置及び加入者側の装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644757B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0409230B1 (en) | Phase matching circuit | |
| CA1157112A (en) | Quadriphase differential demodulator | |
| JP3067832B2 (ja) | 信号位相装置 | |
| JPS61218240A (ja) | フレ−ム同期方式 | |
| JPH07336347A (ja) | フレーム同期検出回路 | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| US3806816A (en) | Pulse code modulated signal synchronizer | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP2967649B2 (ja) | 受信同期回路 | |
| JPH06101718B2 (ja) | Ｔｄｍａフレ−ム同期方法 | |
| JP2003018229A (ja) | クロック再生回路 | |
| JPH0129470B2 (ja) | ||
| JP3107995B2 (ja) | 同期装置 | |
| JP2002529991A (ja) | ローカルクロックをコードレス通信網クロックと同期させる方法 | |
| JP2003229920A (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JPS5845870B2 (ja) | フレ−ム同期引込方式 | |
| JPH0241049A (ja) | 位相変復調装置の同期制御回路 | |
| JPS61137447A (ja) | 多相ｐｓｋ信号の復号装置 | |
| JP2778378B2 (ja) | 通信システム | |
| JPS62180634A (ja) | フレ−ム同期方式 | |
| JPH1028146A (ja) | 符号誤り訂正装置 | |
| JPH06188853A (ja) | アパーチャ幅可変同期検出回路 | |
| JPS61205040A (ja) | フレ−ム同期検出装置 | |
| JPH03155237A (ja) | ビットタイミング再生回路 |