[go: up one dir, main page]

JPS61212044A - 酸化物セラミツク上の銅電極形成法 - Google Patents

酸化物セラミツク上の銅電極形成法

Info

Publication number
JPS61212044A
JPS61212044A JP60054014A JP5401485A JPS61212044A JP S61212044 A JPS61212044 A JP S61212044A JP 60054014 A JP60054014 A JP 60054014A JP 5401485 A JP5401485 A JP 5401485A JP S61212044 A JPS61212044 A JP S61212044A
Authority
JP
Japan
Prior art keywords
copper
oxide ceramic
coated film
film
copper coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60054014A
Other languages
English (en)
Other versions
JPH0785495B2 (ja
Inventor
Tetsuo Akaho
赤穂　徹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP60054014A priority Critical patent/JPH0785495B2/ja
Priority to US06/840,204 priority patent/US4748086A/en
Publication of JPS61212044A publication Critical patent/JPS61212044A/ja
Publication of JPH0785495B2 publication Critical patent/JPH0785495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■発明の背景 技術分野 本発明は酸化物セラミックを使用した酸化物セラミック
上の銅電極形成法に関する。
先行技術とその問題点 セラミック、特に酸化物セラミックに金属を接合する方
法については長年研究されてきており、なかでもペース
トａ重焼付方式の厚膜法が一般的である。　この方法で
は、ペーストとして一部Ｃｕペーストが使われているも
のの、高価なＡｇ−ＰｄペーストまたはＡｇペーストが
多用されているため、コスト面で不利である。
こノ場合ペーストをスクリーン印刷する方式を用いるの
で被膜の線巾は最小１１００１Ｌぐらいが限度で高集積
化の壁となっている。　またペーストには通常フリット
が入っているためセラミックとの界面抵抗が大きくなっ
て、°特に高１）４山　間　敗　１ず　て　而　号　慴
　弧　Ｌｌ　　　　軌　ｐ　道硅　小　面　−ム　宋利
である。　さらに、後工程としてＮｉや半田などの湿式
めっきを行なう場合、フリットがめつき液に侵され易く
信頼度を損なうことが多く、電気伝導度や接合強度など
の点でも充分ではない、　電気伝導度を改善するため、
湿式めっきによってＣｕ膜を形成すると電気伝導度は大
きくなるものの接合強度が小さく、使用上問題となる。
また、セラミックにＣｕシートをＣｕ−０共晶液相をつ
くって接合する方法（特開昭５２−３７９１４号等）も
開発されているが、Ｃｕの表面を酸化する工程やＣｕ−
０共晶液相を生成する工程などを含み複雑である。
■発明の目的 本発明は、酸化物セラミックと銅との接合強度が大きく
、導電性が良好で安価な銅による金属化が容易で量産性
に優れ、かつ応用範囲が広い酸化セラミック上の銅電極
形成法を提供することにある。
■発明の開示 このような目的は、下記の本発明によって達成される。
すなわち１本発明は、酸化物セラミックに無電解めっき
または気相めっきによって第１の銅被膜を形成し、この
第１の銅被膜上に電解めっきにより第２の銅被膜を被着
した後、弱酸化性雰囲気中で７５０〜１０６５℃の温度
で熱処理することを特徴とする酸化物セラミック上の銅
電極形成法である。
■発明の具体的構成 以下１本発明の具体的構成について詳細に説明する。
本発明の酸化物セラミック上の銅電極形成法は酸化物セ
ラミックに第１の銅被膜を形成し、次いで電解めっきに
より第２の銅被膜を被着した後、熱処理する。
第１の銅被膜はスパッタリング、真空蒸着、無電解めっ
きなどにより形成する。
スパッタリング、蒸着等の気相被着は常法に従えばよい
、　また無電解めっきは、例えばアルミナ焼結体を１０
％ＮａＯＨ水溶液で脱脂してＨＦを含む混酸でエツチン
グした後、Ｓ　ｎＣ１２等を用いて増感し１次いでＰｄ
Ｃｌ２で表面を活性化して、ＣｕＳＯ４、エチレンジア
ミン四酢酸（ＥＤＴＡ）、ホルマリン、ＮａＯＨ等を含
む溶液で行う。
この第１の銅被膜の厚さは０．２〜 １、０μｍが好ましい。
これは、１４ｍをこえると密度が小さくなり、膜抵抗が
増大するためである。　また１７ｚｍをこえると、成膜
時間が長くなり、液が消耗して成膜効率が悪くなり、高
コストとなる。　なお、０．２４ｍ未満では、膜物性が
低下する。
第１の銅被膜形成後、めっき一層を所定の厚さにするた
めに（ｕｓＯ４浴で電解めっきを施し。
第２の銅被膜を形成する。　そして、洗浄して齢楊ナス
− このようにして形成する銅膜は通常、総計２〜３０４ｍ
程度の厚さとされる。　また銅膜を形成後必要に応じた
パターニングを施すこともできる。
銅膜を被着した後の熱処理は、７５０〜１０６５℃の温
度で行う、より好ましい温度は酸化物セラミックの組成
により７５０〜１０６５℃間にて適宜選定すれば良い、
　強いていえば熱処理時間を短かくするためには１０６
５℃直下近傍で行なうのがよい。
温度が７５０℃未満となると、銅被膜が酸化しやすくま
た銅−セラミック間の接合強度が得られにくくなり、１
０６５℃をこえるとＣｕ膜の“ふく不良“が発生しやす
くなるからである。
また、熱処理は弱酸化性雰囲気、すなわち酸素濃度Ｐｏ
２が２〜２５　ｐ　ｐ　ｍ、より好ましくは６〜ｌｏｐ
ｐｍの雰囲気中で行う。
Ｐｏ２が２ｐｐｍ未満となると、酸化物セラミックと銅
の界面での複合酸化物の生成などの反応が起こりにくい
ため接合強度が得られにくくなり、２５ｐｐｍをこえる
と銅の酸化が大きくなり後工程での半田付が困難となる
など不都合が生ずるからである。
熱処理時間は酸化物セラミック組成および処理温度にも
よって適宜決定すればよい。
未発明の形成法における酸化物セラミックとＣｕとの接
合はその界面に複合酸化物をつくることによってなされ
ると考えられる。
湿式めっき法や気相めっき法によるＣｕ膜被着法ではＣ
ｕと酸化物セラミックとの接触面積が微視的に大きく、
Ｃｕと酸化物セラミックとの接触距離も相対的に小さい
ため固相反応によって複合酸化物を生成し介在させるの
が可能となり、熱処理温度をＣｕ−０共晶部度である１
０６５℃以下としても接合が得られると考えられる。
本発明に用いる酸化物セラミックとしては、アルミナ（
Ａ交２０３）の焼結体。
ＢａＴｉＯ３、Ｎｄ２０３　、Ｂｉ２０３　。
ＴｉＯ２およびＭ　ｎ　Ｏなどを含む誘電体共振器用焼
結体、ＢａＴｉＯ３および５ｎ０２を含むマイクロ波基
板用焼結体などが挙げられるが。
特に上記に限定されるものではない。
これらの焼結体の製造方法は常法に従って酸化物を混合
して成形体とし焼成すればよい。
この場合、反応焼結法、常圧焼結法、ホットプレス法、
熱間等方等圧加圧（ＨＩ　Ｐ）法のいずれによってもよ
い。
このように酸化物セラミックを基板にしてＣｕにより金
属化することによって酸化物セラミック上に所定のパタ
ーンにてＣｕ電極を形成することが可能となる。
■発明の具体的作用効果 本発明によれば、酸化物セラミックに湿式めっきまたは
気相めっきにより第１の銅膜を形成し、次いで電解めっ
きにより所要の銅厚みを被着した後、弱酸化性雰囲気中
で７５０〜１０６５℃の温度で熱処理しているため、酸
化物セラミックと銅との接合強度が大きい酸化物セラミ
ック上の銅電極形成法が得られる。
また、導電性の良好な銅による金属化が容易で量産性に
優れ、銅が安価であることからコスト面でも有利である
。　そして、銅めっきを全面に施し、ホトエツチング法
によって被膜の線巾を最小１０ｇｍ程度までにすること
ができ高集積化が可能となる。
この結果、ハイブリット集積回路基板、マイクロ波用誘
電体共振器、マイクロ波用トランスミッションライン、
半導体用セラミックパッケージ等への利用と応用範囲が
広がる。
■発明の具体的実施例 以下、本発明の具体的実施例を示し、本発明の効果をさ
らに詳細に説明する。
実施例 まず、以下のようにしてアルミナ焼結体を作製した。
すなわち、重量比にして９６％程度のアルミナ（ＡｆＬ
２０３　）微粉末に、焼結助剤としてのマグネシア　（
ＭｇＯ）　、　シＩＪ　力（Ｓ　ｉ　０２　）などの微
粉末を４％程度加え、さらに有機バインダー及び有機溶
剤を添加し、これらをボールミルなどにより十分混合し
て、セラミ−２り混合スラリーを作った。　次にこのス
ラリーをドクターブレードなどの方法を用いたキャステ
ィング装置によりシート化した。　このシートを焼成炉
中において１５００〜１６００℃の高温度に加熱しアル
ミナ焼結体を得た。
また、ＢａＴｉＯ３＋Ｎｄ２０３　＋ Ｂ　ｉ２０３　＋Ｔ　ｒ　Ｏ＋ＭｎＯ系の誘電率８０の
焼結体を使った。
さらにＢａＴｉＯ３＋５ｎ０２焼結体は特願昭５８−７
３９０８号に記載の方法で作製した。
以上のようにして作製した酸化物セラミック（たて３５
　ｍ　ｍ、横２５ｍｍ、 厚さ０．７ｍｍ）をｉｏ％Ｎ　ａＯＨ水溶液で脱脂し、
ＨＦを含む混酸（ＨＦ、１５％）で工。
チンブレ、５ｎＣ１２で増感した。これをＰｄＣｆＬ２
で活性化し、ＣｕＳＯ４、ＥＤＴＡ、ホルマリン、Ｎ　
ａＯＨ等を含む液で無電解Ｃｕめっきをした。
膜厚は０．４ｐｍおよび２ｐｍとした。
さらにＣｕ　Ｓ　０４浴で電解めっきを行い、めっき膜
の厚さを７〜８＃ＬＩｎ程度にし、その後洗浄して乾燥
した。
このようにして湿式めっきを施したものに表１に示すよ
うな条件（温度、雰囲気、時間）で熱処理を行い、試料
を作製した（表１）。
同時に熱処理を行わない試料も作製した（表１）。
また、アルミナ焼結体、およびＢａＴｉＯ３＋５ｎ０２
焼結体については特開昭５２−３７９１４号に記載の熱
処理方法によりＣｕ膜を形成させた試料も作製した（表
１）。
これらの試料のＣｕ膜はすべて、 たて２ｍｍ、横２　ｍ　ｍ、厚さ７〜８終ｍとした。
このようにして得られた試料に下記の接合強度試験を行
った。
く接合強度試験〉 被着したＣｕ膜の横方向に直径０．８ｍｍの銅線をのば
し、Ｃｕ膜に重なる部分について半田付けし、その半田
付けの終わる一端からのびた銅線をＣｕ膜被着面にほぼ
垂直でかつＣｕ膜を剥離する方向に引張り試験機を用い
て引張り、剥離した時の荷重を読んだ。
く膜抵抗率試験〉 幅ｉｎｍ長さ８８ｍｍの試料にて電気抵抗Ｒを測定し、
同時に表面粗上針により平均膜厚ｔを測定し、ｔＲ／８
８（０ｃｍ）にて抵抗率を算出した。
この結果を表１に示す。
表１より、明らかなように１本発明によれば、酸化物セ
ラミンク上に形成された電気伝導度の優れた電解銅めっ
き被膜が大きい接合強度で得られる。
また、ＴＬ気抵抗も小さい。
なお、試料１．０１〜１０９，１１１〜１１６において
Ｃｕを被着する際、前述の無電解めっき法の代わりに気
相めっき法の１つの蒸着法を用いた以外は同様にして試
料を作製し、接合強度試験を行ったが上記と同様の結果
が得られた。
以北より、本発明の効果は明らかである。

Claims (2)

    【特許請求の範囲】
  1. （１）酸化物セラミックに無電解めっきまたは気相めっ
    きによって第１の銅被膜を形成し、この第１の銅被膜上
    に電解めっきにより第２の銅被膜を被着した後、弱酸化
    性雰囲気中で ７５０〜１０６５℃の温度で熱処理することを特徴とす
    る酸化物セラミック上の銅電極形成法。
  2. （２）第１の銅被膜を０．２〜１．０μｍの厚さに形成
    する特許請求の範囲第１項に記載の酸化物セラミック上
    の銅電極形成法。
JP60054014A 1985-03-18 1985-03-18 酸化物セラミツク上の銅電極形成法 Expired - Lifetime JPH0785495B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60054014A JPH0785495B2 (ja) 1985-03-18 1985-03-18 酸化物セラミツク上の銅電極形成法
US06/840,204 US4748086A (en) 1985-03-18 1986-03-17 Formation of copper electrode on ceramic oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60054014A JPH0785495B2 (ja) 1985-03-18 1985-03-18 酸化物セラミツク上の銅電極形成法

Publications (2)

Publication Number Publication Date
JPS61212044A true JPS61212044A (ja) 1986-09-20
JPH0785495B2 JPH0785495B2 (ja) 1995-09-13

Family

ID=12958728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60054014A Expired - Lifetime JPH0785495B2 (ja) 1985-03-18 1985-03-18 酸化物セラミツク上の銅電極形成法

Country Status (2)

Country Link
US (1) US4748086A (ja)
JP (1) JPH0785495B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824249A1 (de) * 1988-07-13 1990-01-18 Schering Ag Verfahren zur herstellung hochtemperaturbestaendiger kupferbeschichtungen auf anorganischen dielektrika
FI88286C (fi) * 1990-09-19 1993-04-26 Lk Products Oy Foerfarande foer att belaegga ett dielektriskt keramiskt stycke med ett elektricitet ledande skikt
US6007652A (en) * 1990-11-05 1999-12-28 Murata Manufacturing Co., Ltd. Method of preparing metal thin film having excellent transferability
CA2051611C (fr) * 1991-09-17 1996-01-23 Michel Gauthier Procede de preparation d'ensembles collecteurs-electrodes pour generateurs de films minces, ensembles collecteurs- electrodes et generateurs obtenus
JP2858073B2 (ja) * 1992-12-28 1999-02-17 ティーディーケイ株式会社 多層セラミック部品
US6524645B1 (en) * 1994-10-18 2003-02-25 Agere Systems Inc. Process for the electroless deposition of metal on a substrate
JP2011014564A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378066A (en) * 1976-12-22 1978-07-11 Tokyo Shibaura Electric Co Method of producing conductive thin film line
JPS5736892A (ja) * 1980-08-15 1982-02-27 Hitachi Ltd Seramitsukukibanjohenodomakunokeiseihoho
JPS59161896A (ja) * 1983-03-07 1984-09-12 株式会社日立製作所 セラミツク基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
US4129243A (en) * 1975-07-30 1978-12-12 General Electric Company Double side cooled, pressure mounted semiconductor package and process for the manufacture thereof
DE2906888A1 (de) * 1979-02-22 1980-09-04 Degussa Verfahren zur herstellung hartloetfaehiger metallschichten auf keramik
US4259409A (en) * 1980-03-06 1981-03-31 Ses, Incorporated Electroless plating process for glass or ceramic bodies and product
US4342632A (en) * 1981-05-01 1982-08-03 The United States Of America As Represented By The Secretary Of The Army Method of metallizing a ceramic substrate
DE3280233D1 (de) * 1981-09-11 1990-10-04 Toshiba Kawasaki Kk Verfahren zum herstellen eines substrats fuer multischichtschaltung.
US4428986A (en) * 1982-11-18 1984-01-31 Eaton Corporation Method of preparing a beryllia substrate for subsequent autocatalytic deposition of a metallized film directly thereon
US4647477A (en) * 1984-12-07 1987-03-03 Kollmorgen Technologies Corporation Surface preparation of ceramic substrates for metallization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378066A (en) * 1976-12-22 1978-07-11 Tokyo Shibaura Electric Co Method of producing conductive thin film line
JPS5736892A (ja) * 1980-08-15 1982-02-27 Hitachi Ltd Seramitsukukibanjohenodomakunokeiseihoho
JPS59161896A (ja) * 1983-03-07 1984-09-12 株式会社日立製作所 セラミツク基板

Also Published As

Publication number Publication date
JPH0785495B2 (ja) 1995-09-13
US4748086A (en) 1988-05-31

Similar Documents

Publication Publication Date Title
JPS61121501A (ja) 誘電体共振器およびその製造方法
JPH10510954A (ja) 絶縁された多層構造体を準備するための方法
JP4506066B2 (ja) チップ型電子部品及びチップ型電子部品の製造方法
JPS6227393A (ja) セラミツク基材に銅膜を形成する方法
JPS61212044A (ja) 酸化物セラミツク上の銅電極形成法
JP3563832B2 (ja) 表面還元を用いたフェライトの金属化方法
JP2637804B2 (ja) メッキ付き基材
JPH0679989B2 (ja) 窒化アルミニウム上の銅電極形成法
JP2989975B2 (ja) 窒化アルミニウム質基板の製造方法
JP4375395B2 (ja) 薄膜複合材料およびその製造方法、ならびに当該薄膜複合材料を用いた多層配線板および電子部品
JP2000182883A (ja) 積層セラミック電子部品の製造方法
JP2002008938A (ja) 積層型電子部品およびその製法
JP3208438B2 (ja) 金属層を備えたセラミックス基板とその製造方法
JP4761595B2 (ja) メタライズ基板
JPH0864029A (ja) 端子電極用ペースト
JP3846708B2 (ja) 電子部品のめっき方法、及び電子部品の製造方法
JP3554195B2 (ja) 配線基板
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPH0227832B2 (ja) Seramitsukusukiban
JP3152090B2 (ja) セラミック配線板の製造方法
JPH11103169A (ja) ガラスセラミック配線基板
JPH0393687A (ja) 窒化アルミニウム基板の製造方法
RU2141931C1 (ru) Способ нанесения металлического покрытия на керамические подложки
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ
JPH03214716A (ja) 電極の形成方法およびそれを用いた電子部品