JPS61206079A - 変形画像表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、所謂プロセッサ・アレイを使用して画像の変
形を行うようにした変形画像表示方式に関するものであ
る。

〔概要〕

複数のプロセッサのそれぞれが自己のビデオ・メモリ内
に部分画像データを有し、全てのビデオ・メモリ内の部
分画像データをディスプレイ装置に送ることによって１
画面のデータが構成されるようになった表示システムに
おいて、各プロセッサが独立に自己の保持する部分画像
の変形′処理を行い、しかる後に必要に応じて平行移動
することにより、全体としての画像の変形を並列に行う
変形画像表示方式である。

〔従来技術と問題点〕

画像データを変形したいという要求は多い０例えば、リ
モート・センシングにより得られた画像の歪補正などで
ある。このような変形は２次元アフィン変換と呼ばれ、
下記の式で示される。

ｘ’−ａｘ＋ｂｙ＋ｃ ｙ　’　、＝　ｄ　ｘ　＋　ｅ　ｙ　＋　ｆ　　　　　
　　　　　　（１）画像データの全画素について（１）
式の計算を行うことにより画像の変形を行う。全画素に
ついての処理が必要なため、１個のプロセッサによる高
速化には限界がある。

〔発明の目的〕

本発明は、上記の考察にもとづくものであって、画像デ
ータの変形処理を高速で行い得るようにした変形画像表
示方式を提供することを目的としている。

〔目的を達成するための手段〕

そしてそのため本発明の変形画像表示方式は、正方格子
状に接続された複数のプロセッサのそれぞれが分割して
記憶している画像データを、個々のプロセッサが独立に
変形処理を行い、しかる後に必要に応じて平行移動する
ことにより、全体として画像の変形を並列に行うことを
特徴とするもののである。

〔発明の実施例〕

本発明は小容量の画像メモリを持つ多数のプロセッサを
並列動作させて画像の変形を高速で行う方式に関するも
のである。まず、本発明で使用されるプロセッサ・アレ
イについて説明する。第１図ないし第４図は本発明で使
用されるプロセッサ・アレイを説明する図である。第１
図はプロセッサ・アレイの概要を示す図であって、ＰＰ
は処理エレメント（プロセッサ）を示している。また、
矢印はプロセッサ間通信路を示している。複数の処理エ
レメントＰＰは格子状に配列されると共に各処理エレメ
ントＰＰはプロセッサ間通信路を介して隣接する全ての
処理エレメントＰＰと通信を行うことが出来る。各処理
エレメントＰＰは、コマンド・バスを介してホスト計算
機と接続され、ビデオ・バスを介してモニタ（ディスプ
レイ）と接続されている。ホスト計算機は、コマンド・
バスを通して全ての処理エレメントＰＰにデータ及びプ
ログラムを転送できると共に、任意の処理エレメントＰ
Ｐと通信を行うことが出来、更にコマンドにより全ての
処理エレメントＰＰに実行を開始させ、全ての処理エレ
メントＰＰの実行終了を見て次のコマンドを送る。各処
理エレメントＰＰはビデオ・メモリを有しており、処理
の結果得られる画像データをビデオ・メモリに格納する
。各処理エレメントＰＰのビデオ・メモリに格納されて
いる画像データは、外部からの制御信号により処理エレ
メントＰＰの動作とは関係なくビデオ・バスに出力され
る。同様に処理エレメントＰＰの動作とは関係なく、ビ
デオ・バス上の画像データをビデオ・メモリに取り込む
ことが出来る。各処理エレメントＰＰは処理が終了する
と論理「１」になる終了フラグを存しており、各処理エ
レメントＰＰの終了フラグは終了信号に−■ＲｆｌＤ　
ＡＮＤされている。ホスト計算機及び各処理エレメント
ＰＰは、全処理エレメントＰＰの状態を終了信号上の信
号を見ることにより認識することが出来る。各処理エレ
メントＰＰは、画像データを種々の大きさのウィンド（
ＷＩＮＤＯＷ）に分割して担当することが出来る。

第２図は処理エレメントの１実施例のブロック図である
。第２図において、１はアドレス・カウンタ、２はウィ
ンド発生部、３はプロセッサ・インタフェース、４はビ
クセル・カウンタ、５はビデオ・メモリ、６はプロセッ
サ、７はＲＡＭとＲＯＭよりなるメモリ、８はプロセッ
サ間インタフェース、９はホスト・インタフェースをそ
れぞれ示している。ビデオ系は、アドレス・カウンタ１
、ウィンド発生部２、プロセッサ・インタフェース３、
ビクセル・カウンタ４及びビデオ・メモリ５などから構
成されている。アドレス・カウンタｌは、画像の絶対位
置を与えるカウンタであり、後述するようにＸ位置カウ
ンタ及びＹ位置カウンタから構成されている。このアド
レス・カウンタ１によす、各処理エレメントＰＰは、所
定のインタフェースから供給される画素クロック、ライ
ン、フィールド、フレームなどの信号から画像の絶対位
置を知る。ウィンド発生部２は、アドレス・カウンタ１
の出力するＸ位置及びＹ位置に基づいて現在の走査位置
が自分の担当領域に属しているか否かを調べ、属してい
る場合は１クロツク毎にビクセル・カウンタ４の計数値
をカウント・アップ又はカウント・ダウンさせる。ビク
セル・カウンタ４の内容は、ビデオ・メモリ５のアドレ
スを指定する。

ビデオ・メモリ５は、例えば１６にワード２４ビツトの
メモリであり、インクリープを行わず、ビデオ・スピー
ド（７０ｎｓ）でデータのり一ド／ライトを行う。プロ
セッサ６のアクセスとビデオ系のアクセスが競合した場
合には、プロセッサ・インクフェース３により、プロセ
ッサ側が待たされる。

メモリ７には、データやプログラムが格納される。

プロセッサ間インタフェース８はプロセッサ間通信路に
接続され、ホスト・インタフェース９はコマンド・バス
に接続される。

第３図はアドレス・カウンタ及びウィンド発注部２を含
む部分の１例の詳細を示すものである。

第３図において、１０はＸ位置カウンタ、１１はＹ位置
カウンタ、１２はＸ方向担当領域テーブル、１３は４Ｙ
方向担当領域テーブル、１４はＡＮＤ回路、１５ないし
２２はゲートを示している。また、論理「１」のＷＩＮ
口は現在の走査位置が自己のウィンドに属して、いるこ
とを示し、※はアドレス・バス、栗※はデータ・バスを
示している。

Ｘ位置カウンタ１０及びＹ位置カウンタ１１はアドレス
・カウンタ１を構成している。Ｘ位置カウンタ１０は、
外部から供給される画素クロックＣＬＫをカウントし、
画像の水平方向の開始位置を示す水平同期信号ＨＤによ
りクリアされ、水平方向の絶対位置を与える。Ｙ位置カ
ウンタ１１は、水平同期信号ＨＤをカウントし、画像の
垂直方向の開始位置を示す垂直同期信号ＦＲＡＭＥによ
りクリアされ、垂直方向の絶対値を与える。

Ｘ方向担当領域テーブル１２及びＹ方向担当領域テーブ
ル１３はそれぞれＲＡＭから構成されている。

画面の大きさが例えばｍＸｒｌのものであれば、Ｘ方向
担当領域テーブル１２は１ビット×ｍアドレス以上の容
量を持つＲＡＭから構成され、Ｙ方向担当領域テーブル
１３は１ビット×ｎアドレス以上の容量を持つＲＡＭで
構成される。担当領域に属する格子点に対応するＸ方向
担当領域テーブル１２のアドレスには論理「１」が書き
込まれ、同様にＹ方向担当領域テーブル１３のアドレス
にも論理「１」が書き込まれる。自分の担当領域に属し
ない格子点については、対応するＸ方向担当領域テーブ
ル１２のアドレス及びＹ担当領域テーブル１３のアドレ
スのデータが同時に論理「１」になることがない。

担当Ｍ＠とは、Ｘ方向担当領域テーブル１２の出力及び
Ｙ方向担当領域テーブル１３の出力が共に論理「１」の
領域であり、これをウィンドと称する。

Ｘ位置カウンタ１０の内容はゲート１５を介してＸ方向
担当領域テーブル１２のアドレス端子に入力され、Ｘ方
向担当領域テーブル１２からはＸ位置カウンタ１０の内
容で指定されたアドレスのデータが読み出される。同様
に、Ｙ位置カウンタ１１の内容はゲート１６を介してＹ
方向担当領域テーブル１３のアドレス端子に入力され、
Ｙ方向担当領域テーブル１３からはＹ位置カウンタ１１
の内容で指定されたアドレスのデータが読み出される。

Ｘ方向担当領域テーブル１２及びＹ方向担当領域テーブ
ル１３から読み出されたデータは、ＡＮＤ回路１４に入
力される。ＡＮＤ回路１４の出力が信号ＷＩＮＤとなる
。プロセッサ６は、アドレス・バス※及びデータ・バス
※※を用いてＸ方向担当領域テーブル１２をリード／ラ
イトすることが出来る。Ｙ方向担当領域テーブル１３に
ついても同様である。

第４図はピクセル・カウンタ４及びビデオ・メモリ５を
含む部分の１例の詳細を示す図である。

第４図において、２３はフレーム・アドレス・レジスタ
、２４と２５はＡＮＤ回路、２６ないし３０はゲートを
それぞれ示している。なお、第２図、第３図と同一符号
は同一物を示している。先に述べたように、ピクセル・
カウンタ４は、ヒデオ・メモリ５のアドレスを示す。Ａ
ＮＤ回路２５は信号ＷＩＮＤが論理「１」の状態の下で
画素クロックＣＬＫが入力されると、ピクセル・カウン
タ４のクロック端子にクロックを供給する。クロック端
子にクロックが入力されると、ピクセル・カウンタ４の
計数値はカウント・アップされる。信号−ＩＮＯが論理
「１」の場合には、ピクセル・カウンタ４の計数値がビ
デオ・メモリ５のアドレスとなり、ライト・イネーブル
信号−Ｅが書き込みを指示している状態の下においては
ビデオ・バス上の画像データがビデオ・メモリ５に書き
込まれ、信号％ＩＥが読み出しを指示している場合には
ビデオ・バス上にビデオ・メモリ５からの読出データが
出力される。プロセッサ６は、アドレス・バス※及びデ
ータ・バス※※を使用してビデオ・メモリ５をアクセス
することが出来るが、プロセッサ側によるビデオ・メモ
リ・アクセスは信号ＷＩＮＤが論理ｒＯＪのときに行わ
れる。フレーム・アドレス・レジスタ２３は、ビデオ・
メモリ５に記憶された画像データの開始アドレスを保持
するものであり、フレーム・アドレス・レジスタ２３の
内容は各フレームの最初にピクセル・カウンタ４にロー
ドされる。

さて、（１１式は下記のように回転、拡大、縮小と平行
移動の変換に分割することが出来る。

第５図は処理ニレメン）ＰＰの担当領域の例を示す図で
ある。与えられた画像データを略ぼ同じ位の大きさの方
形に分割し、各処理エレメントＰＰに割当てる。各処理
エレメントＰＰは自分の担当する部分画像データを独自
に表示し、全体として見ると、１枚の画像データとなる
。

第６図は画像の回転を説明する図である０画像の回転は
、画像データを与えられた位置を中心にθだけ回転させ
ることを意味している。

各処理ニレメン）ＰＰはホスト計算機から画像の回転を
指示されると下記のような処理を行う。

■　自分の担当領域の部分画像データの４隅の位置の回
転後の位置を求める。

■　■で求めた回転後の４点を含む方形（第６図の点線
で示す）を求め、これを新たな担当領域とする。

■　新たな担当領域の左上隅を表示位置として設定する
。

■　新たな担当領域の全画素について一θの回転を行い
、元の部分画像データの対応する画素データを求め、そ
の値を書き込む。もし対応する画素が無ければ黒とする
。

■ないし■の処理を全ての処理エレメントＰＰが並列し
て行うことにより、画像の回転処理を１台の計算機で処
理する場合に比べ１／Ｎの時間で行うことができる。但
し、Ｎは処理エレメントＰＰの設置台数である。各処理
エレメントＰＰの担当領域が重なり合う部分は黒データ
が書かれており、他へ影響を及ぼすことはない。平行移
動が含まれている時は■の処理の後、■で求めた領域の
平行移動を行い、その結果得られる領域を自分の担当領
域とし、■の表示位置を変更すれば良い。なお、部分画
像データの表示出力は、負論理で−ＩＲＥＤ　ＯＲされ
ており、各処理エレメントＰＰの担当領域が重なっても
、重なったデータのＯＲが表示される。２つの処理エレ
メントＰＰの担当領域が重なった場合でも、一方の処理
エレメントＰＰの部分画像データが黒の場合は、もう一
方の処理エレメントＰＰの部分画像データが表示される
。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、画像
の変形を従来方式に比べ高速で行うことが可能となる。

【図面の簡単な説明】

第１図はプロセッサ・アレイの概要を示す図、第２歯は
処理エレメントの１実施例のブロック図、第３図はアド
レス・カウンタ及びウィンド発生部を含む部分の１例の
詳細を示す図、第４図はピクセル・カウンタ及びビデオ
・メモリを含む部分の１例の詳細を示す図、第５図は処
理エレメントの担当領域の例を示す図、第６図は画像の
回転処理を説明するための図である。 ＰＰ・・・処理エレメント、１・・・アドレス・カウン
タ、２・・・ウィンド発生部、３・・・プロセッサ・イ
ンタフェース、４・・・ピクセル・カウンタ、５・・・
ビデオ・メモリ、６・・・プロセッサ、７・・・ＲＡＭ
とＲＯＭよりなるメモリ、８・・・プロセッサ間インタ
フェース、９・・・ホスト・インタフェース、１０・・
・Ｘ位置カウンタ、１１・・・Ｙ位置カウンタ、１２・
・・Ｘ方向担当領域テーブル、１３・・・Ｙ方向担当領
域テーブル、１４・・・ＡＮＤ回路、１５ないし２２・
・・ゲート、２３・・・フレーム・アドレス・レジスタ
、２４と２５・・・ＡＮＤ回路、２６ないし３０・・・
ゲート、３１・・・ホスト計算機、３２・・・ディスプ
レイ、３３・・・画素、３４・・・ライン。

Claims (1)

【特許請求の範囲】
1. 　正方格子状に接続された複数のプロセッサのそれぞれ
   が分割して記憶している画像データを、個々のプロセッ
   サが独立に変形処理を行い、しかる後に必要に応じて平
   行移動することにより、全体として画像の変形を並列に
   行うことを特徴とする変形画像表示方式。