[go: up one dir, main page]

JPS61189620A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS61189620A
JPS61189620A JP2996485A JP2996485A JPS61189620A JP S61189620 A JPS61189620 A JP S61189620A JP 2996485 A JP2996485 A JP 2996485A JP 2996485 A JP2996485 A JP 2996485A JP S61189620 A JPS61189620 A JP S61189620A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
substrate
single crystal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2996485A
Other languages
English (en)
Inventor
Noboru Otani
昇 大谷
Makoto Miyanochi
宮後　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2996485A priority Critical patent/JPS61189620A/ja
Publication of JPS61189620A publication Critical patent/JPS61189620A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、３ｉ基板上にＧａＡｓ等のｍ−ｖ族化合物半
導体層を積層させた化合物半導体装置に関し、化合物半
導体デバイス作成の基幹技術として利用される。
（従来の技術） ＣａＡｓ等の化合物半導体は、その優れた特徴を生かし
て、光半導体デバイスおよび高速デバイスに利用されて
いる。しかし、化合物半導体基板はＳｉ基板に比べて一
般に高価であり、さらに大面積の高品質基板結晶が得に
くい等の欠点がある。
このような欠点を補うために、最近、安価で良質。
軽量なＳｉを基板とし、Ｓｉ基板上に化合物半導体層を
積層し、当該化合物半導体層にデバイスを構成する試み
がなされている。
従来、Ｓｉ基板上にＧａＡｓ層を形成する方法としては
１次に述べる■■■の３通りの方法が用いられている。
■　この方法は、ＳｔとＧａＡｓの中間の格子定数を持
つ混晶系を利用するものであり、第２図に示すように、
Ｓｉ基板４と化合物半導体層６との間に格子整合層５を
形成している。この格子整合層５は１例えばＧｅＳｉ、
ＧａＡｓＰ等の混晶組成を段階的に変化させた結晶層で
ある。
そして、この格子整合層上にエピタキシャル成長によっ
て前記化合物半導体Ｎ６が形成されている。
■　この方法は、第３図に示すように、Ｓｉ基板７と化
合物半導体層９との間に単結晶Ｇｅ層８を形成する方法
であり、この単結晶ｃｅｌａの形成には１例えば電子ビ
ーム蒸着（ＥＢ）法。
イオンクラスタビーム蒸着（Ｉ　ＣＢ）法２分子線エピ
タキシー（ＭＢＥ）法、気相成長（ＣＶＤ）法等を用い
て形成され、化合物半導体層９は１分子線エピタキシー
（ＭＢＥ）法または。
有機金属気相成長（ＭＯＣＶＤ）法を用いて形成されて
いる。
■　この方法は、第４図で示すように、Ｓｉ基板１０上
に分子線エピタキシー（ＭＢＥ）法または、有機金属気
相成長（ＭＯＣＶＤ）法を用いて１例えばＧａＡｓ等の
化合物半導体層１１を直接形成する方法である。
（発明が解決しようとする問題点） しかるに、上記■の方法では、格子整合層５の格子定数
の変化率をできるだけ、小さくする必要があるため、成
長の制御が複雑になる。また、格子整合層５中の内部応
力による化合物半導体層６の結晶性に対する影響を抑制
するために、格子整合層５の厚みを大きくとる必要があ
る。例えばＳｉとＧａＡｓの場合には、この格子整合層
５の厚みは数十μｍ程度必要とされるので、低価格化、
軽量化の条件に適合しない。
上記■の方法では、Ｓｉ基板７と化合物半導体層９間の
熱膨張係数の違いから、成長温度からの冷却過程で大き
な格子ひずみが生じ、この格子ひずみが化合物半導体層
９中に残留する。特に、化合物半導体層９としてＧａＡ
ｓを３μｍ以上形成した場合には、この格子ひずみが原
因でＧａＡｓ成長層に割れが発生するという問題がある
。
上記■の方法では、前記■の方法と同様に熱膨張係数の
相違に基づく残留格子ひずみが原因となり、良質な化合
物半導体層１１を得ることは困難である。
（問題点を解決するための手段） 本発明は、Ｓｉ基板上に２００Å以下のＳｉ−Ｇｅ混晶
層が形成され、この混晶層上に単結晶ＧｅＮが形成され
、この単結晶Ｇｅ層上にｍ−ｖ族化合物半導体層が形成
された化合物半導体装置である。
（発明の目的） 本発明はかかる点に鑑み、Ｓｉ基板と化合物半導体層と
の間に熱膨張係数の相違に基づく格子ひずみを吸収する
緩衝層の新たな構造を提供することを目的とし、さらに
、高品質、低価格、かつ軽量化を可能とした化合物半導
体装置を提供することを目的とする。
（実施例） 以下１本発明の実施例について図面を参照して説明する
。
第１図は本発明に係わる化合物半導体装置の構成を示す
概略図である。
Ｓｉ基板１上に緩衝層２が形成され、この緩衝層２上に
ＧａＡｓ単結晶層３が形成されている。
前記緩衝層２は、２００Å以下のＳｉ−Ｇｅ混晶からな
る第１層２ａと、単結晶Ｇｅからなる第２層２ｂとの二
重構造によって構成されている。また、前記ＧａＡｓ単
結晶層３のかわりに１例えばＧａＰ、ＩｎＰ等の二元系
化合物、さらにＧａＡＪＡｓ、ＩｎＧａＰ、ＧａＡｓＰ
等の三元系化合物、およびＩｎＧａＡｓＰ等の多元系の
化合物であってもよい。
次に、上記構成からなる化合物半導体装置の製造方法に
ついて説明する。
まず、Ｓｉ基板１の表面処理を行う。イオンクラスタビ
ーム（ＩＣＢ）法を用いて前記第１層２ａと第２層２ｂ
とからなる緩衝層２を形成する。ＩＣＢ法では加速され
たイオンを薄膜形成に用いるので、加速電圧が高いほど
イオン注入の効果によりＳｉ基板１と蒸着層間の混晶形
成が促進される。
この効果を利用して加速電圧１０ｋＶで１００人程０の
Ｓｉ−Ｇｅ混晶からなる前記第１層２ａを形成したのち
、加速電圧を最も良い結晶性の得られる１ｋＶまでさげ
、１０００人程度０Ｇｅ単結晶からなる前記第２層２ｂ
を形成する。
その後、有機金属気相成長（ＭＯＣＶＤ）法を用い、７
３０℃の温度でＧａＡｓ単結晶層３を約３μｍの厚さエ
ピタキシャル気相成長させて、化合物半導体層を形成す
る。
（本例と従来例との比較結果） 上述のようにして製造した本例の化合物半導体装置（以
下、試料Ａという）の結晶性を検討するために、比較の
対象としてＳｉ基板上に加速電圧］、ｋＶの条件で１１
００人の単結晶Ｇｅ層を形成した後、有機金属気相成長
（ＭＯＣＶ［））法でＧａＡｓ単結晶層を約３μｍ形成
した試料（以下試料Ｂという）を作成した。
そして、それら試料Ａ、ＢをＸ線２結晶法による回折ピ
ークの半値幅を測定した結果、試料Ａの半値幅が試料Ｂ
の半値幅より小さく、試料Ａの方が優れた結晶性を有す
ることが確認された。
（発明の効果） 以上述べたように３本発明によれば、Ｓｉｌ板上に格子
ひずみの少ない化合物半導体層を形成することができる
ので、高品質、低価格、かつ軽量な化合物半導体装置の
製造が可能となる。また。
このような化合物半導体装置を太陽電池用の基板として
用いれば、軽量でしかも高効率のものを提供することが
できる。
【図面の簡単な説明】
第１図は本発明に係わる化合物半導体装置の実施例を説
明するための概略図、第２図ないし第４図は従来例を説
明するための概略図である。 ｌ・・・Ｓｉ基板　　　　２・・・緩衝層２　ａ　・・
−第１層（３ｉ−Ｑｅ混晶層）２ｂ・・・第２層（単結
晶Ｇｅ層） ３・・・ＧａＡｓ単結晶層

Claims (1)

    【特許請求の範囲】
  1. １）Ｓｉ基板上に２００Å以下のＳｉ−Ｇｅ混晶層が形
    成され、この混晶層上に単結晶Ｇｅ層が形成され、この
    単結晶Ｇｅ層上にIII−Ｖ族化合物半導体層が形成され
    たことを特徴とする化合物半導体装置。
JP2996485A 1985-02-18 1985-02-18 化合物半導体装置 Pending JPS61189620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2996485A JPS61189620A (ja) 1985-02-18 1985-02-18 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2996485A JPS61189620A (ja) 1985-02-18 1985-02-18 化合物半導体装置

Publications (1)

Publication Number Publication Date
JPS61189620A true JPS61189620A (ja) 1986-08-23

Family

ID=12290650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2996485A Pending JPS61189620A (ja) 1985-02-18 1985-02-18 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS61189620A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0380077A2 (en) * 1989-01-25 1990-08-01 Hitachi, Ltd. Transistor provided with strained germanium layer
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
JPH0729825A (ja) * 1993-07-08 1995-01-31 Nec Corp 半導体基板とその製造方法
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
EP0380077A2 (en) * 1989-01-25 1990-08-01 Hitachi, Ltd. Transistor provided with strained germanium layer
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
JPH0729825A (ja) * 1993-07-08 1995-01-31 Nec Corp 半導体基板とその製造方法
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Similar Documents

Publication Publication Date Title
US5221367A (en) Strained defect-free epitaxial mismatched heterostructures and method of fabrication
US5316615A (en) Surfactant-enhanced epitaxy
US5997638A (en) Localized lattice-mismatch-accomodation dislocation network epitaxy
EP0840942B1 (en) GaAs SUBSTRATE WITH COMPOSITIONALLY GRADED AlGaAsSb BUFFER FOR FABRICATION OF HIGH-INDIUM FETS
EP0291346B1 (en) A laminated structure of compound semiconductors
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
JPH073814B2 (ja) 半導体基板の製造方法
JPS61189621A (ja) 化合物半導体装置
JPH0463039B2 (ja)
JPS61189620A (ja) 化合物半導体装置
JPS61188927A (ja) 化合物半導体装置
JPS61189619A (ja) 化合物半導体装置
JPS5856322A (ja) 半導体基板の製造方法
US5628834A (en) Surfactant-enhanced epitaxy
US11735418B2 (en) Method for forming semiconductor layers
JPS6066811A (ja) 化合物半導体装置の製造方法
JPH05175144A (ja) 半導体装置およびその製造方法
WO2020230317A1 (ja) 半導体積層構造
JPS6066812A (ja) 化合物半導体装置の製造方法
JPS60234312A (ja) Ｓｏｉ膜形成方法
US20150090180A1 (en) Epitaxial growth of compound semiconductors using lattice-tuned domain-matching epitaxy
JPS5973499A (ja) 化合物半導体の成長方法
JP3224118B2 (ja) エピタキシャル成長法
JPH0425135A (ja) 半導体基板
JPS63192227A (ja) 化合物半導体のエピタキシヤル成長方法