JPS61188624A - 固定小数点演算装置 - Google Patents
固定小数点演算装置Info
- Publication number
- JPS61188624A JPS61188624A JP60027817A JP2781785A JPS61188624A JP S61188624 A JPS61188624 A JP S61188624A JP 60027817 A JP60027817 A JP 60027817A JP 2781785 A JP2781785 A JP 2781785A JP S61188624 A JPS61188624 A JP S61188624A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- value
- bit
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２組の固定小数点データの積あるいは積和のデ
ータの任意のビット位置から、入力である２組の固定小
数点データの内のいずれかのデータと同一のビット数の
連続したデータを高速で取り出すことの出来る演算装置
に関するものである。
ータの任意のビット位置から、入力である２組の固定小
数点データの内のいずれかのデータと同一のビット数の
連続したデータを高速で取り出すことの出来る演算装置
に関するものである。
〔従来の技術〕 ′
固定不整点データ、の乗算においては、一般にｎピッ斥
とｍピットの乗算結果はｎ＋ｍビットのデータとなる。
とｍピットの乗算結果はｎ＋ｍビットのデータとなる。
例えば１６ビツトのデータ同士の乗算であればその結果
は３２ビ、トである。
は３２ビ、トである。
そして、乗算器は全加算器を多数組み合せて高速で乗算
することの出来るものがＩＣ化されている。例えば前述
の１６ビツトのデータ同士の乗算を行なうＩＣであれば
その結果は３２ビツトであるが、ＩＣの外部にデータを
読み出す場合はマイクロプロセッサ等によって該３２ビ
ツトのデータを上位１６ビツトと下位１６ビツトの２回
に分けて出力している。
することの出来るものがＩＣ化されている。例えば前述
の１６ビツトのデータ同士の乗算を行なうＩＣであれば
その結果は３２ビツトであるが、ＩＣの外部にデータを
読み出す場合はマイクロプロセッサ等によって該３２ビ
ツトのデータを上位１６ビツトと下位１６ビツトの２回
に分けて出力している。
また、ディジタルフィルターなどのディジタル信号処理
では、上述のような乗算器と加算器を用いて、乗算結果
を次々と加算することによって積和を求める処理が行な
われるが、このような場合も積和の結果を何回かに分け
て読み出して、マイクロプロセッサなどによシ全体のデ
ータ（例えば３２ピツト＋αビツト）から必要なピット
数（例えば１６ビツト）のデータを切シ出したシ、デー
タ切シ捨てのための誤差の補償（以下四捨五入と言う）
などの処理を行なっている。
では、上述のような乗算器と加算器を用いて、乗算結果
を次々と加算することによって積和を求める処理が行な
われるが、このような場合も積和の結果を何回かに分け
て読み出して、マイクロプロセッサなどによシ全体のデ
ータ（例えば３２ピツト＋αビツト）から必要なピット
数（例えば１６ビツト）のデータを切シ出したシ、デー
タ切シ捨てのための誤差の補償（以下四捨五入と言う）
などの処理を行なっている。
〔発明が解決しようとする問題点〕
上述したよ“うな従来の乗算器゛を用いてデータの乗算
や積和などの処理を行なう場合において、入力データの
小数点の位置を決めておいて演算後その演算結果のデー
タの中から必要な一部を電シ出すような処理を行なった
り、四捨五入やデータの正規化を行なう場合はマイクロ
プロセッサ側のオーバヘッドが大となるからマイクロプ
ロセ、すの処理能力に影響を与えると共に処理速度が遅
いと言う問題点があった。
や積和などの処理を行なう場合において、入力データの
小数点の位置を決めておいて演算後その演算結果のデー
タの中から必要な一部を電シ出すような処理を行なった
り、四捨五入やデータの正規化を行なう場合はマイクロ
プロセッサ側のオーバヘッドが大となるからマイクロプ
ロセ、すの処理能力に影響を与えると共に処理速度が遅
いと言う問題点があった。
本発明は、このような従来の問題点に鑑み、乗算または
積和の演算結果のデータの中から、必要なビット数のデ
ータを迅速に取り出すことが可能な演算装置を提供する
ことを目的としている。
積和の演算結果のデータの中から、必要なビット数のデ
ータを迅速に取り出すことが可能な演算装置を提供する
ことを目的としている。
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおり、ｎピットのデータとｍピットのデータを乗算
してｎ＋ｍビットのデータを出力する乗算器と、・該乗
算器の出力であるｎ十ｍビットのデータの任意のピット
位置から始まる連続したｎまたはｍピットのデータを取
り出すデータセレクタと、該データセレクタにデータを
取り出すべき位置を指示するための情報を格納するレジ
スタとを設けたことを特徴とする固定小数点演算装置、
または、ｎピットのデータとｍピットのデータを乗算し
てｎ＋ｍピットのデータを出力する乗算器と、該乗算器
の出力を一方の入力とし、後述のアキュムレータの値を
他方の入力とする加算器と、該加算器の出力である積和
の値を保持するアキュムレータと、該アキュムレータの
値の任意のピット位置から始まる連続したｎま友はｍピ
ットのデータを取り出すデータセレクタと、該データセ
レクタにデータを取り出すべき位置を指示するための情
報を格納するレジスタと、積和の演算開始時に前記アキ
ュムレータに初期値としてデータセレクタによって取り
出すべきデータの最下位ピット位置の値の１７２の値を
セットする手段とを設は九ことを特徴とする固定小数点
演算装置によって達成される。
のとおり、ｎピットのデータとｍピットのデータを乗算
してｎ＋ｍビットのデータを出力する乗算器と、・該乗
算器の出力であるｎ十ｍビットのデータの任意のピット
位置から始まる連続したｎまたはｍピットのデータを取
り出すデータセレクタと、該データセレクタにデータを
取り出すべき位置を指示するための情報を格納するレジ
スタとを設けたことを特徴とする固定小数点演算装置、
または、ｎピットのデータとｍピットのデータを乗算し
てｎ＋ｍピットのデータを出力する乗算器と、該乗算器
の出力を一方の入力とし、後述のアキュムレータの値を
他方の入力とする加算器と、該加算器の出力である積和
の値を保持するアキュムレータと、該アキュムレータの
値の任意のピット位置から始まる連続したｎま友はｍピ
ットのデータを取り出すデータセレクタと、該データセ
レクタにデータを取り出すべき位置を指示するための情
報を格納するレジスタと、積和の演算開始時に前記アキ
ュムレータに初期値としてデータセレクタによって取り
出すべきデータの最下位ピット位置の値の１７２の値を
セットする手段とを設は九ことを特徴とする固定小数点
演算装置によって達成される。
第１図は本発明の１実施例のブロック図であって乗算装
置の場合を示しており、１は乗算器、２はデータセレク
タ、３はレジスタを表わしている。
置の場合を示しており、１は乗算器、２はデータセレク
タ、３はレジスタを表わしている。
第１図において、１６ビツトのデータＡと１６ビツトの
データＢが乗算器１に入力されて乗算され３２ビツトの
データが出力される。データセレクタ２は該出力データ
のピット並びの中から、レジスタ３に予め置数された値
に応じて１６ビツトのデータを切シ出して出力する。ま
た、データセレクタ２は工多−処理に用いるためのオー
バフロー信号（ＯＶＦ）を出力している。
データＢが乗算器１に入力されて乗算され３２ビツトの
データが出力される。データセレクタ２は該出力データ
のピット並びの中から、レジスタ３に予め置数された値
に応じて１６ビツトのデータを切シ出して出力する。ま
た、データセレクタ２は工多−処理に用いるためのオー
バフロー信号（ＯＶＦ）を出力している。
レジスタ３の値と、取り出すべきデータのビット位置（
３２ピツトのデータ上の）との関係の例を第１表に示す
。データセレクタ２のオーバフロー信号（ＯＶＦ）は第
１表のＯＶＦ欄に示されたビット位置の各信号の論理和
が出力されるものである。１次、本乗算装置は２の補数
データへの拡張も可能である。
３２ピツトのデータ上の）との関係の例を第１表に示す
。データセレクタ２のオーバフロー信号（ＯＶＦ）は第
１表のＯＶＦ欄に示されたビット位置の各信号の論理和
が出力されるものである。１次、本乗算装置は２の補数
データへの拡張も可能である。
第１宍
第２図は本発明の他の実施例のブロック図であって、積
和を演算する装置の場合を示しておシ、１〜３は第１図
と同様であって、４は加算器、５はアキュムレータ、６
はデコーダを表わしている。
和を演算する装置の場合を示しておシ、１〜３は第１図
と同様であって、４は加算器、５はアキュムレータ、６
はデコーダを表わしている。
第２図において、１６ビツトのデータ人と１６ビ、トの
データＢが乗算器１に入力されて乗算され３２ビツトの
データが出力されて、これが加算器４に入力される。加
算器４は該データとアキ、ムレータ５に蓄積されている
データとを加算して３２ビツト＋αビツトのデータを出
力する。そして、該データはアキュムレータ５に蓄積さ
れる。このような演算を繰シ返すことＫよって、積和の
計算が行なわれるが、一連の積和の計算が終了したとき
、データセレクタ２はアキュームレータに蓄積されたデ
ータ（３２ビツト＋αビツト）のど、ト並びの中から、
レジスタ３に予め置数された値に応じて連続した１６ビ
ツトのデータを切り出して出力する。デコーダ６は上述
の積和の計算の開始に際して、レジスタ３の値によって
指定される所の取り出すべき１６ビツトのデータのＬ８
Ｂの値の１／２のキ 値を初期値としてテ々ムレータにセ、トシておく。これ
によって、アキュムレータ中の３２ビツト＋αビツトの
データから１６ビツトのデータを切シ出すことによって
切シ捨てられるデータについての四捨五入が行なわれる
。
データＢが乗算器１に入力されて乗算され３２ビツトの
データが出力されて、これが加算器４に入力される。加
算器４は該データとアキ、ムレータ５に蓄積されている
データとを加算して３２ビツト＋αビツトのデータを出
力する。そして、該データはアキュムレータ５に蓄積さ
れる。このような演算を繰シ返すことＫよって、積和の
計算が行なわれるが、一連の積和の計算が終了したとき
、データセレクタ２はアキュームレータに蓄積されたデ
ータ（３２ビツト＋αビツト）のど、ト並びの中から、
レジスタ３に予め置数された値に応じて連続した１６ビ
ツトのデータを切り出して出力する。デコーダ６は上述
の積和の計算の開始に際して、レジスタ３の値によって
指定される所の取り出すべき１６ビツトのデータのＬ８
Ｂの値の１／２のキ 値を初期値としてテ々ムレータにセ、トシておく。これ
によって、アキュムレータ中の３２ビツト＋αビツトの
データから１６ビツトのデータを切シ出すことによって
切シ捨てられるデータについての四捨五入が行なわれる
。
すなわち、上記初期値をＫとしたとき、積和の計算の結
果に＋ΣＡｓ −１−Ｂｔがアキュムレータに得られる
が、Ｋの値として前述のように取り出すべき１６ビツト
のデータのＬ８Ｂの１／２の値がセットされることによ
シ切り捨てたデータについての補償（四捨五入）が行な
われる。
果に＋ΣＡｓ −１−Ｂｔがアキュムレータに得られる
が、Ｋの値として前述のように取り出すべき１６ビツト
のデータのＬ８Ｂの１／２の値がセットされることによ
シ切り捨てたデータについての補償（四捨五入）が行な
われる。
第３図はデータの補償の例について説明する図で、７は
Ｋが無い場合の積和の値、８はＫが 。
Ｋが無い場合の積和の値、８はＫが 。
有る場合の積和の値、９は取り出すデータ、１０は切り
捨てられるデータを示している。
捨てられるデータを示している。
〔発明の効果］
以上説明したように本発明の固定小数点演算装置によれ
ば、取り出すべきデータの原データ上における位置に係
る情報をレジスタにセットさえすれば、必要なビット数
のデータの切り出しと出力がハードウェアによって自動
的に処理されるので、ホストたるマイクロプロセ、すの
処理能力に影響を与えることが無く、高速な演算が期待
出来るから効果は大である。
ば、取り出すべきデータの原データ上における位置に係
る情報をレジスタにセットさえすれば、必要なビット数
のデータの切り出しと出力がハードウェアによって自動
的に処理されるので、ホストたるマイクロプロセ、すの
処理能力に影響を与えることが無く、高速な演算が期待
出来るから効果は大である。
第１図は本発明の１実施例のブロック図、第２図は本発
明の他の実施例のブロック図、第３図はデータの補償の
例について説明する図である。 １・・・・・・乗算器、 ２・・・・・・データセレク
タ、 ３・・曲レジスタ、 ４・・・・・・加算器、
５・曲・アキュムレータ、６・・・・・・デコーダ、
７Ｋが無い場合の積和の値、８・・・・・・Ｋが有る場
合の積和の値、 ９・・間取り出すデータ、 １０・・
・・・・切シ捨てられるデーター警 代理人 弁理士 松 岡 宏四部− １＋、 、、。 第１図 第 ２ 図 第３図
明の他の実施例のブロック図、第３図はデータの補償の
例について説明する図である。 １・・・・・・乗算器、 ２・・・・・・データセレク
タ、 ３・・曲レジスタ、 ４・・・・・・加算器、
５・曲・アキュムレータ、６・・・・・・デコーダ、
７Ｋが無い場合の積和の値、８・・・・・・Ｋが有る場
合の積和の値、 ９・・間取り出すデータ、 １０・・
・・・・切シ捨てられるデーター警 代理人 弁理士 松 岡 宏四部− １＋、 、、。 第１図 第 ２ 図 第３図
Claims (2)
- （１）ｎビットのデータとｍビットのデータを乗算して
ｎ＋ｍビットのデータを出力する乗算器と、該乗算器の
出力であるｎ＋ｍビットのデータの任意のビット位置か
ら始まる連続したｎまたはｍビットのデータを取り出す
データセレクタと、該データセレクタにデータを取り出
すべき位置を指示するための情報を格納するレジスタと
を設けたことを特徴とする固定小数点演算装置。 - （２）ｎビットのデータとｍビットのデータを乗算して
ｎ＋ｍビットのデータを出力する乗算器と、該乗算器の
出力を一方の入力とし後述のアキュムレータの値を他方
の入力とする加算器と、該加算器の出力である積和の値
を保持するアキュムレータと、該アキュムレータの値の
任意のビット位置から始まる連続したｎまたはｍビット
のデータを取り出すデータセレクタと、該データセレク
タにデータを取り出すべき位置を指示するための情報を
格納するレジスタと、積和の演算開始時に前記アキュム
レータに初期値としてデータセレクタによつて取り出す
べきデータの最下位ビット位置の値の１／２の値をセッ
トする手段とを設けたことを特徴とする固定小数点演算
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027817A JPS61188624A (ja) | 1985-02-15 | 1985-02-15 | 固定小数点演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60027817A JPS61188624A (ja) | 1985-02-15 | 1985-02-15 | 固定小数点演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188624A true JPS61188624A (ja) | 1986-08-22 |
Family
ID=12231513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60027817A Pending JPS61188624A (ja) | 1985-02-15 | 1985-02-15 | 固定小数点演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188624A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6167420A (en) * | 1997-04-01 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | Multiplication method and multiplication circuit |
| WO2006063797A2 (de) * | 2004-12-13 | 2006-06-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum bilden einer darstellung eines von einem quadrat eines wertes linear abhängigen berechnungsergebnisses |
-
1985
- 1985-02-15 JP JP60027817A patent/JPS61188624A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6167420A (en) * | 1997-04-01 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | Multiplication method and multiplication circuit |
| US6167419A (en) * | 1997-04-01 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | Multiplication method and multiplication circuit |
| WO2006063797A2 (de) * | 2004-12-13 | 2006-06-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum bilden einer darstellung eines von einem quadrat eines wertes linear abhängigen berechnungsergebnisses |
| WO2006063797A3 (de) * | 2004-12-13 | 2006-09-21 | Ten Forschung Ev Fraunhofer | Verfahren zum bilden einer darstellung eines von einem quadrat eines wertes linear abhängigen berechnungsergebnisses |
| JP2008026912A (ja) * | 2004-12-13 | 2008-02-07 | Fraunhofer Ges Zur Foerderung Der Angewandten Forschung Ev | 平方値に線形従属する計算結果の表示を生成する方法 |
| JP2008523450A (ja) * | 2004-12-13 | 2008-07-03 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 平方値に線形従属する計算結果の表示を生成する方法 |
| US8037114B2 (en) | 2004-12-13 | 2011-10-11 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for creating a representation of a calculation result linearly dependent upon a square of a value |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172287A (en) | General purpose data processing apparatus for processing vector instructions | |
| JPH0230530B2 (ja) | ||
| JPH031229A (ja) | 演算装置 | |
| JPH0145649B2 (ja) | ||
| US5144576A (en) | Signed digit multiplier | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPH0786826B2 (ja) | 整数除算回路 | |
| JPS62191926A (ja) | 演算装置 | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| JPS61188624A (ja) | 固定小数点演算装置 | |
| JP3579087B2 (ja) | 演算器およびマイクロプロセッサ | |
| JPS59154542A (ja) | 乗算装置 | |
| JPS59229644A (ja) | 乗算器 | |
| JP3121609B2 (ja) | デジタル信号処理装置 | |
| JP2558952B2 (ja) | 固定小数点型デジタル信号処理装置 | |
| JP2985093B2 (ja) | 演算制御装置 | |
| JPH0797312B2 (ja) | 演算装置 | |
| JPS60235241A (ja) | 浮動小数点加算回路 | |
| TW410308B (en) | Multiplication and multiplication accumulation processor under the structure of PA-RISC | |
| JPS6033629A (ja) | 演算装置 | |
| JP2674747B2 (ja) | シグナル・プロセツサ | |
| JP2624738B2 (ja) | 丸め処理方式 | |
| SU1614018A1 (ru) | Устройство дл умножени | |
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JPH086762A (ja) | 乗算回路 |