[go: up one dir, main page]

JPS61183957A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPS61183957A
JPS61183957A JP60023432A JP2343285A JPS61183957A JP S61183957 A JPS61183957 A JP S61183957A JP 60023432 A JP60023432 A JP 60023432A JP 2343285 A JP2343285 A JP 2343285A JP S61183957 A JPS61183957 A JP S61183957A
Authority
JP
Japan
Prior art keywords
chip
solid
package
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60023432A
Other languages
English (en)
Inventor
Makoto Auchi
誠 阿内
Hiroshi Tsuneno
常野 宏
Akiya Izumi
泉 章也
Masahiko Kadowaki
正彦 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP60023432A priority Critical patent/JPS61183957A/ja
Publication of JPS61183957A publication Critical patent/JPS61183957A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/93Interconnections
    • H10F77/933Interconnections for devices having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はプルーミング抑圧に好適な固体撮像装置に関す
るものである。
〔発明の背景〕
従来、プルーミング抑圧を目的としたn−p−n構造の
固体撮像素子(以下チップと称する)をパッケージ内に
収納配置した固体撮像装置は、例えば特公昭57−30
350号公報等に論じられており、この種の固体撮像装
置は、チップ基板全面に一様な’!!L硫を印加する必
要があるため、ワイヤボンデングによりボンデングパッ
ドからチップ基板への導通の他に、パッケージのキャビ
ティに金メッキを施した導通部を設け、外部に導通可能
としておき、さらにAタペーストなどの導電性接着剤を
用いてチップをパッケージに収納配置していた。
第1図はこのように構成される固体撮像装置の一例を示
す要部断面構成図である。同図において、1はセラミッ
ク材を成形して形成された平板および枠寸法の異なる枠
体1−8層させて構成されたパッケージであシ、このパ
ッケージ1の中央部には段部1aと底部1bとからなる
凹部1Cが形成されこの底部1b上には金メッキ層2が
設けられている。この場合、このパッケージ1を構成す
る中央層部分のセラミック枠体上面には段部1aから該
枠体周端方向に向って多数本の導電性金属パターン3が
ほぼ放射状に延在して被着形成されている。そして、こ
の導電性金属パターン3の段部1a側上面にはAuおよ
びN1のメッキ層からなるポンディングパッド4が被着
形成され、さらにこの導電性金属パターン3の端部側は
パッケージ1の側面にろう材20を介して固着配置され
た外部回路接続用端子5にそれぞれ電気的に接続されて
いる。また、このパンケージ1の凹部1cには、その底
部1bの金メツキ層2上に、n−p−n構造を有する光
電変換機能を備えた固体撮像素子6が銀ペースト7によ
り接着して配置されている。
そして、このチン160周辺側上面に設けられた多数個
のポンディングパッド8はボンディングワイヤ9を介し
て前記パッケージ段部1aの導電性金属パターン3上に
形成されたポンディングパッド4にそれぞれ電気的に接
続されている。また、このパッケージ1はその開口端I
11つまり前面側には底部1bに固着配置されたチップ
6の劣化および外部環境から保鏝するための透光性ガラ
ス板10が例えば有機性封止剤11により接着固定して
配置されている。
しかしながら、このように構成される固体撮像装置は、
銀ペース)7の導電性が不安定であることおよびチップ
6の背面に形成されるSiO2酸化膜などによりパッケ
ージ底部1bに形成された金メッキ層2との導通が不確
実となり、十分なプルーミング抑圧効果が得られないと
いう問題があった。
〔発明の目的〕
したがって本発明は前述した従来の問題に鑑みてなされ
たものであυ、その目的とするところは、導電性の不安
定を除去し、チップ基板全面に一様な電位を印加させ、
プルーミングの発生を抑圧することのできる固体撮IJ
!装置を提供することにある0 〔発明の概要〕 このような目的を達成するために本発明は、チップの背
面にアルミニウム膜を設け、このチップを導通部をもた
ないキャビティ構造のパッケージ内に収納配置したもの
である。
〔発明の実施例〕
次に図面を用いて本発明の実施例を詳細に説明する。
第2図は本発明による固体撮像装置の一例を示す要部断
面構成図であり、第1図と同記号は同一要素となるので
その説明は省略する。同図において、チップ6の背面に
はウエノ・処理工程において例えばアルミニウムを蒸着
して形成されたアルミニウム膜12が設けられており、
そして、このチップ6はアルミニウム膜12側が接着剤
13を介してパッケージ底部1bに接着配置されている
この場合、接着剤13は特に導電性をもたせる必散はな
い。また、背面にアルミニウム膜12が形成されたチッ
プ6の表面端部には、ポンディングパッド8′が形成さ
れ、このポンディングパッド8′はパッケージ段部1a
に配設されている導電性金属パターン3′のポンディン
グパッド4′にボンディングワイヤ9′を介して接続さ
れ端子5′と電気的に接続されている0そして端子5′
には所定の電圧を印加する。したがって、チップ6の背
面に配設されたアルミニウム膜12は、チップ6のn基
板を仮想抵抗14によシボンデイングパッド8′に接続
されることになり、これによって仮想抵抗14により若
干の電圧降下はあるが、アルミニウムl1A12の抵抗
は実質上無視することができるため、チップ6の基板全
面はアルミニウム膜12によシ均一に電圧を印加するこ
とができるOまた、このような構成によれば、アルミニ
ウム膜12はチップ6の背面に実質的にオーミックコン
タクトがとまため、従来のノくツケージ底面1bに設け
た金メッキ#2(第1図参照)からの印加よυも有利で
ある。さらにパッケージ底部1bへの金メッキ層2を不
要とし、高価な銀ペースト7(第1図参照)を安価な接
着剤13にすることができるので、パッケージングコス
トのうち、部材コストが大幅に安価となる。
〔発明の効果〕
以上説明したように本発明によれば、ブルーミング抑止
効果を十分に発揮しつつ低コストのパッケージングが可
能となる極めて優れた効果が得られる0
【図面の簡単な説明】
第1図は従来の固体撮像装置の一例を示す要部断面図、
第2図は本発明による固体撮像装置の一例を示す要部断
面図である。 1昏争・・パッケージ、1@@@拳・段部、1b・・・
・底部、1c・・Φ・凹部、3・・・・導電性金属パタ
ーン、4′ ・・・・ポンディングパッド、5′ ・・
・・端子、6・・・・固体撮像素子(チップ)、6a−
・・・pウェル層、6b ・ell・n基板、8′ ・
拳・・ポンディングパッド、9′ ・・−・ボンディン
グワイヤ、10・・参〇透光性ガラス板、11・・壷・
封止剤、12・・・・アルミニウム膜、13・・・・接
着剤、14・・・・仮想抵抗。 代理人 弁理士 小 111  勝 男 r′又−/ 第1図 @2図

Claims (1)

    【特許請求の範囲】
  1.  n−p−n形構成からなる固体撮像素子と、前記固体
    撮像素子を収納配置するパッケージとからなる固体撮像
    装置において、前記固体撮像素子の背面にアルミニウム
    膜を設けたことを特徴とする固体撮像装置。
JP60023432A 1985-02-12 1985-02-12 固体撮像装置 Pending JPS61183957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60023432A JPS61183957A (ja) 1985-02-12 1985-02-12 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60023432A JPS61183957A (ja) 1985-02-12 1985-02-12 固体撮像装置

Publications (1)

Publication Number Publication Date
JPS61183957A true JPS61183957A (ja) 1986-08-16

Family

ID=12110340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60023432A Pending JPS61183957A (ja) 1985-02-12 1985-02-12 固体撮像装置

Country Status (1)

Country Link
JP (1) JPS61183957A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2692719A1 (fr) * 1992-06-19 1993-12-24 Thomson Composants Militaires Senseur pyroélectrique et procédé de fabrication.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2692719A1 (fr) * 1992-06-19 1993-12-24 Thomson Composants Militaires Senseur pyroélectrique et procédé de fabrication.

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
JP3420057B2 (ja) 樹脂封止型半導体装置
JP2003240797A5 (ja)
JPH11135706A (ja) 半導体装置
TW569406B (en) Semiconductor device and the manufacturing method thereof
JPH04164361A (ja) 樹脂封止型半導体装置
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
JP2005347442A (ja) 半導体装置
JPS61183957A (ja) 固体撮像装置
JPS6227544B2 (ja)
JPH04368167A (ja) 電子装置
JP3183064B2 (ja) 半導体装置
JP2668995B2 (ja) 半導体装置
JPS6130742B2 (ja)
JPS63190363A (ja) パワ−パツケ−ジ
JP2788011B2 (ja) 半導体集積回路装置
JPS59172266A (ja) 混成集積回路およびその製造方法
JPH02250359A (ja) 半導体装置
JPH10242381A (ja) 複数のicチップを備えた密封型半導体装置の構造
JP2567886B2 (ja) 固体撮像装置の製造方法
JP2726555B2 (ja) 樹脂封止型半導体装置
JPH05109940A (ja) 混成集積回路
JP2513781B2 (ja) 半導体装置
JP2783089B2 (ja) セラミック型半導体装置
JPS639749B2 (ja)