[go: up one dir, main page]

JPS61161796A - プリント基板の導体パタ−ンの表面処理方法 - Google Patents

プリント基板の導体パタ−ンの表面処理方法

Info

Publication number
JPS61161796A
JPS61161796A JP60002422A JP242285A JPS61161796A JP S61161796 A JPS61161796 A JP S61161796A JP 60002422 A JP60002422 A JP 60002422A JP 242285 A JP242285 A JP 242285A JP S61161796 A JPS61161796 A JP S61161796A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
conductor pattern
intermediate layer
roughened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60002422A
Other languages
English (en)
Other versions
JPH0546719B2 (ja
Inventor
黒澤 啓治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60002422A priority Critical patent/JPS61161796A/ja
Publication of JPS61161796A publication Critical patent/JPS61161796A/ja
Publication of JPH0546719B2 publication Critical patent/JPH0546719B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層プリント基板の中間層に設けた導体パター
ンの検査に関するものである。
プリント基板上に搭載し回路網を形成する電子部品の形
状の小型化と高集積度により、プリント基板に搭載する
部品の端子との接続と端子間を接続する導体パターンは
、回路網数の密度と収容する回路網数とが大なるため、
プリント基板の導体パターンの密度を稠密となし多積層
で対応するが、導体パターンの密度の稠密化に伴ない導
体パターンを形成するランドとラン・ド間を接続するパ
ターンは微少な面積と狭少な線幅で形成されることより
各々の導体パターンが微細なパターンであるため、導体
パターンの欠落や断線及び導体間の短絡等の欠陥を積層
する前工程で検査し、欠陥を排除する必要があるが、こ
の排除は目視又は工学的検査装置によりなちれるが、パ
ターンの表面状態によって検査の検出精度が左右される
(従来の技術〕 多層プリント基板の中間層として導体パターンの形成さ
れたプリント基板を未硬化のエポキシ樹脂等を主構成と
するプリブレーグと交互に積層し、加熱プレスにより加
圧しプリブレーグの未硬化樹脂を硬化し眉間を接着して
なる。
この中間層の導体パターンとプリブレーグとの接着力を
得るために導体パターンの表面をエツチング又はメッキ
等によって接着面積を増加し又粗化された凹凸による投
錨効果を期待する。
第2図はこの粗化された導体パターンの光学的表面状態
の外観検査を示す。
エネルギー密度が高く収斂性の良い光源としてレーザー
を用い10μm程度の直径としたレーザービーム1を正
多角形の高速で回転する回転ミラー2で経時的に反射拡
散し、光学レンズ3で補正して拡散されたレーザービー
ム1を検査すべき導体パターン4を有するプリント基板
5に垂直に照射し、1つの回−t= ミラー2により1
本の走査線となし、走査線の太さだけ1走査に付きプリ
ント基板5を走査線に対し略直角方向に移動せしめ走査
線長をY軸として、プリント基板5の移動した全面積を
くまなく走査する。
走査されたプリント基板4の表面からのレーザービーム
1は照射された部位の反射率に比例した大きさで照射方
向と全く逆行し、回転ミラー2で1本のレーザービーム
となった位置にハーフミラ−6を置き分離してホトマル
チプライヤ−7に入力し信号処理をなすが、入力する信
号の大きさはプリント基板5の表面の反射率に比例する
。 中間層のプリント基板5に設けた導体パターン4の
表面は、プリプレーグの硬化時の接着力を得るために化
学的に又は物理的にエツチングし、又は銅加し、多層プ
リント基板となした時、多層プリント基板としての機械
的強度を増し、特に中間層面での剥離の防止とするが、
この凹凸のある導体パターンの表面でのレーザービーム
1は凹凸面で拡散し、レーザービーム1を銅に対して反
射効果が高いHe−Neレーザーを用いたとしても反射
によって得られるレーザービーム1の、エネルギーは。
小さく、ホトマルチプライヤ−7へ゛の入力レベルは小
さいため、導体パターンの表面状態を検出するのに必要
とするレベルを確保し得ない問題を有する。
〔発明が解決しようとする問題点〕
以上記したようにプリプレーグを介して接着接合する中
間層の導体パターンと、プリプレーグとの接着力を増す
ためには導体パターンの表面を粗化面とすることによる
効果を期待することにより、積層前の中間層単体での導
体パターンの欠陥を光学的に検査するのに、レーザービ
ーム等の反射が拡散されて反射エネルギーが小さくなり
、信号処理が困難で検査精度が著しく低下する問題点が
あった。
〔問題点を解決するための手段〕
上記の問題点は中間層に形成した導体パターンの表面を
プリプレーグとの接着に対しての粗化をなしたる後、こ
の表面を銅以外の金属をメッキし被膜して、粗化面をレ
ベリングして平坦面となし、レーザービームの反射率を
高めて導体パターンの表面を光学的に検査した後、レベ
リングに用いた金属を除去し、再び粗化を露呈せしめ、
積層に於けるプリプレーグとの接着力を確保することを
特徴とするプリント基板の導体パターンの表面処理方法
によって解決される。
〔作用〕
本発明は中間層に形成した導体パターンツ°リプレーグ
とを介する積層に先立ってなす。
て投射する検査光の反射率を導体パターンの粗化面を銅
以外の金属をメッキにより被膜して粗化面をレベリング
し平坦面を得て検査光の反射率を高め、ホトマルチプラ
イヤ−への入力レベルを高めることにより欠陥部分より
の反射光との入力比率を高め検査精度を高く確保し得る
ものであり、表面状態の検査後レベリングに要した金属
被膜を化学的に除去して、再び粗化面を得ることにより
積層時の接着を確保するものである。
〔実施例〕
第1図は本発明を実施した多層プリント基板を構成する
中間層プリント基板の表面に形成した導体パターンの断
面図であ″る。
プリント基板5上の35μm厚程度の銅箔を、たとえば
、過電流の銅の電解メッキをなして直径が10μmで長
さがlOμm程度の針状体を密生の凹凸を埋めてレベリ
ングし、導体パターン4の補修しない程度であるために
粗化面8の表面を平坦にする必要最小限とする。
この状態でレーザービーム1等を用いた光学的検査装置
によって導体パターン4の表面を走査して導体パターン
4の欠陥部分を検査する時、導体パターン4の表面の粗
化面8の表面に形成した平坦金属面9で効果的に反射し
たレーザービームが得られ、導体パターン4の平坦面と
欠陥部との反射比率を高めることによりマルチプライヤ
−7への入力レベル差も昇天となり、欠陥部の検出精度
を著しく高め、微小なパターンの微小な欠陥部の検出を
可能とする。
に溶解して除去し、粗化面8を露呈し通常の積層をなし
て多層プリント基板とする。
〔発明の効果〕
以上説明したように本発明の実施により多層プリント基
板を形成する中間層がプリプレーグとの接着力を得るた
めの導体パターンの表面の粗化面を光学的検査装置の光
線が投射する時、拡散して反射エネルギーが著しく低下
し、欠陥部の検出を低下せしめる粗化面に他の金属をメ
ッキしてレベの被覆膜を除去して積層するため、中間層
プリント基板とプリプレーグとの接着力は従来と同様で
ある。
【図面の簡単な説明】
第1図は本発明を実施した多層プリント基板を構成する
中間層プリント基板の表面に形成した導体パターンの断
面図で、第2図は粗化された導体パターンの光学的表面
状態での外観検査を示す。 図に於いて2は回転ミラー、4は導体パターン、5はプ
リント基板、7はホトマルチプライヤ−旙、8は粗化面
、9は被覆体をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 多層プリント基板を構成する中間層プリント基板の導体
    パターンの表面の粗化面上を銅以外の金属でメッキし、
    粗化面の凹凸をレベリングして平滑面を得て導体パター
    ンの光学的外観検査をなしたる後、レベリングをなした
    金属を除去して再び粗化面を得ることを特徴とするプリ
    ント基板の導体パターンの表面処理方法。
JP60002422A 1985-01-10 1985-01-10 プリント基板の導体パタ−ンの表面処理方法 Granted JPS61161796A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60002422A JPS61161796A (ja) 1985-01-10 1985-01-10 プリント基板の導体パタ−ンの表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60002422A JPS61161796A (ja) 1985-01-10 1985-01-10 プリント基板の導体パタ−ンの表面処理方法

Publications (2)

Publication Number Publication Date
JPS61161796A true JPS61161796A (ja) 1986-07-22
JPH0546719B2 JPH0546719B2 (ja) 1993-07-14

Family

ID=11528809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60002422A Granted JPS61161796A (ja) 1985-01-10 1985-01-10 プリント基板の導体パタ−ンの表面処理方法

Country Status (1)

Country Link
JP (1) JPS61161796A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075175A (en) * 1988-07-14 1991-12-24 Kawasaki Jukogyo Kabushiki Kaisha Composite bar structures of interlocked multiple members
WO2012073558A1 (ja) * 2010-11-29 2012-06-07 大日本印刷株式会社 評価用基板、欠陥検査方法及び欠陥検出装置
JP2012533737A (ja) * 2009-07-16 2012-12-27 ケーエルエー−テンカー・コーポレーション パターン付き層上における改良された感度のための光学的欠陥増幅

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075175A (en) * 1988-07-14 1991-12-24 Kawasaki Jukogyo Kabushiki Kaisha Composite bar structures of interlocked multiple members
JP2012533737A (ja) * 2009-07-16 2012-12-27 ケーエルエー−テンカー・コーポレーション パターン付き層上における改良された感度のための光学的欠陥増幅
WO2012073558A1 (ja) * 2010-11-29 2012-06-07 大日本印刷株式会社 評価用基板、欠陥検査方法及び欠陥検出装置
JP5223998B2 (ja) * 2010-11-29 2013-06-26 大日本印刷株式会社 評価用基板
US9176073B2 (en) 2010-11-29 2015-11-03 Dai Nippon Printing Co., Ltd. Evaluation substrate, defect examination method and defect detection device

Also Published As

Publication number Publication date
JPH0546719B2 (ja) 1993-07-14

Similar Documents

Publication Publication Date Title
KR100275235B1 (ko) 프린트 회로기판 및 프린트 회로기판의 제조방법
US4912020A (en) Printed circuit boards and method for manufacturing printed circuit boards
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
TW201438536A (zh) 用於電路板絕緣保護層之開口方法
JPS61161796A (ja) プリント基板の導体パタ−ンの表面処理方法
JP5341796B2 (ja) 配線基板の製造方法
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
JP2008306012A (ja) 基板およびその製造方法
JPS61161403A (ja) プリント基板の導体パタ−ンの表面処理方法
JPH03270292A (ja) 多層配線板の製造方法
JP2797871B2 (ja) プリント配線板の製造方法
JPS6337515B2 (ja)
JPH04352387A (ja) 多層回路基板及びその製造方法
JP3577801B2 (ja) 銅張積層板
JPH0732301B2 (ja) 埋込みプリント配線板の製法
JPH0499088A (ja) 多層プリント配線板の製造方法
JP2872129B2 (ja) 印刷配線板の検査方法
JPH04127494A (ja) 多層プリント配線板
JP2869616B2 (ja) 回路配線基板の製造法
JPS61136290A (ja) 多層印刷配線板の修復方法
JPS6439097A (en) Manufacture of multilayer interconnection board
JPS5970947A (ja) 印刷配線基板のパタ−ン検出方法
JPH0645760A (ja) 多層基板およびその製造方法
JPS5916930B2 (ja) 積層板の製造方法