JPS61157179A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を崩する光電変換素子を用いた書ヰ撮像装置に
関する。

本発明による器体撮像装置は、たとえば画像入力装置、
ワークスティジョン、デジタル複写機、ワードプロセッ
サ、バーコードリーグや、カメラ、ビデオカメラ、８ミ
リカメラ等のオートフォーカス用光電変換被写体検出装
置等にも適用可能である。

（技術背景） 近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われている
。

ＣＣＤ型撮像装置は、ＭＯ８型キャパシタ電極下にポテ
ンシャル井戸を形成し、光入射により発生した電荷をこ
の井戸に蓄積し、読出し時には、これらのポテンシャル
井戸を、電極にかけるパルスにより順次動かして、蓄積
された電荷を出力アンプまで転送して読出す、という原
理を用いている。したがって、比較的構造が簡単であり
、ＣＣＤ自体で発生する雑音が小さく、低照度撮影が可
能となる。

一方、ＭＯ８型撮像装置は、受光部を構成するｐｎ接合
より成るフォトダイオードの各々に光の入射により発生
した電荷を蓄積し、読出し時には、それぞれのフォトダ
イオードに接続されたＭＯ８スイッチングトランジスタ
を順次ＯＮすることにより蓄積された電荷を出力アンプ
に読出す、という原理を用いている。したがって、ＣＣ
Ｄ型に比較して構造上複雑となるものの、蓄積容量を大
きくとることができ、ダイナミック・レンジを広くする
ことができる。

しかし、これら従来方式の撮像装置には、次のような欠
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。

ＣＣＤ型撮像装置では、１）出力アンプとしてＭＯ８型
アンプがオンチップ化されるために、シリコンとシリコ
ン酸化膜の界面から画像上、目につきゃすい１／ｆ雑音
が発生する。２）・高解像度化を図るために、セル数を
増加させて高密度化すると、ひとつのポテンシャル井戸
に蓄積できる最大電荷量が減少し、ダイナミックレンジ
が取れなくなる。３）蓄積電荷を転送して行く構造であ
るために、セルに一つでも欠陥が存在すると、そこで電
荷転送がストップしてしまい、製造歩留りが悪くなる。

ＭＯ８型撮像装置では、１）信号読出し時に、各フォト
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。２）配線容量が大きく、
これによるランダム雑音の発生が大きい。３）走査用Ｍ
ＯＳスイッチングトランジスタの寄生容量のバラツキに
よる固定パターン雑音の混入がある。このために、低照
度撮像が困難となり、また、高解像度化を図るために各
セルを縮小すると、蓄積電荷は減少するが、配線容量が
あまり小さくならないために、Ｓ／Ｎ比が小さくなる。

このように、ＣＣＤ型およびＭＯ８型撮像装置は、高解
像度化に対して本質的な問題点を有している。これらの
撮像装置に対して、新方式の半導体撮像装置が提案され
ている（特開昭５６−１５０８７８号公報、特開昭５６
−１５７０７３号公報、特開昭５６−１６５４７３号公
報）。−ここで提案されている方式は、光入射によって
発生した電荷を制御電極（例えば、バイポーラトランジ
スタのベース、静電誘導トランジスタＳＩＴあるいはＭ
ＯＳ）ランジスタのゲート）に蓄積し、蓄積された電荷
を各セルの増幅機能を利用して電荷増幅を行い読出すも
のである。

この方式では、高出力、族ダイナミック・レンジ、低雑
音および非破壊読出しが可能であり、高解像度化の可能
性を有している。

しかしながら、この方式は基本的にＸ−Ｙアドレス方式
であり、また各セルは、従来のＭＯ８型セルにバイポー
ラトランジスタ、Ｓ工Ｔトランジスタ等の増幅素子を複
合したものを基本構造としているために、高解像度化に
限界が存在する。

又、従来の非破壊読み出し可能な撮像素子は、各センサ
ーセルの出力をＸ−Ｙアドレスの為の配線容量に一旦移
してから出力アンプより読み出している為、容量分割に
より出力アンプの出力レベルが低下してしまうという欠
点を有していた。

（目的） 本発明による碍≠撮像装置は上記従来の問題点を解決し
ようとするものであり、特に複数の光電変換素子の信号
読み出し時の容量依存性を解消し得る撮像装置を提供す
る事を目的としている。

（実施例） 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図および第２図は、本発明の一実施例に係る光電変
換装置を構成する光センサセルの基本構造および動作を
説明する図である。

第１図（ａ）は、光センサセルの平面図、第１図（ｂ）
はζそのＡ　−Ａ’線断面図、第２図は、その等何回路
である。なお、各部位において共通するものについては
同一の番号をつけている。

第１図では、整列配置方式の平面図を示したが、水平方
向解像度を高くするために、画素ずらし方式（補間配置
方式）にも配置できることはもちろんのことである。

この光センサセルは、次のような構造を有している。

第１図（ａ）　、　（ｂ）に示すごとく、ｎ型シリコン
基板１の上に、 パシベーション膜２； シリコン酸化膜より成る絶縁酸化膜３；となり合う光セ
ンサセルとの間を電気的に絶縁するための絶縁膜又はポ
リシリコン膜等で構成される素子分離領域４； エピタキシャル技術等で形成される不純物濃度の低いｎ
′″領域５： その上に、バイポーラトランジスタのベースとなる領域
６； バイポーラトランジスタのエミッタとなるｎ＋領域７； 信号を外部へ読出すための、例えばアルミニウム（ＡＩ
）等の導電材料で形成される配線８；ｐ領域６に絶縁膜
３をはさんで対向し、浮遊状態になされたｐ領域６にパ
ルスを印加するためのキャパシタ電極９； キャパシタ電極９に接続された配＃１０；基板１の裏面
にオーミックコンタクトをとるために形成されたｎ十領
域１１； そして、バイポーラトランジスタのコレクタ電位を与え
るだめの電極１２； がそれぞれ形成され、上記光センサセルを構成している
。

第２図に示す等価回路において、コンデンサＣｏｘ１３
は、電極９、絶縁膜３、ｐ領域６のＭＯ８構造より構成
され、又バイポーラトランジスタ１４は、エミッタとし
てのｎ十領域７、ベースとしてのｐ領域６、コレクタと
してのｎ−領域５および領域１の各部分より構成されて
いる。これらの図面から明らかなように、ｐ領域６は浮
遊領域になされている。

マタ、バイポーラトランジスタ１４の等価回路は、ベー
ス・エミッタの接合容量Ｃｂｅ１５、ベース・エミッタ
のｐｎ接合ダイオードＤｂｅ１６、ベース・コレクタの
接合容量Ｃｂｃ１７、ベース・コレクタのｐｎ接合ダイ
オードＤｂｃ４８及び電流源１９．２０で表現される。

次に、このような構成を有する光センサセルの基本動作
を説明する。

この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作およびリフレッシュ動作より構成され
る。電荷蓄積動作においては、例えばエミッタは、配線
８を通して接地され、コレクターは配線１２を通して正
電位にバイアスされている。またベースは、あらかじめ
エミッタ７に対して逆バイアス状態にされているものと
する。

この状態において、第１図に示す様に光センサセルの表
側から光２０が入射しでくると、半導体内においてエレ
クトロン・ホール対が発生する。

この内、エレクトロンは、ｎ領域１が正電位にバイアス
されているのでｎ領域１側に流れだしていってしまうが
、ホールはｐ領域６にどんどん蓄積されていく。このホ
ールのｐ領域への蓄積によりｐ領域６の電位は次第に正
電位に向かって変化していく。この時、光により励起さ
れたホールがベースに蓄積することにより発生する電位
Ｖｐは、Ｖ　ｌ）　＝Ｑ／Ｃで与えられる。Ｑは蓄積さ
れるホールの電荷址であり、ＣはＣｂｃ１５とＣｂｃ１
７を加算した接合容量である。

ここで注目すべきことは、高解像度化され、セルサイズ
が縮小化されていった時に、一つの光センサセルあたり
に入射する光量が減少し、蓄積電荷量Ｑが共に減少して
いくが、セルの縮小化に伴ない接合容量もセルサイズに
比例して減少していくので、光入射により発生する電位
Ｖｐはほぼ一定にだもたれるということである。これは
本発明における光センサセルが第１図に示すごとく、き
わめて簡単な構造をしており有効受光面がきわめて大き
くとれる可能性を有しているからである。

以上の様にしてｐ領域６に蓄積された電荷により発生し
た電圧を外部へ読出す動作について次に説明する。

読出し動作状態では、エミッタ、配線８は浮遊状態に、
コレクターは正電位Ｖｃｃに保持される。

今、光を照射する前に、ベース６を負電位にバイアスし
た時の電位を−ｖｂとし、光照射により発生した蓄積電
圧をＶｐとすると、ペース電位は、−ｖｂ　＋ｖｐなる
電位になりている。この状態で配線１０を通して電極９
に読出し用の正の電圧Ｖｒを印加すると、この正の電位
Ｖｒは酸化膜容量Ｃｏｘ１３とペース・エミッタ間接合
容量Ｃｂ　ｅ１５、ペース・コレクタ間接合容量Ｃｂｃ
１７により容量分割され、ペース電位は、 ｏｘ −ｖｂ＋ｖｐ＋　ｃｏｘ＋ｃｂｅ＋　ｂｏ　ｖｒとなる
。ここで、ベース電位を次式に示すＶｂｓだけ、余分に
順方向にバイアスすると、 −ｖｂ＋　　　　　””　　　　　ｖｒ＝ｖｂｓＣｏｘ
＋Ｃｂｅ＋Ｃｂｃ ベース電位は、光照射により発生した蓄積電圧Ｖｐ上り
さらに順方向にバイアスされる。

そのために、エレクトロンはエミッタからペースに注入
され、コレクタ電位が正電位になっているために、ドリ
フト電界に加速されてコレクタに到達する。

第３図（ａ）は、Ｖｂｓ＝０．６Ｖとした場合の蓄積電
圧Ｖｐに対する読出し電圧の関係を示すグラフである。

同グラフによれば、１００ｎｓｅｃ程度以上の読出し時
間（読出し電圧Ｖｒをキャパシタ電極９に印加している
時間）をとれば、蓄積電圧Ｖｐと読出し電圧は、４桁程
度の範囲にわたって直線性が確保され、高速読出しが可
能であることを示している。

上記の計算例では、配線８の容量を４ｐＦ、接合容量Ｃ
ｂｅ＋Ｃｂｃを０．０１４ｐＦとした場合であり、その
容量比は約３００倍の異なっているが、ｐ領域６に発生
した蓄積電圧Ｖｐは何らの減衰も受けず、且つバイアス
電圧Ｖｂｓの効果により、きわめて高速に読出し動作が
行われたことを示している。これは、上記光センサセル
のもつ増幅機能が有効にはたらいたからである。このよ
うに、出力電圧が大きいだめに、固定パターン雑音、出
力容量に起因するランダム雑音が相対的に小さ　くなり
、極めて良好なＳ／Ｎ比の信号を得ることができる。

先に、バイアス電圧Ｖｂｓを０．６■に設定した時、４
桁程度の直線性が１００ｎｓｅｃ程度の高速読出し時間
で得られることを示したが、この直線性および読出し時
間とバイアス電圧Ｖｂｓとの関係を第３図（ｂ）に示す
。

ＷＣａ図（ｂ）に示すグラフによれば、バイアス電圧Ｖ
ｂｓによる、読出し電圧が蓄積電圧の所望の割合（％）
に達するのに必要な読出し時間を知ることができる。し
たがって、撮像装置の全体の設計から読出し時間および
必要な直線性が決定されると、必要とされるバイアス電
圧Ｖｂｓが第３図（ｂ）のグラフを用いることにより決
定することができる。

上記構成に係る光センサセルのもう一つの利点は、ｐ領
域６に蓄積されたホールはｐ領域６におけるエレクトロ
ンとホールの再結合確率がきわめて小さいことから非破
壊的に読出し可能なことである。このことは、上記構成
に係る光センサセルを撮像装置として構成した時に、シ
ステム動作上、新しい機能を提供することができること
を意味する。

さらに、ｐ領域６に蓄積電圧Ｖｐを保持できる時間は極
めて長く、最大保持時間は、むしろ接合の空乏層中にお
いて熱的に発生する＠電流によって開眼を受ける。しか
し、上記光センザセルにおいて、空乏層の広がっている
領域は、極めて不純物濃度が低いｎ−領域５であるため
に、その結晶性が良好であり、熱的に発生するエレクト
ロン・ホール対は少ない。

次いでｐ領域６に蓄積された電荷をリフレッシ−する動
作について説明する。

上記構成に係る光センサセルでは、すでに述べたごとく
、ｐ領域６に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄私されていた電荷を消滅させるためのりフレッシェ動
作が必要である。また同時に、浮遊状態になされている
ｐ領域６の電位を所定の負電圧に帯電させておく必要が
ある。

上記構成に係る光センサセルでは、リフレッシュ動作も
読出し動作と同様、配線１０を通して電極９に正電圧を
印加することにより行なう。このとき、配線８を通して
エミッタを接地する。コレクタは、電極１２を通して接
地又は正電位にしておく。第４図（ａ）にリフレッシュ
動作の等価回路を示す。但しコレクタ側を接地した状態
の例を示している。

この状態で正電圧Ｖｒｈなる電圧が電極９に印加される
と、ベース２２には、酸化膜容量Ｃ０Ｘ１３、ベース・
エミッタ間接合容量Ｃｂｅ１５、ベース・コレクタ間接
合容１ｃｂｃｌ’７の容量分割により、なる電圧が、前
の読出し動作のときと同様瞬時的にかかる。この電圧に
より、ベース・エミッタ間接合ダイオードＤｂｅ１６お
よびベース・コレクタ間接合ダイオードＤｂｃ１８は順
方向バイアスされて導通状態となり、１、流が流れ始め
、ペース電位は次第に低下していく。

この時、浮遊状態にあるベースの電位の変化について計
算した結果を、ベース電位の時間依存性の一例として第
４図（ｂ）に示す。横軸は、リフレッシュ電圧Ｖｒｈが
電極９に印加された瞬間からの時間経過すなわちリフレ
ッシュ時間を、縦軸は、ベース電位をそれぞれ示し、ベ
ースの初期電位をパラメータにしている。ベースの初期
電位とは、リフレッシュ電圧Ｖｒｈが加わった瞬間に、
浮遊状態にあるベースが示す電位であり、Ｖ　ｒ　ｈ　
＋　Ｃｏ　ｘ　＋Ｃｂｃ及びベースに蓄積されている電
荷によってきまる。

この第４図（ｂ）をみれば、ベースの電位は初期電位に
よらず、ある時間経過後には必ず、片対数グラフ上で一
つの直線にしたがって下がっていくことがわかる。

ｐ領域６が、ＭＯＳキャパシタＣｏｒを通して正電圧を
ある時間印加し、その正電圧を除去すると負電位に帯電
する仕方には、２通りの仕方がある。一つは、ｐ領域６
から正電荷を持つホールが、主として接地状態にあるｎ
領域１に流れ出すことによって、負電荷が蓄積される動
作である。

一方、ｎ十領埴７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行なえる。

上記構成に係る光センサセルによる固体撮像装置では、
リフレッシュ動作により全てのセンサセルのベース電位
をゼロボルトまで持っていく完全リフレッシュモードと
（このときは第４図（ｂ）の例では１０（ｓｅｅ）を要
する）、ベース電位にはある一定電圧は残るものの蓄積
電圧Ｖｐによる変動成分が消えてしまう過渡的リフレッ
シュモードの二つが存在するわけである（このときは第
４図（ｂ）の例では、１０（ｎｓｅｃ”ｌ〜１０（ｓｅ
ｅ）のりフレッシェパルスとなる）。

完全リフレッシュモードで動作させるか、過渡的リフレ
ッシュモードで動作させるかの選択は撮像装置の使用目
的によって決定される。

以上が光入射による電荷蓄積動作、読出し動作、リフレ
ッシュ動作よりなる上記構成に係る光センサセルの基本
動作の説明であり、各動作を基本サイクルとして、入射
光の観測ヌは光情報の読出しを行うことが可能となる。

以上説明したごとく、上記構成に係る光センサセルの基
本構造は、すでにあげた特開昭５６−１５０８７８、特
開昭５６−１５７０７３、特開昭５６−１６５４７３の
各公報に記載された撮像装置と比較してきわめて簡単な
構造であり、将来の高解像度化に十分対応できるととも
に、それらのもつ優れた特徴である増幅機能からくる低
雑音、高出力、広ダイナミツクレンジ、非破壊読出し等
のメリットをそのまま保存している。

次に、以上説明した光センサセルを用いた固体撮像装置
について説明する。

第５図は、上記光センサセルを２次元的に配列して構成
した本発明による固体撮像装置の一実施例の回路図であ
る。

すでに説明した点線でかこまれた第１０光電変換素子と
しての基本光センサセル３０（この時バイポーラトラン
ジスタのコレクタは基板および基板電極に接続されるこ
とを示している。）、読出しパルスおよびリフレッシュ
パルスを印加するための水平ライン３１．３１’　、　
３１“、読出しパルスを発生させるための読出し手段を
構成する垂直シフトレジスタ３２、垂直シフトレジスタ
３２と水平ライン３１、３１’　、　３１“　の間のバ
ッファＭＯＳトランジスタ３３．３３’　、　３３“、
バッファＭＯ８）ランジスタ３３゜３３’　、　３３“
のゲートにパルスを印加するための端子３４、リフレッ
シュパルスを印加するだめのバッファＭＯ８）ランジス
タ３５．３５’　、　３５“、それのゲートにパルスを
印加するための端子３６、リフレッシュパルスを印加す
るための端子３７、基本光センサセル３０から蓄積電圧
を読出すだめの垂直ライン３８、３８’　、　３８“、
各垂直ラインを選択するためのパルスを発生する読出し
手段を構成する水平シフトレジスタ３９、各垂直ライン
を開閉するだめのゲート用ＭＯ８）ランジスタ４０．４
０’　、　４０“、蓄積電圧をアンプ部に読出すだめの
出力ライン４１、読出し後に、出力ラインに蓄積した電
荷をリフレッシュするだめのＭＯＳトランジスタ４２、
ＭＯＳトランジスタ４２ヘリフレツシユパルスを印加す
るための端子４３、読出し動作において垂直ライン３８
．３８’。

３８“に蓄積された電荷をリフレッシュするだめのＭＯ
Ｓトランジスタ４４．４４’　、　４４“、ＭＯＳ）ラ
ンジスタ４４．４４’　、　４４“　のゲートにパルス
を印加するだめの端子４５、垂直シフトレジスタ３２か
ら、Ａｔ等で遮光され、セル３０と略同じ光電変換特性
を有する第２の光電変換素子としての光センサセル３０
’に読出しパルスを印加するための配線４６、遮光され
た光センサセル３０′に読出しパルス及びリフレッシュ
パルスを印加するだめの水平ライン４７、配線４６と水
平ライン４７０間のバッファＭＯＳトランジスタ４８、
光センサセル３０′から蓄積電圧を読出すだめの垂直ラ
イン４９．４９’　、　４９“、各垂直ラインを開閉す
るためのゲート用ＭＯＳトランジスタ５０．５０’　、
　５０“、蓄積電圧をアンプ部に読出すだめの出力ライ
ン５１、読出し動作において垂直ライン４９．４９’　
、　４９”　　に蓄積された電荷をリフレッシュするだ
めのＭＯＳ）ランジスタ５２．５２’　、　５２“、リ
フレッシュパルスを印加するためのバッファＭＯＳトラ
ンジスタ５３、読出し後に、出力ライン５１に蓄積した
電荷をリフレッシュするためのＭＯＳトランジスタ５４
、出力ライン４１と出力ライン５１に現れだ信号電圧の
差を出力するための差動アンプ５５、出力ライン５６等
により撮像素子が構成されており、更に端子３４．３６
．３７．４３．４５、レジスタ３２゜３９に対して駆動
パルスを供給するクロックトライバＣＫＤ、クロックト
ライバＣＫＤにタイミングパルスを供給するクロックジ
ェネレータＣＫＧを加えることにより、撮像装置は構成
されている。

伺、クロックトライバＣＫＤ、クロックジェネレータＣ
ＫＧにより制御手段が構成されている。

この固体撮像装置の動作について第５図および、第６図
に示すクロックトライバＣＫＤの出力パルスタイミング
図を用いて説明する。

第６図において、区間６１はリフレッシエ動作、区間６
２は蓄積動作、区間６３は読出し動作にそれぞれ対応し
ている。

時刻１．において、基板電位、すなわち光センサセル部
のコレクタ電位６４は、接地電位または正電位に保たれ
るが、第８図では接地電位に保たれているものを示して
いる。接地電位又は正電位のいずれにしても、すでに説
明した様に、リフレッシュに要する時間が異なってくる
だけであり、基本動作に変化はない。端子４５の電位６
５はｈｉｇｈ状態であり、ＭＯＳ）ランジスタ４４．４
４’　、　４４”　。

５２、５２’　、　５２“　は導通状態に保たれ、各党
センサセルは、垂直ライン３８．３８’　、　３８“、
　４９．４９’　、　４９”を通して接地されている。

また端子３６には、波形６６のごとくバッファＭＯＳト
ランジスタが導通する電圧が印加されており、全画面一
括すフレッシュ用バッファＭＯ８°トランジスタ３５．
３５’　。

３５“、５３は導通状態となっている。この状態で端子
３７に波形６７のごとくパルスが印加されると、水平ラ
イフ　３１．３１’　、　３１“、４７　　を通して各
光センサセルのベースに電圧がかかり、すでに説明した
様に、リフレッシュ動作に入り、それ以前に蓄積されて
いた電荷が、完全リフレッシュモード又は過渡的リフレ
ッシュモードにしたがってリフレッシュされる。完全リ
フレッシュモードになるか又は過渡的リフレッシュモー
ドになるかは波形６７のパルス幅により決定されるわけ
である。

ｔ、時刻に訃いて、すでに説明したごとく、各党センサ
セルのトランジスタのベースはエミッタに対して逆バイ
アス状態となり、次の蓄積区間６２へ移る。このリフレ
ッシュ区間６１においては、図に示すように、他の印加
パルスは全てｌｏｗ状態に保たれている。

蓄積動作区間６２においては、基板電圧、すなわちトラ
ンジスタのコレクタ電位波形６４は正電位にする。これ
により光照射により発生したエレクトロン・ホール対の
うちのエレクトロンを、コレクタ側へ早く流してしまう
ことができる。しかし、このコレクタ電位を正電位に保
つことは、ベースをエミッタに対して逆方向バイアス状
態、すなわち負電位にして撮像しているので必須条件で
はなく、接地電位あるいは若干負電位状態にしても基本
的な蓄積動作に変化はない。

蓄積動作状態においては、ＭＯＳトランジスタ４４、４
４’　、　４４”　、　５２．５２’　、　５２“　の
ゲート端子４５の電位６５は、リフレッシュ区間と同様
、ｈｉｇｈに保たれ、各Ｍ６Ｂ　）ランジスタは導通状
態に保たれる。このため、各光センサセルのエミッタは
垂直ライン３８．３８’　、　３８“、　４９．４９’
　、　４９“を通して接地されている。強い光の照射に
より、ペースにホールが蓄積され、飽和してくると、す
なわちベース電位がエミッタ電位（接地電位）に対して
順方向バイアス状態になってくると、ホールは垂直ライ
ン３８．３８’　、　３８”　、　４９．４９’　、　
４９“を通して流れ、そこでベース電位変化は停止し、
　はクリップされることになる。したがって、垂直方向
にとなり合う光センサセルのエミッタが垂直ラインａｓ
、３ｓ’、。

３８“により共通に接続されていても、この様に垂直ラ
イン３８．３８’　、　３８“を接地しておくと、プル
ーミング現象を生ずることはない。

このプルーミング現象をさける方法は、ＭＯＳトランジ
スタ４４．４４’　、　４４“を非導通状態にして、垂
直ライン３８．３８’　、　３８“を浮遊状態にしてい
ても、基板電位、すなわちコレクタ電位６４を若干負電
位にしておき、ホールの蓄積によりペース電位が正電位
方向罠変化してきたとき、エミッタより先にコレクタ側
の方へ流れだす様にすることにより達成することも可能
である。

蓄積区間６２に次いで、時刻１．より読出し区間６３に
なる。この時刻１．において、ＭＯＳトランジスタ４４
．４４’　、　４４“、　５２．５２’　、　５２“の
ゲート端子４５の電位６５をｌ０ＷＫＬ、、かつ水平ラ
イン３１゜３１’　、　３１“、４７のバッファーＭＯ
Ｓトランジスタ３３、３３’　、　３３“、４８のゲー
ト端子の電位６８をｈｉｇｈにし、それぞれのＭＯＳ）
ランジスタを導通状態とする。但し、このゲート端子３
４の電位６８をｈｉｇｈにするタイミングは、時刻ｔ、
であることは必須条件ではなく、それより早い時刻であ
れば良い。

時刻ｔ４では、垂直シフトレジスター３２の出力のうち
、水平ライン３１に接続されたアドレス信号および配線
４６に接続されたアドレス信号が波形６９のとと（ｈｉ
ｇｈとなり、このとき、ＭＯＳトランジスタ３３および
４８が導通状態であるから、この水平ライン３１に接続
された３つの各光センサセルと水平ライン４７に接続さ
れた３つの各光センサセルの読出しが行なわれる。この
読出し動作はすでに前に説明した通りであり、各光セン
サセルのペース領域に蓄積された信号電荷により発生し
た信号電圧は、そのまま、垂直ライン３８．３８’。

３８“に現われる。

一方、とのとき同時に遮光された光センサセル３０′か
らは暗電圧に相当した信号電圧が垂直ライン４９．４９
’　、　４９”　　に現われる。このときの垂直シフト
レジスター３２からのパルス電圧のパルス幅は、第３図
（ａ）に示した様に、蓄積電圧に対する読出し電圧が、
十分直線性を保つ関係になるパルス幅に設定される。ま
たパルス電圧は先に説明した様に、Ｖｎｉａｓ分だけエ
ミッタに対して順方向バイアスがかかる様調整される。

又、本発明の実施例では、このパルス６９．６９’　、
　６９“は７０．７０’　、　７０“。

７１のパルスによる１ライン分の素子の読出しが終了す
る中でｈｉｇｈレベルを維持するよう構成されている点
に特徴を有する。

次いで、時刻ｔ、においで、水平シフトレジスタ３９の
出力のうち、垂直ライン３８および４９に接続されたＭ
ＯＳ）ランジスタ４０および５０のゲートへの出力だけ
が波形７０のとと（ｈｉｇｈとなり、ＭＯＳトランジス
タ４０および５０が導通状態となり、出力信号は出力ラ
イン４１および５１を通して、差動アンプ５５に入り、
これらの差、すなわち暗電圧を差引いた信号電圧が出力
端子５６から出力される。この様に信号が読出された後
、出力ライン４１および５１には配線容量に起因する信
号電荷が残っているので、時刻ｔ、において、ＭＯＳ）
ランジスタ４２および５４のゲート端子４３にパルス波
形７１のごとくパルスを印加し、ＭＯＳトランジスタ４
２および５４を導通状態にして出力ライン４１および５
１を接地して、この残留した信号電荷をり７レツシエし
てやるわけである。以下同様にして、スイッチングＭＯ
８）ランジスタ４０’　、　４０”　、　５０．５０’
　、　５０“を順次導通させて垂直ライン３８’　、　
３８“、　４９．４９’　、　４９“の信号出力を読出
す。この様にして水平に並んだ一ライン分の各光センサ
セルからの信号を読出した後、垂直ライン３８．３８’
　、　３８“、　４９．４９’　、　４９“には、出力
ライン４１と同様、それの配線容量に起因する信号電荷
が残留しているので、各垂直ライン３８．３８’　。

３８”　、　４９．４９’　、　４９“に接続されたＭ
ＯＳ）ランジスタ４８．４８’　、　４８”、　５２．
５２’　、　５２“を、それのゲート端子４５に波形６
５で示される様にｂｉｇｈにして導通させ、この残留信
号電荷をリフレッシュする。

次いで、時刻ｔ、においで、垂直シフトレジスター３２
の出力のうち、水平ライン３１′に接続された出力およ
び配線４６が波形６９′のどと（ｈｉｇｈと４なり、水
平ライン３１′および４７に接続された各光センサセル
の蓄積電圧が、各垂直ライン３８．３８’。

３８“、　４９．４９’　、　４９“に読出されるわけ
である。以下、順次導と同様の動作により、出力端子５
６から信号が読出され企。

本実施例では、前述の如く、ＩＨ分の読出し中、水平ア
ドレスラインにｈｉｇｈレベルのアドレス信号を印加し
、又遮光された光センサセル３０′を設けているが、こ
れを設けた意味を第５図と第６図を用い、もう少し詳し
く述べる。

垂直シフトレジスタの出力波形６９は、水平ライン３１
に接続された全ての光センサセルの読出し動作が終るま
で、ｈｉｇｈ状態にあるが、このようにしておくと、垂
直ライン３８．３８’　、　３８“に読出された信号電
圧を、バッファＭＯ８１−ランジスタ４０゜４０’、４
０“を順次導いて出力ライン４１に転送する際に、垂直
ライン３８．３８’　、　３８“と出力ライン４１の配
線容量の分割比で電圧が下がることはない。

すなわち、垂直ライン３８．３８’　、　３８“に読出
された信号電圧は、そのまま出力ライ／４１に現れる。

これは遮光された光センサセル３０′の読出し動作にお
いても、全く、同様である。従って容苛分割によるゲイ
ン低下が生じない効果がある。しかし、このとき、光セ
ンサセル３０のうち、右側にあるものほど読出しパルス
が長い時間かかるので、蓄積時間が同じであるにもかか
わらず、右側にある光センサセルからの出力はど大きく
なってしまう。

この現象は遮光された光センサセル３０′についても同
様に起こる。したがって、本実施例の差動アンプ５５は
、この現象を除去し、かつ、暗電圧信号をも差引く効果
がある。

まだ、本実施例では、センサ部に用いられる光センサセ
ル３０と同一のものが、遮光された第２の光センサセル
３０′に用いられ、かつ、第２の光センサセル３０′は
センサ部３０と同一基板に設けられる。これによって、
センサ部３０の温匣変化による暗電流の変化を、近似的
に第２の光センサセル３０′の温度変化による暗電流の
変化として検出することができる。

従って差動アンプ５５の出力は、入射光の強度に比°例
し、大出力で、Ｓ／Ｎ比が大きく、かつ、温度変化に影
響されない光情報信号となる。

同、本発明はラインセンサについても適用できる事は君
うまでもない。

又、演算子゛段としては、単に減算をするだけでなく、
第１、第２の光電変換素子の出力に夫々所定の重みを付
加してから減算するものであっても良い。

又、アドレス信号として水平ラインに印加する信号の場
合を示したが、これに限定されない。

（効果） 以上詳細に説明したように、本発明による撮像装置は一
個のトランジスタで一画素を構成できるために、高密度
化が極めて容易であり、しかもプルーミングおよびスミ
ア等の現象が少ない。また、高感度であり、夕°イナミ
ックレンジを広くとることができる。

また、光センサセル自体が増幅機能を有しているので、
大きな出力電圧を得ることができる。

さらに、本発明による撮像装置は、簡単な構成で、容量
分割による出力信号レベルの低下を防ぐ事ができる。

【図面の簡単な説明】

第１図（ａ）は、光センサセルの平面図、第１図（ｂ）
はそのＡ−Ａ’線断面図、 第２図は、上記光センサセルの等価回路図、第３図（ａ
）は、バイアス電圧Ｖｂｓ　＝　０．６　Ｖ　とした場
合の蓄積電圧Ｖｐに対する読出し電圧の関係を示す図、
第３図（ｂ）は、バイアス電圧Ｖｂｓに対する読出し時
間の関係を示す図、 第４図（ａ）にリフレッシュ動作時の光センサセルの等
価回路図、第４図（ｂ）は、リフレッシュ時間に対する
ベース電位の変化を示す図、 第５図は上記光センサセルを２次元に配列して構成した
本発明による固体撮像装置の一実施例の回路図、 第６図は、本実施例の動作を説明する為のタイミングチ
ャートである。 ６・・・ベース領域 ７・・・エミッタ領域 ８・・・エミッタ電極 ９・・・キャパシタを極 ３０・・・光センサセル（第１０光電変換素子）３０′
・・・光センサセル（第２の光電変換素子）５５・・・
差動アンプ 出　願　人　　キャノン株式会社 τ≠ジ　Ｉ’ｍ（θ） １０　　　　　　　　　ｄ 第１　回（し少 へイ７スを氏 第４７６α） 貰啄４−’ｒ（ｂ）

Claims (1)

【特許請求の範囲】
1. 半導体トランジスタの制御電極領域の電位をキャパシタ
   を介して制御することにより、前記制御電極領域に光励
   起によって発生したキャリアを蓄積する複数の光電変換
   素子、各光電変換素子の信号を読み出す為に所定の複数
   の光電変換素子の前記制御電極に読み出すべき光電変換
   素子を特定するアドレス信号を印加した状態で、上記所
   定の複数の光電変換素子の出力を順次読み出すよう光電
   変換素子を制御する制御手段、を有する撮像装置。