[go: up one dir, main page]

JPS61147285A - Display element and repair thereof - Google Patents

Display element and repair thereof

Info

Publication number
JPS61147285A
JPS61147285A JP59268593A JP26859384A JPS61147285A JP S61147285 A JPS61147285 A JP S61147285A JP 59268593 A JP59268593 A JP 59268593A JP 26859384 A JP26859384 A JP 26859384A JP S61147285 A JPS61147285 A JP S61147285A
Authority
JP
Japan
Prior art keywords
gate
source
intersection
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59268593A
Other languages
Japanese (ja)
Other versions
JPH0545034B2 (en
Inventor
吉原 諭
芳幸 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59268593A priority Critical patent/JPS61147285A/en
Publication of JPS61147285A publication Critical patent/JPS61147285A/en
Publication of JPH0545034B2 publication Critical patent/JPH0545034B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタ(以下TFTと称す)アレイ
を有し、このTFTの電極爪なり部のショート部の修復
が容易に行ない得る表示素子及びその修復方法に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a display element having a thin film transistor (hereinafter referred to as TFT) array, in which a short-circuit in the electrode claw portion of the TFT can be easily repaired, and a method for repairing the same. It is related to.

従来の技術 本来、 TPTを駆動素子として用いる液晶表示装置は
、透明基板上にTPTに接続した透明な画素電極と、対
向する透明導電膜間に液晶を挾持することによって、」
二下基板を光が透過できる透過構成の表示器を高い画素
密度で作れるという特徴を有している。ところで、この
種の従来装置は、基本的には一枚の基板の上に、ゲート
電極、ドレイン電極、ソース電極の二つの機能を示す電
極をマトリクス状に配置したTFT基板(マトリクス基
板)と、共通電極となる対向電極基板の二枚の基板間に
液晶を挾持して構成されてきた。このような従来構成の
TPT基板を用いた表示装置の一例として、 TPTア
クティブマトリクス型液晶表示装置の概略断面図を第5
図に示す。
Originally, a liquid crystal display device using a TPT as a driving element was created by sandwiching the liquid crystal between a transparent pixel electrode connected to the TPT on a transparent substrate and an opposing transparent conductive film.
It has the feature that it is possible to create a display device with a transmission structure that allows light to pass through the two lower substrates with high pixel density. By the way, this type of conventional device basically has a TFT substrate (matrix substrate) in which electrodes having two functions of a gate electrode, a drain electrode, and a source electrode are arranged in a matrix on a single substrate. It has been constructed by sandwiching liquid crystal between two substrates, a counter electrode substrate serving as a common electrode. As an example of a display device using such a conventional TPT substrate, a schematic cross-sectional view of a TPT active matrix liquid crystal display device is shown in Fig. 5.
As shown in the figure.

第5図を参照して、ガラス基板1上には、スイッチング
回路としてのTPTが形成されるが、このTFTは、^
l、Cr、Gu等の金属薄膜からなるゲート電極2、た
とえばSiN:H層からなる層間絶縁層3および半導体
パット4を包含する。TPTを構成する半導体パット4
としてはたとえばSi、 Cds。
Referring to FIG. 5, a TPT as a switching circuit is formed on the glass substrate 1.
The gate electrode 2 includes a gate electrode 2 made of a metal thin film such as L, Cr, or Gu, an interlayer insulating layer 3 made of, for example, a SiN:H layer, and a semiconductor pad 4. Semiconductor pad 4 forming TPT
For example, Si, Cds.

CdSe、 CdTe、 Te等が用いられ、6 ニ非
晶質、多結晶又は微品質のSiが好適に用いられる。非
晶質SiはH原子又はハロゲン原子(特にF原子)を含
むことができる。H原子又はハロゲン原子はそれぞれ単
独で含まれてもよいし双方が含まれてもよい。層間絶縁
層3及び半導体層4はグロー放電法、CVD法等一般に
知られている多くの方法により作成される。低温で層形
成を行うにはグロー放電法を利用することができる。
CdSe, CdTe, Te, etc. are used, and amorphous, polycrystalline, or fine quality Si is preferably used. Amorphous Si can contain H atoms or halogen atoms (particularly F atoms). Each of the H atom and the halogen atom may be contained alone or both may be contained. The interlayer insulating layer 3 and the semiconductor layer 4 are formed by many commonly known methods such as a glow discharge method and a CVD method. A glow discharge method can be used to form layers at low temperatures.

半導体パット4に接続して、それぞれAfl、Cr。Afl and Cr are connected to the semiconductor pad 4, respectively.

Cu等の金属%1vからなるソース電極5及びドレイン
電極6が設けられ、このドレイン電極と接続して、画素
(表示部)をなす画素電極7が設けられる。画素電極7
としては、たとえばインジウム−スズ酸化物(ITO)
 、酸化スズ、金薄膜等の透明電極を用いることができ
る。
A source electrode 5 and a drain electrode 6 made of a metal such as Cu are provided, and a pixel electrode 7 forming a pixel (display section) is provided connected to the drain electrode. Pixel electrode 7
For example, indium-tin oxide (ITO)
Transparent electrodes such as tin oxide, gold thin film, etc. can be used.

上記したようなTPT構造を覆ってポリイミド、ポリパ
ラキシリレン、ポリビニルアルコール等の有機物薄膜か
らなる液晶配向のための配向層8が設けられ、同様な材
料からなる対向基板12の配向層9との間に、ツィステ
ッドネマチック(TN)液晶層10が挾持される。対向
基板12は、基板1と同様なガラス基板であり、画素電
極7に対向する対向電極l1l−に、L記した配向層9
を有する。これら基板l及び+ 2−1−の電極その他
の素子は通常の8M堆積法及びフォトリソエツチング法
により形成することができる。また基板lと12とは、
適宜シール部材により固定して間隙を、例えば5〜lO
μmに保持し、この間隙に液晶10が封入される。これ
ら基板lおよび12の円外側には、更に一対の偏光板1
3及び14が、例えばクロスニコルあるいはパラレルニ
コルの関係に配置され、照射光15による画像表示に供
される。
An alignment layer 8 for liquid crystal alignment made of an organic thin film such as polyimide, polyparaxylylene, polyvinyl alcohol, etc. is provided covering the TPT structure as described above, and is connected to the alignment layer 9 of the counter substrate 12 made of the same material. A twisted nematic (TN) liquid crystal layer 10 is sandwiched between them. The counter substrate 12 is a glass substrate similar to the substrate 1, and an alignment layer 9 marked with L is provided on the counter electrode l1l- facing the pixel electrode 7.
has. These substrates 1 and +2-1- electrodes and other elements can be formed by the usual 8M deposition method and photolithography method. Moreover, the substrates l and 12 are
Fix with an appropriate sealing member to maintain a gap of, for example, 5 to 10
The gap is maintained at .mu.m, and the liquid crystal 10 is sealed in this gap. A pair of polarizing plates 1 is further placed on the outer side of the substrates l and 12.
3 and 14 are arranged, for example, in a crossed nicol or parallel nicol relationship, and are used for image display using irradiation light 15.

第6図は、このようなTPTをマトリクス配置した時の
等価回路図である。前記ゲート電極の配線が、必要な例
えば走査線XI  + x7 1 x3  、・・・X
nに相当する本数設けられ、前記ソースの配線は、所望
の水平方向解像度を午えるに必要な、例えば信号線V+
  、V2 、y3 +・・・y−に相当する本数設け
られる。各交点に前記TFT 21が各々設けられ、各
々のドレインに対し画素となる電極と対向電極間で液晶
の画素22が構成される。端子23は対向電極によって
共通接続されている。
FIG. 6 is an equivalent circuit diagram when such TPTs are arranged in a matrix. The wiring of the gate electrode is connected to the necessary scanning lines XI + x7 1 x3, . . .
The number of the source wirings is equal to n, and the source wiring includes, for example, a signal line V+ necessary to achieve a desired horizontal resolution.
, V2, y3 +...y-. The TFT 21 is provided at each intersection, and a liquid crystal pixel 22 is formed between an electrode serving as a pixel for each drain and a counter electrode. The terminals 23 are commonly connected by opposing electrodes.

この表示パネルの駆動は、例えばゲート線に画素信号を
、ソース線には駆動用電圧を走査して印加すると(ゲー
ト線に信号が入力されている間に限って)、これらの電
極の交点のうちの選択された箇所でンース〜ドレイン(
ドツト電極)間が導通して、ドレイン電極と対向電極と
の間で電場が生じ、液晶層の液晶分子の配列状態が変化
することにより表示が行われる。
To drive this display panel, for example, by scanning and applying a pixel signal to the gate line and a driving voltage to the source line (only while the signal is being input to the gate line), the intersection of these electrodes is drain at the selected location (
Conductivity occurs between the dot electrodes), an electric field is generated between the drain electrode and the counter electrode, and the arrangement of liquid crystal molecules in the liquid crystal layer changes, thereby producing a display.

第7図は、このような構成の表示装置のTFT側基板の
中位セルを示す平面図である。
FIG. 7 is a plan view showing the middle cell of the TFT side substrate of the display device having such a configuration.

第7図において、31はゲート配線部で、32はゲート
である。
In FIG. 7, 31 is a gate wiring section, and 32 is a gate.

このゲート上に絶縁層(図示せず)を介して設けた半導
体パット34があり、その一端に接してソース線及びソ
ース配線35があり、半導体の他端にはドレイン36が
あり、絶縁層に設けられたコンタクトホール3Baを介
して、透明電極37が表示画素として設けられている。
There is a semiconductor pad 34 provided on this gate via an insulating layer (not shown), a source line and a source wiring 35 are in contact with one end of the pad, and a drain 36 is in contact with the other end of the semiconductor, and the insulating layer is connected to a drain 36. A transparent electrode 37 is provided as a display pixel via the provided contact hole 3Ba.

光導電性を有する半導体材料を用いるときには、少なく
とも半導体パット34の下のゲート32は遮光性の材料
が好適であり、ゲート配線部31も金属が用も・られる
。同時にTFThにも絶縁層を介して遮光層33が設け
られると有効で、例えばこの端子もコンタクトホール3
3aを介してゲート線31に接続できる。この構成によ
ってX方向のピッチP!と、y方向のピッチpyを繰り
返しパターンとして、多数の画素が作られる。このパネ
ルで表示に有効な光学的変化を示す部分は、透明電極3
7で構成するドレイン部のみである。図から明らかなよ
うに、ゲート配線部31、ソース配線35は直接液晶を
動作して表示に利用することはできない。即ち1画素に
相当するPxXPyの面積のうち、表示効果を示さない
スペースは、ゲート線とその配線の為の隙間、ソース線
とその隙間、及びTFT自体とその遮光部材によるもの
である。
When a photoconductive semiconductor material is used, at least the gate 32 below the semiconductor pad 34 is preferably made of a light-shielding material, and the gate wiring portion 31 may also be made of metal. At the same time, it is effective to provide a light shielding layer 33 on the TFTh via an insulating layer.For example, this terminal also has a contact hole 33.
It can be connected to the gate line 31 via 3a. With this configuration, the pitch in the X direction is P! A large number of pixels are created by repeating the pitch py in the y direction as a pattern. The part of this panel that shows optical changes effective for display is the transparent electrode 3.
Only the drain section consists of 7. As is clear from the figure, the gate wiring section 31 and the source wiring 35 cannot directly operate the liquid crystal and be used for display. That is, in the area of PxXPy corresponding to one pixel, the space that does not exhibit a display effect is due to the gap between the gate line and its wiring, the gap between the source line and its wiring, and the TFT itself and its light shielding member.

[発明が解決しようとする問題点] この様なTPT基板を用いてモ面パネル表示を行なうに
際しては、ゲート配線部31とソース配線35が、電気
的に接続されていてはならない。しかし、実際には、プ
ロセス中のゴミ等の影響でゲート配線部31とソース配
線35が重なり合った部分35bでショートすることが
ある。この部分がショートすると、ゲート配線部31に
印加された信号と、ソース配線35に印加された信号と
がまざり合い、結果としてショートしたゲート配線とソ
ース配線にTPTを介して接続しているすべての透明電
極へ、まざり合った信号が印加され、パネル表示として
見た場合十字線状の欠陥となって現われる。
[Problems to be Solved by the Invention] When displaying a large screen panel using such a TPT substrate, the gate wiring section 31 and the source wiring 35 must not be electrically connected. However, in reality, a short circuit may occur at a portion 35b where the gate wiring portion 31 and the source wiring 35 overlap due to the influence of dust or the like during the process. When this part is short-circuited, the signal applied to the gate wiring section 31 and the signal applied to the source wiring 35 are mixed, and as a result, all the signals connected to the short-circuited gate wiring and source wiring via TPT are mixed. Mixed signals are applied to the transparent electrode, which appears as a crosshair-shaped defect when viewed as a panel display.

本発明はこの様な従来の問題点に鑑みなされたもので、
比較的製造−1;の困難性を伴なわずに、十字線状の欠
陥のない高密度画素表示を可能とするTPT駆動の表示
を素子及びその修復方法提供することにある。
The present invention was made in view of these conventional problems.
An object of the present invention is to provide a TPT-driven display element and a method for repairing the same, which enables high-density pixel display without crosshair-like defects, without having to be relatively difficult to manufacture.

[問題点を解決するための手段]及び[作用]第1の発
明の表示素子は、複数個の電極を備えている。薄膜トラ
ンジスタアレイを設けた第1の基板と、対向電極を設け
た第2の基板間に電気光学的変調材料の層を挾持した構
造を有する表示素子において、前記薄膜トランジスタア
レイのゲート線とソース線の交差部の該ゲート線部もし
くはソース線部を少なくとも2木に分割し、該交差部の
前後で1本に結合させたものである。
[Means for solving the problem] and [Operation] The display element of the first invention includes a plurality of electrodes. In a display element having a structure in which a layer of an electro-optic modulating material is sandwiched between a first substrate provided with a thin film transistor array and a second substrate provided with a counter electrode, an intersection between a gate line and a source line of the thin film transistor array is provided. The gate line section or source line section of the section is divided into at least two trees, which are combined into one tree before and after the intersection.

第2の発明は、前記第1の発明の表示素子を修復する方
法であって、前記した電極構成において、ゲート配線部
とソース配線部を電気的にショートチェックすることに
より、ショート箇所を確認し、ショート部の、2木に分
割しているゲート配線部、あるいはソース配線部の交差
部の前後を、レーザ等の手段により切断することにより
、ゲート信号とソース信号がまざり合うことを防止する
ものである。
A second invention is a method for repairing the display element of the first invention, which comprises: checking for electrical shorts between the gate wiring part and the source wiring part in the electrode configuration described above; , which prevents the gate signal and source signal from mixing by cutting the short part before and after the intersection of the gate wiring part or the source wiring part, which is divided into two trees, using a laser or other means. It is.

[実施例] 松材の図面に基づいて本発明の詳細な説明する。[Example] The invention will be explained in detail based on drawings of pine wood.

第1図は、本発明表示素子のソース配線を分割した一実
施例を示す部分平面図、第2図は、ゲート配線を分割し
た一実施例を示す部分平面図であり、第3図はゲート配
線部とソース配線部の交差部の一例を拡大して示す部分
平面拡大図である。
FIG. 1 is a partial plan view showing an example in which the source wiring of a display element of the present invention is divided, FIG. 2 is a partial plan view showing an example in which the gate wiring is divided, and FIG. 3 is a partial plan view showing an example in which the gate wiring is divided. FIG. 3 is an enlarged partial plan view showing an example of an intersection between a wiring portion and a source wiring portion;

第3図においてソース配線35はゲート配線31と交差
する部分の前後で2分割され交差部85b1 と65b
2でゲート配線31と交差している。いまソース配線3
5を形成後、ソース配線部とゲート配線部のショート箇
所をショートチェッカーで15V印加し検査すると、シ
ョート箇所6日は灰色〜黒色の点となって顕微鏡で確認
できる。このショート箇所68のある交差部65b1 
の前後のソース配線部を、炭酸ガスレーザにより切断す
ることにより、ショート箇所68をソース配線35から
分離できた。第4図に修復後の部分平面拡大図を示す。
In FIG. 3, the source wiring 35 is divided into two parts before and after the part where it intersects with the gate wiring 31, and the crossing parts 85b1 and 65b
2 intersects with the gate wiring 31. Now source wiring 3
After forming No. 5, when inspecting the short-circuit portion between the source wiring portion and the gate wiring portion by applying 15 V with a short checker, the short-circuit portion No. 6 becomes a gray to black dot and can be confirmed with a microscope. Intersection 65b1 where this short point 68 is located
The short-circuit portion 68 could be separated from the source wire 35 by cutting the source wire portions before and after the source wire 35 using a carbon dioxide laser. FIG. 4 shows an enlarged partial plan view after repair.

上記実施例ではソース配線を2分割にした例について述
べたが、第2図に示したように、ゲート配線を2分割し
た場合でも、同様にショート箇所を修復することが可能
である。
In the above embodiment, an example in which the source wiring is divided into two parts has been described, but even if the gate wiring is divided into two parts as shown in FIG. 2, it is possible to repair the short circuit in the same way.

また、本発明は、液晶として前述のTN液晶の他に、米
国特許第4387924号公報に記載されたカイラルス
メクチックCまたはH液晶を用いることができる。
Further, in the present invention, in addition to the above-mentioned TN liquid crystal, chiral smectic C or H liquid crystal described in US Pat. No. 4,387,924 can be used as the liquid crystal.

[発明の効果] 本発明は、ソース配線もしくはゲート配線を、」−記配
線の交差部の前で2分割し、後で1本に結合するように
したので、ショート箇所の修復が可能となり、歩留りが
大幅に向上した。
[Effects of the Invention] According to the present invention, the source wiring or the gate wiring is divided into two parts before the intersection of the two wirings, and is later combined into one. Therefore, it is possible to repair short-circuited parts. Yield was significantly improved.

すなわち、歩留りについては、交差部がN箇所、ショー
ト箇所がn箇所とすると、歩留りY(%) = (1−
−) X 100となる。ところが、本発明の交差部で
2分割する方法をとると、同はN嬌10万個、n 辷1
0個であるため、n’ = (T10 )・−−LT−
=ON2        10 よって本発明の交差部で2分割し、レーザ等の手段で修
復することにより、十字線状の線欠陥を、はぼ0%にす
ることができた。」−記のことから、ソース配線部とゲ
ート配線部の交差部の分割の割合を増していけば、たと
えば、ソース配線部およびゲート配線部とも2分割にし
、1本のソース配線と1本のゲート配線の交差部を4箇
所にすると、さらに歩留りが向トすることは、明らかで
ある。しかし、交差部を必要以−1−に増やすとは、表
示部の有効表示面積率を低下させるため好ましくなく、
ソース配線部、もしくはゲート配線部の一方を交差部で
2本に分割し、該交差部の前後で1本に結合するだけで
、必要かつ十分である。また、修復千一段については、
レーザによる切断を実施例では用いたが、ソース配線形
成後、感光性レジストを塗布し、切断すべき箇所に感光
光線を照射し、現像後、ソース配線材料を溶解するエツ
チング液に佼漬して切断する方法等も用いることができ
る。
In other words, regarding the yield, if there are N crossing points and n short points, the yield Y (%) = (1-
-) becomes X 100. However, if we adopt the method of the present invention, which divides into two at the intersection, the number of parts is N 100,000, and n length 1.
Since there are 0 pieces, n' = (T10)・--LT-
=ON2 10 Therefore, by dividing the film into two at the intersection of the present invention and repairing it using means such as a laser, it was possible to reduce the number of cross-hair-like line defects to approximately 0%. ”-, if we increase the division ratio at the intersection of the source wiring part and the gate wiring part, for example, we can divide both the source wiring part and the gate wiring part into two parts, and create one source wiring and one It is clear that the yield is further improved if the gate wirings have four intersections. However, increasing the number of intersections by more than necessary is undesirable because it reduces the effective display area ratio of the display section.
It is necessary and sufficient to simply divide either the source wiring section or the gate wiring section into two at the intersection and connect them into one before and after the intersection. Also, regarding the restoration 111 steps,
Cutting with a laser was used in the example, but after forming the source wiring, a photosensitive resist was applied, the area to be cut was irradiated with a photosensitive beam, and after development, it was immersed in an etching solution that dissolves the source wiring material. A cutting method etc. can also be used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明で用いる表示素子のソース配線を分割し
た一実施例を示す部分平面図、第2図はゲート配線を分
割した一実施例を示す部分平面図、第3図はゲート配線
部とソース配線部の交差部の一例を拡大して示す部分平
面拡大図、第4図は、第3図の修復後の部分平面拡大図
、第5図は従来構成のTPT基板を用いたTPTアクテ
ィブマトリクス型液晶表示装置の概略断面図、第6図は
TPTをマトリ クス配置した時の等価回路図、第7図
はTFT側基板の中位セルを示す平面図である。 ■、12ニガラス基板、2:ゲート電極、3:絶縁層、
4.34:半導体バット、5:ソース電極、6.36:
 ドレイン、7.37.37a:表示画素電極、lO:
液晶、11:対向電極、31:ゲート配線、32:ゲー
ト、35:ソース、 35a  :ソース配線、Xl 
、 x7−・・xn :ゲート線、yl 、  y7・
・・y、:ソース線、65b1.65b2:ソース配線
とゲート配線の交差部、68:交差部のシゴート箇所
FIG. 1 is a partial plan view showing an example in which the source wiring of a display element used in the present invention is divided, FIG. 2 is a partial plan view showing an example in which the gate wiring is divided, and FIG. 3 is a gate wiring section. FIG. 4 is an enlarged partial plan view showing an example of the intersection of the and source wiring, FIG. 4 is an enlarged partial plan view after repair of FIG. 3, and FIG. 5 is a TPT active using a TPT substrate with a conventional configuration. FIG. 6 is a schematic cross-sectional view of a matrix type liquid crystal display device, FIG. 6 is an equivalent circuit diagram when TPTs are arranged in a matrix, and FIG. 7 is a plan view showing an intermediate cell of the TFT side substrate. ■, 12 glass substrate, 2: gate electrode, 3: insulating layer,
4.34: Semiconductor batt, 5: Source electrode, 6.36:
Drain, 7.37.37a: Display pixel electrode, lO:
Liquid crystal, 11: Counter electrode, 31: Gate wiring, 32: Gate, 35: Source, 35a: Source wiring, Xl
, x7-...xn: gate line, yl, y7-
・・y,: Source line, 65b1.65b2: Intersection of source wiring and gate wiring, 68: Switch point at intersection

Claims (1)

【特許請求の範囲】 1)複数個の電極を備えている、薄膜トランジスタアレ
イを設けた第1の基板と、対向電極を設けた第2の基板
間に電気光学的変調材料の層を挾持した構造を有する表
示素子において、前記薄膜トランジスタアレイのゲート
線とソース線の交差部の該ゲート線部、もしくは該ソー
ス線部を、少なくとも2本以上に分割し、該交差部の前
後で1本に結合されていることを特徴とする表示素子。 2)前記薄膜トランジスタアレイのゲート線とソース線
の交差部の該ゲート線部、もしくは該ソース線部の、少
なくとも2本以上に分割している交差部において、該ゲ
ート線と該ソース線のショートしている箇所の前後で分
割している該ゲート線部もしくは該ソース線部を切断す
ることを特徴とする表示素子の修復方法。
[Claims] 1) A structure in which a layer of electro-optic modulating material is sandwiched between a first substrate provided with a thin film transistor array and a second substrate provided with a counter electrode, each of which has a plurality of electrodes. In the display element, the gate line portion or the source line portion at the intersection of the gate line and the source line of the thin film transistor array is divided into at least two lines, and the lines are combined into one line before and after the intersection. A display element characterized by: 2) A short-circuit between the gate line and the source line at the intersection of the gate line and the source line of the thin film transistor array, or at an intersection where the source line is divided into at least two lines. A method for repairing a display element, the method comprising cutting the gate line portion or the source line portion, which are divided before and after a location where the damage occurs.
JP59268593A 1984-12-21 1984-12-21 Display element and repair thereof Granted JPS61147285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59268593A JPS61147285A (en) 1984-12-21 1984-12-21 Display element and repair thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59268593A JPS61147285A (en) 1984-12-21 1984-12-21 Display element and repair thereof

Publications (2)

Publication Number Publication Date
JPS61147285A true JPS61147285A (en) 1986-07-04
JPH0545034B2 JPH0545034B2 (en) 1993-07-08

Family

ID=17460685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59268593A Granted JPS61147285A (en) 1984-12-21 1984-12-21 Display element and repair thereof

Country Status (1)

Country Link
JP (1) JPS61147285A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221325A (en) * 1987-03-11 1988-09-14 Fujitsu Ltd thin film transistor matrix
JPH01166020A (en) * 1987-11-20 1989-06-29 Philips Gloeilampenfab:Nv Multiple level circuit, manufacture thereof and display device incorporating the same
JPH0536844A (en) * 1991-08-02 1993-02-12 Mitsubishi Electric Corp Semiconductor device
JPH05224234A (en) * 1992-01-30 1993-09-03 Nec Corp Thin-film transistor substrate
JPH08106108A (en) * 1994-10-05 1996-04-23 Fujitsu Ltd Thin film transistor matrix and manufacturing method thereof
US5940056A (en) * 1996-04-15 1999-08-17 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2008073768A (en) * 2006-08-25 2008-04-03 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008268860A (en) * 2007-04-17 2008-11-06 Beijing Boe Optoelectronics Technology Co Ltd Liquid crystal display, and manufacturing method and repairing method thereof
JP2010049260A (en) * 2008-08-22 2010-03-04 Qinghua Univ Liquid crystal display
JP2013218344A (en) * 2013-05-29 2013-10-24 Sharp Corp Substrate for display device, and liquid crystal display device using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088985A (en) * 1983-10-21 1985-05-18 セイコーインスツルメンツ株式会社 Matrix type liquid crystal display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6088985A (en) * 1983-10-21 1985-05-18 セイコーインスツルメンツ株式会社 Matrix type liquid crystal display panel

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221325A (en) * 1987-03-11 1988-09-14 Fujitsu Ltd thin film transistor matrix
JPH01166020A (en) * 1987-11-20 1989-06-29 Philips Gloeilampenfab:Nv Multiple level circuit, manufacture thereof and display device incorporating the same
JPH0536844A (en) * 1991-08-02 1993-02-12 Mitsubishi Electric Corp Semiconductor device
JPH05224234A (en) * 1992-01-30 1993-09-03 Nec Corp Thin-film transistor substrate
JPH08106108A (en) * 1994-10-05 1996-04-23 Fujitsu Ltd Thin film transistor matrix and manufacturing method thereof
US5940056A (en) * 1996-04-15 1999-08-17 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2008073768A (en) * 2006-08-25 2008-04-03 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008268860A (en) * 2007-04-17 2008-11-06 Beijing Boe Optoelectronics Technology Co Ltd Liquid crystal display, and manufacturing method and repairing method thereof
US8654053B2 (en) 2007-04-17 2014-02-18 Beijing Boe Optoelectronics Technology Co., Ltd. Liquid crystal display device, manufacturing method and repair method thereof
JP2010049260A (en) * 2008-08-22 2010-03-04 Qinghua Univ Liquid crystal display
JP2013218344A (en) * 2013-05-29 2013-10-24 Sharp Corp Substrate for display device, and liquid crystal display device using the same

Also Published As

Publication number Publication date
JPH0545034B2 (en) 1993-07-08

Similar Documents

Publication Publication Date Title
US6392730B2 (en) Liquid crystal display device with specified overlapping and nonoverlapping areas in a pixel
US8358394B2 (en) Liquid crystal display
US6724444B2 (en) Liquid crystal display device
US7821609B2 (en) Display device
US20020008799A1 (en) Liquid crystal display unit
JPH095793A (en) Liquid crystal display
JPS61147285A (en) Display element and repair thereof
JP3125411B2 (en) Liquid crystal display
JP3119357B2 (en) Liquid crystal display
JP3272848B2 (en) Liquid crystal display device
JP3340894B2 (en) Active matrix type liquid crystal display
JPH10186410A (en) Liquid crystal display
KR20040057785A (en) Liquid Crystal Display Device
JP2804261B2 (en) Liquid crystal display
JP2801591B2 (en) Liquid crystal display
JP2818159B2 (en) Liquid crystal display
KR100282932B1 (en) Thin film device
JP3595327B2 (en) Liquid crystal display
JP3418683B2 (en) Active matrix type liquid crystal display
JP2007047277A (en) Liquid crystal display device
JPH1124104A (en) Liquid crystal display
JP2004280130A (en) Liquid crystal display
JPH10206897A (en) Liquid crystal display