JPS6114668B2 - - Google Patents
Info
- Publication number
- JPS6114668B2 JPS6114668B2 JP168777A JP168777A JPS6114668B2 JP S6114668 B2 JPS6114668 B2 JP S6114668B2 JP 168777 A JP168777 A JP 168777A JP 168777 A JP168777 A JP 168777A JP S6114668 B2 JPS6114668 B2 JP S6114668B2
- Authority
- JP
- Japan
- Prior art keywords
- hollow
- insulator
- hollow member
- semiconductor
- metal header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Bipolar Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子、特に高周波高出力用半導
体素子を装着するに適した半導体素子用容器に関
する。
体素子を装着するに適した半導体素子用容器に関
する。
従来より半導体素子を装着するための容器はそ
の半導体素子の持つ諸特性を出来るだけ劣化させ
ずに外部回路に導くことが出来るような構成とさ
れていることは当然であり、そのためその種類も
多岐にわたつて提供されている。
の半導体素子の持つ諸特性を出来るだけ劣化させ
ずに外部回路に導くことが出来るような構成とさ
れていることは当然であり、そのためその種類も
多岐にわたつて提供されている。
第1図は、その代表的な例を使用した半導体装
置であり、これを従来例として説明する。1は熱
伝導度の良い材質、例えば銅より成る金属ヘツダ
ーであり、その中心領領域に2条の平行な矩形の
突起部1a,1bを有している。そして2条の突
起部1a,1bの間には絶縁性であつて熱伝導度
の良い材質、例えばベリリアセラミツクより成る
素子保持用の半導体保持板2が接合されるが、こ
の半導体保持板2は上面にメタライズ層3を施さ
れていることにより、このメタライズ層3が半導
体素子4の搭載面とされる。また金属ヘツダー1
上にはその2条の突起部1a,1bを囲むような
端子取付用の中空絶縁体5が接合されるが、この
絶縁体5の上面の一部にも一対の端子取付用導電
層としてのメタライズ層6a,6bが施されてい
る。このメタライズ層6a,6bは入力及び出力
のための導電層であるが、その形状を任意に規定
出来るので外部回路とのインピーダンス整合を調
整する機能をも果たし得る。
置であり、これを従来例として説明する。1は熱
伝導度の良い材質、例えば銅より成る金属ヘツダ
ーであり、その中心領領域に2条の平行な矩形の
突起部1a,1bを有している。そして2条の突
起部1a,1bの間には絶縁性であつて熱伝導度
の良い材質、例えばベリリアセラミツクより成る
素子保持用の半導体保持板2が接合されるが、こ
の半導体保持板2は上面にメタライズ層3を施さ
れていることにより、このメタライズ層3が半導
体素子4の搭載面とされる。また金属ヘツダー1
上にはその2条の突起部1a,1bを囲むような
端子取付用の中空絶縁体5が接合されるが、この
絶縁体5の上面の一部にも一対の端子取付用導電
層としてのメタライズ層6a,6bが施されてい
る。このメタライズ層6a,6bは入力及び出力
のための導電層であるが、その形状を任意に規定
出来るので外部回路とのインピーダンス整合を調
整する機能をも果たし得る。
7は容器の気密封止蓋体のためのフレーム状絶
縁基板である。
縁基板である。
ところで、メタライズ層3に装着する半導体素
子4と外部回路との電気的接続は、例えば半導体
素子4がバイポーラ型トランジスタの場合であれ
ば、メタライズ層3はコレクタと接続され、更に
このメタライズ層3は金属細線8bのボンデイン
グによつてメタライズ層6bと接続され、またメ
タライズ層6bからは外部引出しリード9bbに
より外部回路へ出力として導出される。
子4と外部回路との電気的接続は、例えば半導体
素子4がバイポーラ型トランジスタの場合であれ
ば、メタライズ層3はコレクタと接続され、更に
このメタライズ層3は金属細線8bのボンデイン
グによつてメタライズ層6bと接続され、またメ
タライズ層6bからは外部引出しリード9bbに
より外部回路へ出力として導出される。
一方、入力側については半導体素子4の入力電
極とメタライズ層6aとの接続が直接、金属細線
8aによつて行なわれ、メタライズ層6aは外部
引出しリード9aを介して外部回路と接続され
る。次に接地電極については金属ヘツダー1が導
電性であるのでその突起部1a,1bの上面と金
属細線8c,8dによつて行なわれる。
極とメタライズ層6aとの接続が直接、金属細線
8aによつて行なわれ、メタライズ層6aは外部
引出しリード9aを介して外部回路と接続され
る。次に接地電極については金属ヘツダー1が導
電性であるのでその突起部1a,1bの上面と金
属細線8c,8dによつて行なわれる。
かゝる構成による半導体素子用容器においては
半導体装置の高出力化および高周波化のために、
入力側の矩形状突起部1aの幅を拡げることによ
つて、MOSチツプコンデンサ等の整合回路用素
子を載置することが可能となり、整合回路を容器
内部に設けることができる。また、一般には半導
体素子4をより効率的に動作させるため、入力側
を容量性に、出力側を誘導性に設計されており、
このための容器構成として入力側のメタライズ層
6aと外部引出しリード9aとの接合面積は大き
くして容量性の寄生素子を形成し、出力側のメタ
ライズ層6aと外部引出しリード9bとの接合面
積は小さくして誘導性の寄生素子を形成すること
が実施されている。もちろん、これらの寄生素子
のインピーダンスは小さい方が良く、特に高周波
領域、例えば4GHz以上における動作の場合に
は、逆にメタライズ層6a,6bによつて生ずる
寄生素子が半導体素子4の特性を不安定化するこ
とがある。また寄生素子のインピーダンスが大き
いと、上述の内部整合回路を設ける場合にはその
設計が極めて困難になる。
半導体装置の高出力化および高周波化のために、
入力側の矩形状突起部1aの幅を拡げることによ
つて、MOSチツプコンデンサ等の整合回路用素
子を載置することが可能となり、整合回路を容器
内部に設けることができる。また、一般には半導
体素子4をより効率的に動作させるため、入力側
を容量性に、出力側を誘導性に設計されており、
このための容器構成として入力側のメタライズ層
6aと外部引出しリード9aとの接合面積は大き
くして容量性の寄生素子を形成し、出力側のメタ
ライズ層6aと外部引出しリード9bとの接合面
積は小さくして誘導性の寄生素子を形成すること
が実施されている。もちろん、これらの寄生素子
のインピーダンスは小さい方が良く、特に高周波
領域、例えば4GHz以上における動作の場合に
は、逆にメタライズ層6a,6bによつて生ずる
寄生素子が半導体素子4の特性を不安定化するこ
とがある。また寄生素子のインピーダンスが大き
いと、上述の内部整合回路を設ける場合にはその
設計が極めて困難になる。
高出力用途のトランジスタに於いては、そのチ
ツプ形状は高出力になる程細長い形状となり、そ
れに伴ないメタライズ層6a,6bの半導体素子
と平行なる方向の幅も広くなる。このため、高出
力用途のトランジスタに於いては、端子取付用の
中空絶縁体5の幅を小さくし、メタライズ層6
a,6bの面積を小さくしたり、絶縁体5の下部
に空胴層を形成し、エアーギヤツプを設け実効的
に誘電率を小さくする等によりメタライズ層6
a,6bと金属ヘツダーとの間に生ずる寄生容量
を小さくすることが試みられている。しかしなが
らかゝる構造では中空絶縁体5の機械的強度は必
然的に弱められる傾向にあるが、高出力素子用と
して容器が10mm×10mm程度まで大型化するに従つ
て、金属ヘツダー1と中空絶縁体5の熱膨張率の
差によつて生じる機械的歪が増大するため、更に
この傾向が強められる。
ツプ形状は高出力になる程細長い形状となり、そ
れに伴ないメタライズ層6a,6bの半導体素子
と平行なる方向の幅も広くなる。このため、高出
力用途のトランジスタに於いては、端子取付用の
中空絶縁体5の幅を小さくし、メタライズ層6
a,6bの面積を小さくしたり、絶縁体5の下部
に空胴層を形成し、エアーギヤツプを設け実効的
に誘電率を小さくする等によりメタライズ層6
a,6bと金属ヘツダーとの間に生ずる寄生容量
を小さくすることが試みられている。しかしなが
らかゝる構造では中空絶縁体5の機械的強度は必
然的に弱められる傾向にあるが、高出力素子用と
して容器が10mm×10mm程度まで大型化するに従つ
て、金属ヘツダー1と中空絶縁体5の熱膨張率の
差によつて生じる機械的歪が増大するため、更に
この傾向が強められる。
また突起部1a上に形成される内部整合回路用
のMOSチツプコンデンサもシリコンを材質とす
る場合には、その熱膨張率の差によりチツプ装着
後の温度変化によりクラツクを生じせしめる。こ
のため容器の製造工程および半導体素子搭載後に
ネジ止め用の放熱板にヘツダーを装着する時点等
で各所にクラツクが生じたりして気密性が損なわ
れやすく、容器の製造歩留り、信頼性等に大きな
問題が生じていた。
のMOSチツプコンデンサもシリコンを材質とす
る場合には、その熱膨張率の差によりチツプ装着
後の温度変化によりクラツクを生じせしめる。こ
のため容器の製造工程および半導体素子搭載後に
ネジ止め用の放熱板にヘツダーを装着する時点等
で各所にクラツクが生じたりして気密性が損なわ
れやすく、容器の製造歩留り、信頼性等に大きな
問題が生じていた。
この問題は半導体素子用容器が、高出力用のた
めに容器を大型化する場合や、内部整合回路を設
けるために大型化する場合や、入力および出力側
の寄生素子の容量等のインピーダンスを小さくす
る場合にはクラツクが生じたり、気密性が損なわ
れる傾向があつた。
めに容器を大型化する場合や、内部整合回路を設
けるために大型化する場合や、入力および出力側
の寄生素子の容量等のインピーダンスを小さくす
る場合にはクラツクが生じたり、気密性が損なわ
れる傾向があつた。
本発明は、以上のような欠点を有さず、気密性
の高い大型の容器で、かつ内部整合回路の構成に
適する構造を有する半導体素子用容器を提供する
のが目的である。
の高い大型の容器で、かつ内部整合回路の構成に
適する構造を有する半導体素子用容器を提供する
のが目的である。
本発明は、原理的には熱伝導率がよく、かつ熱
膨張率も大きい金属ヘツダーを小型化し、リード
取付用中空絶縁体との直接的接合を避けて、中空
絶縁体と同程度の熱膨張率を有する部材を介在さ
せることによりクラツクの発生を防止し、気密性
及び歩留りを改善することにある。
膨張率も大きい金属ヘツダーを小型化し、リード
取付用中空絶縁体との直接的接合を避けて、中空
絶縁体と同程度の熱膨張率を有する部材を介在さ
せることによりクラツクの発生を防止し、気密性
及び歩留りを改善することにある。
従つて、本発明は具体的には金属ヘツダーは熱
放散を必要とする半導体素子保持板のみが搭置さ
れる程度まで小型化して、金属ヘツダーの表面中
央部の上部で貫通する穴を有する中空部材と、こ
の中空部材と同程度の熱膨張率を有する絶縁物か
ら成り、中央に前記中空部材の貫通穴よりも大き
い貫通孔を備えた中空絶縁体とを備え、この中空
部材を金属ヘツダーの表面中央部が中空部材の孔
から露出するように接合し、この中空部材上に中
空絶縁体を取付け、必要に応じ更に中空部材上面
で中空絶縁体よりは内側に2条の突起部を設けそ
の上端面に端子取付用の導電層を設けることによ
り実施される。
放散を必要とする半導体素子保持板のみが搭置さ
れる程度まで小型化して、金属ヘツダーの表面中
央部の上部で貫通する穴を有する中空部材と、こ
の中空部材と同程度の熱膨張率を有する絶縁物か
ら成り、中央に前記中空部材の貫通穴よりも大き
い貫通孔を備えた中空絶縁体とを備え、この中空
部材を金属ヘツダーの表面中央部が中空部材の孔
から露出するように接合し、この中空部材上に中
空絶縁体を取付け、必要に応じ更に中空部材上面
で中空絶縁体よりは内側に2条の突起部を設けそ
の上端面に端子取付用の導電層を設けることによ
り実施される。
以下に本発明の実施例を第2図に参照して説明
する。
する。
断面図としての第2図aにおいて、1〜9の各
構成要素は従来例と同様なので説明を省くが、金
属ヘツダー1は第2図bから明らかなように、ス
テム14上に載置されており、素子保持用絶縁体
2より多少大きめな程度まで小形化されている。
構成要素は従来例と同様なので説明を省くが、金
属ヘツダー1は第2図bから明らかなように、ス
テム14上に載置されており、素子保持用絶縁体
2より多少大きめな程度まで小形化されている。
この小形化された金属ヘツダー1の上面が、露
出する位置に中空絶縁体5の熱膨張率に近い熱膨
張率を有する材質による中空部材10の孔が配置
されるように中空部材10が接合され、金属ヘツ
ダー1の露出上面上に素子保持板2が接合され、
さらに前記中空部材10の上面に突起部1a,1
bを接合しかつ、上端部にリード取付用中空絶縁
体5を接合する。
出する位置に中空絶縁体5の熱膨張率に近い熱膨
張率を有する材質による中空部材10の孔が配置
されるように中空部材10が接合され、金属ヘツ
ダー1の露出上面上に素子保持板2が接合され、
さらに前記中空部材10の上面に突起部1a,1
bを接合しかつ、上端部にリード取付用中空絶縁
体5を接合する。
このように構成した上で、中空絶縁体5上に容
器の気密封止蓋体のためのフレーム状絶縁基板7
及びメタライズ層6a,6bのそれぞれには外部
引出しリード9a,9bをそれぞれ接合する。
器の気密封止蓋体のためのフレーム状絶縁基板7
及びメタライズ層6a,6bのそれぞれには外部
引出しリード9a,9bをそれぞれ接合する。
なお、半導体素子4は素子保持板2のコレクタ
用のメタライズ層3に装着され、さらにMOSチ
ツプコンデンサ等から成る内部整合回路用受動素
子11が突起部1a上に装着され、半導体素子4
と受動素子11はメタライズ層間及びメタライズ
層間の電気的接続は従来例と同様金属細線によつ
て行なわれるが、半導体素子4と受動素子11を
接続する金属細線8eおよび受動素子11と入力
側リード取付メタライズ層6aを接続する金属細
線8fは内部整合回路においてのインダクタンス
素子としての機能を有する。
用のメタライズ層3に装着され、さらにMOSチ
ツプコンデンサ等から成る内部整合回路用受動素
子11が突起部1a上に装着され、半導体素子4
と受動素子11はメタライズ層間及びメタライズ
層間の電気的接続は従来例と同様金属細線によつ
て行なわれるが、半導体素子4と受動素子11を
接続する金属細線8eおよび受動素子11と入力
側リード取付メタライズ層6aを接続する金属細
線8fは内部整合回路においてのインダクタンス
素子としての機能を有する。
以上のように金属ヘツダー1上に接合された素
子保持板2上に半導体素子4を装着するので、発
生する熱は従来例と同様に極めて効率的に放熱が
行なわれる。また、突起部1a,1bは中空部材
10上に取付けられているが、この中空部材10
としては通常はアルミナセラミツク等で形成され
る中空絶縁体5と同程度の熱膨張率を有する例え
ばば、コバー、モリブデンおよびアルミナセラミ
ツク等で形成されている。すなわち、中空部材1
0上に接合され、ほぼ同じ熱膨張率の中空絶縁体
5が接合されるため、その内部の半導体素子4等
の気密性は確実でたとえ中空絶縁体5の機械的強
度が低下しても、また容器の形状が大型化しても
金属ヘツダー1との熱膨張率の差による歪力は中
空部材10により緩和されるため、クラツクの発
生、気密性の劣下を生じることがない。
子保持板2上に半導体素子4を装着するので、発
生する熱は従来例と同様に極めて効率的に放熱が
行なわれる。また、突起部1a,1bは中空部材
10上に取付けられているが、この中空部材10
としては通常はアルミナセラミツク等で形成され
る中空絶縁体5と同程度の熱膨張率を有する例え
ばば、コバー、モリブデンおよびアルミナセラミ
ツク等で形成されている。すなわち、中空部材1
0上に接合され、ほぼ同じ熱膨張率の中空絶縁体
5が接合されるため、その内部の半導体素子4等
の気密性は確実でたとえ中空絶縁体5の機械的強
度が低下しても、また容器の形状が大型化しても
金属ヘツダー1との熱膨張率の差による歪力は中
空部材10により緩和されるため、クラツクの発
生、気密性の劣下を生じることがない。
第3図は、本発明の他の実施例を示す図で、第
1図及び第2図と同一部分には同一の参照数字が
付されている。入力および出力リード取付用メタ
ライズ層6a,6bによる寄生容量を低減するた
めに中空絶縁体5′の下部に空洞部12a,12
bを設けたものである。このような形状にすれば
中空絶縁体5′の機械的強度は低下するが、熱膨
張による歪力が直接中空絶縁体5に加わらない本
構造では極めて有効に作用する。さらにメタライ
ズ層6a,6bと中空部材10との間の寄生容量
も大巾に低減できる。
1図及び第2図と同一部分には同一の参照数字が
付されている。入力および出力リード取付用メタ
ライズ層6a,6bによる寄生容量を低減するた
めに中空絶縁体5′の下部に空洞部12a,12
bを設けたものである。このような形状にすれば
中空絶縁体5′の機械的強度は低下するが、熱膨
張による歪力が直接中空絶縁体5に加わらない本
構造では極めて有効に作用する。さらにメタライ
ズ層6a,6bと中空部材10との間の寄生容量
も大巾に低減できる。
第4図a,bは、本発明のさらに他の実施例を
示す図で、第1〜3図と同一部分は同一の参照数
字を付してある。内部整合回路の必要性の有無に
寄らず、寄生容量寄生素子のインピーダンスの低
い半導体容器を実現する場合には本構造が有効で
あることが示され得る。即ち、中空部材10′,
10′としてセラミツクで構成し、その表面にメ
タライズ層6a,6b,13a,13bが形成さ
れている。このメタライズ層はリード9a,9b
導出用のメタライズ層6a,6bは相対する位置
の中空部材10′,10″の下面領域にメタライズ
層を形成されていない。このため、前記メタライ
ズ層6a,6bによつて生じる寄生容量を大幅に
減少せしめることが可能となる。
示す図で、第1〜3図と同一部分は同一の参照数
字を付してある。内部整合回路の必要性の有無に
寄らず、寄生容量寄生素子のインピーダンスの低
い半導体容器を実現する場合には本構造が有効で
あることが示され得る。即ち、中空部材10′,
10′としてセラミツクで構成し、その表面にメ
タライズ層6a,6b,13a,13bが形成さ
れている。このメタライズ層はリード9a,9b
導出用のメタライズ層6a,6bは相対する位置
の中空部材10′,10″の下面領域にメタライズ
層を形成されていない。このため、前記メタライ
ズ層6a,6bによつて生じる寄生容量を大幅に
減少せしめることが可能となる。
以上から明らかなように、中空部材は必要に応
じて金属部材あるいはセラミツク部材のどちらで
も選択できる。また前記セラミツク部材上のメタ
ライズ層13a,13bは突起部1a,1bと金
属ヘツダー1とを出来るだけ小さなインダクタン
スを有するような状態で電気的に接続するため
と、前記セラミツク部材と金属ヘツダー1を接合
するためとの目的のために形成されている。
じて金属部材あるいはセラミツク部材のどちらで
も選択できる。また前記セラミツク部材上のメタ
ライズ層13a,13bは突起部1a,1bと金
属ヘツダー1とを出来るだけ小さなインダクタン
スを有するような状態で電気的に接続するため
と、前記セラミツク部材と金属ヘツダー1を接合
するためとの目的のために形成されている。
第4図bでは中空部材10″上には中空絶縁体
5と突起部1a,1bとを離間して設けているの
でメタライズ層6a,6bの寄生容量はさらに減
少される。
5と突起部1a,1bとを離間して設けているの
でメタライズ層6a,6bの寄生容量はさらに減
少される。
第2図、第3図における突起部1a,1bにお
いても材質は同様に金属またはセラミツクを用い
ることができ、また中空部材と一体化して形成す
ることも可能である。。また突起部1a,1bを
一体化できるセラミツクを用いて中空部材10を
形成する場合にはほぼ全表面上にメタライズ層を
形成する事が好ましい。
いても材質は同様に金属またはセラミツクを用い
ることができ、また中空部材と一体化して形成す
ることも可能である。。また突起部1a,1bを
一体化できるセラミツクを用いて中空部材10を
形成する場合にはほぼ全表面上にメタライズ層を
形成する事が好ましい。
以上説明してきたように本発明によれば、内部
整合回路を設けたり、高出力化するための半導体
容器が大型化しても、寄生容量等の寄生素子のイ
ンピーダンスが極めて小さく、内部整合回路を構
成しやすい容器を実現でき、同時にクラツク等の
信頼度面での性能を大幅に改善できるので、特に
高周波高出力用半導体素子に最適な半導体素子用
容器が提供出来る。
整合回路を設けたり、高出力化するための半導体
容器が大型化しても、寄生容量等の寄生素子のイ
ンピーダンスが極めて小さく、内部整合回路を構
成しやすい容器を実現でき、同時にクラツク等の
信頼度面での性能を大幅に改善できるので、特に
高周波高出力用半導体素子に最適な半導体素子用
容器が提供出来る。
第1図aは従来例による半導体素子用容器を示
す断面図で、第1図bはその平面図である。第2
図aは本発明による半導体素子用容器を示す断面
図で、第2図bはその平面図である。第3図、第
4図aおよび第4図bはそれぞれ本発明による他
の実施例を示す断面図である。図面の参照数字は
それぞれ、1は金属ヘツダー2は素子保持用絶縁
体としての半導体保持板、3はコレクター用のメ
タライズ層、4は半導体素子5,5′は端子取付
用の絶縁体、6a,6bは端子取付用導電層とし
てのメタライズ層、7はフレーム状絶縁基板、8
a,8b,8c,8d,8e,8fは金属細線、
9a,9bは外部引出しリード、10,10′,
10″は中空部材、11は内部整合回路用受動素
子、12a,12bは空洞部、13a,13bは
接地接続用導電層としてのメタライズ層を示す。
す断面図で、第1図bはその平面図である。第2
図aは本発明による半導体素子用容器を示す断面
図で、第2図bはその平面図である。第3図、第
4図aおよび第4図bはそれぞれ本発明による他
の実施例を示す断面図である。図面の参照数字は
それぞれ、1は金属ヘツダー2は素子保持用絶縁
体としての半導体保持板、3はコレクター用のメ
タライズ層、4は半導体素子5,5′は端子取付
用の絶縁体、6a,6bは端子取付用導電層とし
てのメタライズ層、7はフレーム状絶縁基板、8
a,8b,8c,8d,8e,8fは金属細線、
9a,9bは外部引出しリード、10,10′,
10″は中空部材、11は内部整合回路用受動素
子、12a,12bは空洞部、13a,13bは
接地接続用導電層としてのメタライズ層を示す。
Claims (1)
- 1 金属ヘツダーと、該金属ヘツダーの主表面上
に固着された素子保持用絶縁体と、該素子保持用
絶縁体の上に固着された半導体素子と、前記素子
保持用絶縁体を囲む孔を有し、前記素子保持用絶
縁体が該孔部に位置するごとくに前記孔部の周辺
が前記金属ヘツダーに固着され、前記金属ヘツダ
ーよりも広く延在する中空部材と、少なくとも該
中空部材の周辺部の上表面上に取り付けられた外
部導出端子とを含むことを特徴とする半導体素子
用容器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP168777A JPS5386576A (en) | 1977-01-10 | 1977-01-10 | Package for semiconductor element |
US05/868,458 US4172261A (en) | 1977-01-10 | 1978-01-10 | Semiconductor device having a highly air-tight package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP168777A JPS5386576A (en) | 1977-01-10 | 1977-01-10 | Package for semiconductor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5386576A JPS5386576A (en) | 1978-07-31 |
JPS6114668B2 true JPS6114668B2 (ja) | 1986-04-19 |
Family
ID=11508417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP168777A Granted JPS5386576A (en) | 1977-01-10 | 1977-01-10 | Package for semiconductor element |
Country Status (2)
Country | Link |
---|---|
US (1) | US4172261A (ja) |
JP (1) | JPS5386576A (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55140251A (en) * | 1979-04-12 | 1980-11-01 | Fujitsu Ltd | Semiconductor device |
US4399707A (en) * | 1981-02-04 | 1983-08-23 | Honeywell, Inc. | Stress sensitive semiconductor unit and housing means therefor |
JPS58146827A (ja) * | 1982-02-25 | 1983-09-01 | Fuji Electric Co Ltd | 半導体式圧力センサ |
US4750031A (en) * | 1982-06-25 | 1988-06-07 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Hermetically sealable package for hybrid solid-state electronic devices and the like |
FR2539249B1 (fr) * | 1983-01-07 | 1986-08-22 | Europ Composants Electron | Boitier a dissipation thermique elevee notamment pour microelectronique |
US4550333A (en) * | 1983-09-13 | 1985-10-29 | Xerox Corporation | Light emitting semiconductor mount |
JPS6092829U (ja) * | 1983-11-30 | 1985-06-25 | アルプス電気株式会社 | マイクロ波トランジスタの取付構造体 |
US4649416A (en) * | 1984-01-03 | 1987-03-10 | Raytheon Company | Microwave transistor package |
DE3406528A1 (de) * | 1984-02-23 | 1985-08-29 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul |
US4607276A (en) * | 1984-03-08 | 1986-08-19 | Olin Corporation | Tape packages |
FR2563050B1 (fr) * | 1984-04-13 | 1987-01-16 | Thomson Csf | Combineur compact de dispositifs semiconducteurs, fonctionnant en hyperfrequences |
JPS61218151A (ja) * | 1985-03-23 | 1986-09-27 | Hitachi Ltd | 半導体装置 |
CN1005809B (zh) * | 1985-04-01 | 1989-11-15 | 于志伟 | 可集成化的高频宽带超线性放大器及其制造方法 |
NL8601743A (nl) * | 1985-07-05 | 1987-02-02 | Acrian Inc | Transistorpakket. |
US4720690A (en) * | 1986-07-14 | 1988-01-19 | Harris Corporation | Sculptured stripline interface conductor |
US4820659A (en) * | 1986-07-16 | 1989-04-11 | General Electric Company | Method of making a semiconductor device assembly |
US4797728A (en) * | 1986-07-16 | 1989-01-10 | General Electric Company | Semiconductor device assembly and method of making same |
JPH065699B2 (ja) * | 1987-09-16 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
US4901041A (en) * | 1988-09-30 | 1990-02-13 | Grumman Corporation | High-performance package for monolithic microwave integrated circuits |
US5023993A (en) * | 1988-09-30 | 1991-06-18 | Grumman Aerospace Corporation | Method for manufacturing a high-performance package for monolithic microwave integrated circuits |
EP0366082B1 (en) * | 1988-10-28 | 1996-04-10 | Sumitomo Electric Industries, Ltd. | Member for carrying semiconductor device |
US4899118A (en) * | 1988-12-27 | 1990-02-06 | Hughes Aircraft Company | Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits |
US5223741A (en) * | 1989-09-01 | 1993-06-29 | Tactical Fabs, Inc. | Package for an integrated circuit structure |
KR940002444B1 (ko) * | 1990-11-13 | 1994-03-24 | 금성일렉트론 주식회사 | 반도체 소자의 패키지 어셈블리 방법 |
US5126827A (en) * | 1991-01-17 | 1992-06-30 | Avantek, Inc. | Semiconductor chip header having particular surface metallization |
US5111277A (en) * | 1991-03-29 | 1992-05-05 | Aegis, Inc. | Surface mount device with high thermal conductivity |
US5188985A (en) * | 1991-03-29 | 1993-02-23 | Aegis, Inc. | Surface mount device with high thermal conductivity |
JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
JP2772184B2 (ja) * | 1991-11-07 | 1998-07-02 | 株式会社東芝 | 半導体装置 |
US5406120A (en) * | 1992-10-20 | 1995-04-11 | Jones; Robert M. | Hermetically sealed semiconductor ceramic package |
JPH06196587A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 半導体装置 |
US5777259A (en) * | 1994-01-14 | 1998-07-07 | Brush Wellman Inc. | Heat exchanger assembly and method for making the same |
US6022426A (en) * | 1995-05-31 | 2000-02-08 | Brush Wellman Inc. | Multilayer laminate process |
JP3357220B2 (ja) * | 1995-07-07 | 2002-12-16 | 三菱電機株式会社 | 半導体装置 |
US5640045A (en) * | 1996-02-06 | 1997-06-17 | Directed Energy, Inc. | Thermal stress minimization in power semiconductor devices |
DE69718693T2 (de) * | 1996-03-08 | 2003-11-27 | Matsushita Electric Industrial Co., Ltd. | Elektronisches Bauteil und Herstellungsverfahren |
US5760473A (en) * | 1996-06-25 | 1998-06-02 | Brush Wellman Inc. | Semiconductor package having a eutectic bonding layer |
US6056186A (en) * | 1996-06-25 | 2000-05-02 | Brush Wellman Inc. | Method for bonding a ceramic to a metal with a copper-containing shim |
US5942796A (en) * | 1997-11-17 | 1999-08-24 | Advanced Packaging Concepts, Inc. | Package structure for high-power surface-mounted electronic devices |
US6204448B1 (en) | 1998-12-04 | 2001-03-20 | Kyocera America, Inc. | High frequency microwave packaging having a dielectric gap |
JP3677403B2 (ja) * | 1998-12-07 | 2005-08-03 | パイオニア株式会社 | 発熱素子の放熱構造 |
US6703703B2 (en) * | 2000-01-12 | 2004-03-09 | International Rectifier Corporation | Low cost power semiconductor module without substrate |
WO2003065453A1 (de) * | 2002-01-31 | 2003-08-07 | Micronas Gmbh | Aufnahmevorrichtung für eine programmierbare, elektronische verarbeitungseinrichtung |
US20040046247A1 (en) * | 2002-09-09 | 2004-03-11 | Olin Corporation, A Corporation Of The Commonwealth Of Virginia | Hermetic semiconductor package |
JP4568133B2 (ja) * | 2004-03-30 | 2010-10-27 | 三洋電機株式会社 | 半導体レーザ装置および光装置 |
US7211887B2 (en) * | 2004-11-30 | 2007-05-01 | M/A-Com, Inc. | connection arrangement for micro lead frame plastic packages |
JP2006210410A (ja) * | 2005-01-25 | 2006-08-10 | Toshiba Corp | 半導体装置 |
JP2006278913A (ja) * | 2005-03-30 | 2006-10-12 | Toyota Motor Corp | 回路装置とその製造方法 |
US7355854B2 (en) * | 2006-06-07 | 2008-04-08 | Harris Corporation | Apparatus for improved grounding of flange mount field effect transistors to printed wiring boards |
KR101221807B1 (ko) * | 2006-12-29 | 2013-01-14 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 |
JP2009123736A (ja) * | 2007-11-12 | 2009-06-04 | Nec Corp | デバイスの実装構造及びデバイスの実装方法 |
US8143717B2 (en) * | 2008-06-16 | 2012-03-27 | Hcc Aegis, Inc. | Surface mount package with ceramic sidewalls |
JP5201170B2 (ja) * | 2010-05-20 | 2013-06-05 | 株式会社デンソー | 電力変換装置 |
JP5626087B2 (ja) * | 2011-04-13 | 2014-11-19 | 三菱電機株式会社 | 半導体装置 |
EP2733742B1 (en) * | 2012-11-15 | 2015-08-19 | Nxp B.V. | Amplifier circuit |
JP6015508B2 (ja) * | 2013-03-18 | 2016-10-26 | 富士通株式会社 | 高周波モジュール |
JP6412900B2 (ja) * | 2016-06-23 | 2018-10-24 | 株式会社東芝 | 高周波半導体用パッケージ |
WO2018092251A1 (ja) * | 2016-11-17 | 2018-05-24 | 三菱電機株式会社 | 半導体パッケージ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936864A (en) * | 1973-05-18 | 1976-02-03 | Raytheon Company | Microwave transistor package |
US3946428A (en) * | 1973-09-19 | 1976-03-23 | Nippon Electric Company, Limited | Encapsulation package for a semiconductor element |
US4042952A (en) * | 1976-06-09 | 1977-08-16 | Motorola, Inc. | R. F. power transistor device with controlled common lead inductance |
-
1977
- 1977-01-10 JP JP168777A patent/JPS5386576A/ja active Granted
-
1978
- 1978-01-10 US US05/868,458 patent/US4172261A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4172261A (en) | 1979-10-23 |
JPS5386576A (en) | 1978-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6114668B2 (ja) | ||
US3946428A (en) | Encapsulation package for a semiconductor element | |
US5075759A (en) | Surface mounting semiconductor device and method | |
EP0110997B1 (en) | Semiconductor device package | |
US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
US5521431A (en) | Semiconductor device with lead frame of molded container | |
KR101077758B1 (ko) | 고주파 패키지 장치 및 그 제조 방법 | |
GB2264001A (en) | High frequency high-power transistor | |
US4067040A (en) | Semiconductor device | |
US4150393A (en) | High frequency semiconductor package | |
US3728589A (en) | Semiconductor assembly | |
US3611059A (en) | Transistor assembly | |
JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
JP2010034212A (ja) | 高周波セラミックパッケージおよびその作製方法 | |
JPH03132101A (ja) | 表面実装型半導体デバイスおよび方法 | |
US3710202A (en) | High frequency power transistor support | |
JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
US20240072025A1 (en) | Tunable Fingertip Capacitors with Enhanced Shielding in Ceramic Package | |
JP2701644B2 (ja) | 半導体装置 | |
US20250125286A1 (en) | Semiconductor device | |
CN113169128A (zh) | 半导体装置以及天线装置 | |
JPS6035247Y2 (ja) | 半導体装置 | |
JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
JPS5810360Y2 (ja) | 半導体装置用パツケ−ジ | |
JPH0445247Y2 (ja) |