JPS61143835A - デ−タ表示方式 - Google Patents
デ−タ表示方式Info
- Publication number
- JPS61143835A JPS61143835A JP59264850A JP26485084A JPS61143835A JP S61143835 A JPS61143835 A JP S61143835A JP 59264850 A JP59264850 A JP 59264850A JP 26485084 A JP26485084 A JP 26485084A JP S61143835 A JPS61143835 A JP S61143835A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- displayed
- screen
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は表示装置に表示する予定の全データをランダム
アクセスメモリに互いに隣接して格納し、アドレスを制
御して読出すことにより、重なりをもっても表示できる
データ表示方式に関する。
アクセスメモリに互いに隣接して格納し、アドレスを制
御して読出すことにより、重なりをもっても表示できる
データ表示方式に関する。
［従来の技術］
従来陰極線管表示装置にデータパターンを表示するとき
、第７図に示すようになっていた。第７図において中央
処理装置１は主記憶装置２から表示すべきデータを読出
して表示画面と対応する記憶容量を有するランダムアク
セスメモリ３ （ＲＡＭ）に情報を一旦格納し、次いで
それを読出してから表示していた。格納のときは表示す
るパターンのままの状態とすることが必要であった。即
ち第８図では画面Ｃが他の画面Ｂよりも、ＢはＡよりも
優先している。そのため画面Ｂのデータパターンは部分
的に表示されてないから、隠れている部分のデータは補
助記憶装置４に退避させておき、そのアドレスは中央処
理装置１が管理しておく必要がある。画面へのデータパ
ターンについてもＢの場合と同様である。画面表示装置
５はランダムアクセスメモリ３を当初アドレスより順次
に読出して格納状態のとおりに表示する。
、第７図に示すようになっていた。第７図において中央
処理装置１は主記憶装置２から表示すべきデータを読出
して表示画面と対応する記憶容量を有するランダムアク
セスメモリ３ （ＲＡＭ）に情報を一旦格納し、次いで
それを読出してから表示していた。格納のときは表示す
るパターンのままの状態とすることが必要であった。即
ち第８図では画面Ｃが他の画面Ｂよりも、ＢはＡよりも
優先している。そのため画面Ｂのデータパターンは部分
的に表示されてないから、隠れている部分のデータは補
助記憶装置４に退避させておき、そのアドレスは中央処
理装置１が管理しておく必要がある。画面へのデータパ
ターンについてもＢの場合と同様である。画面表示装置
５はランダムアクセスメモリ３を当初アドレスより順次
に読出して格納状態のとおりに表示する。
［発明が解決しようとする問題点］
若しＡ−Ｃ画面の表示位置を動かす場合に、それまで隠
されていた部分のデータについて補正する必要がある。
されていた部分のデータについて補正する必要がある。
そのため新しい表示位置における画面パターンについて
ランダムアクセスメモリの上ですべて一旦データを転送
する。若しそのデータに空白を生じた場合には、その部
分に補助記憶装置４から読出して埋め合わせを行う必要
があった。
ランダムアクセスメモリの上ですべて一旦データを転送
する。若しそのデータに空白を生じた場合には、その部
分に補助記憶装置４から読出して埋め合わせを行う必要
があった。
そのためデータパターンが大きい場合とか、移動量が多
いとき、そのデータ転送に要する時間が膨大であり、且
つ新位置でのパターンを表示に先立ってランダムアクセ
スメモリ上に構成する必要が、 あった。
いとき、そのデータ転送に要する時間が膨大であり、且
つ新位置でのパターンを表示に先立ってランダムアクセ
スメモリ上に構成する必要が、 あった。
〔問題点を解決するための手段］
前述の問題点を改善するため本発明の採用した手段は、
中央処理装置の制御により表示装置で表示すべきデータ
を主記憶装置からランダムアクセスメモリを介して取り
出し表示するデータ表示方式において、前記ランダムア
クセスメモリには表示すべき全データを互いに隣接して
格納し、該ランダムアクセスメモリを読出すアドレスは
画面表示装置で表示すべき位置を指定して与えられ、更
にランダムアクセスメモリの前段には前記表示位置指定
アドレスをメモリの格納位置に対応した読出アドレスに
変換するアドレス変換装置を具備することである。
中央処理装置の制御により表示装置で表示すべきデータ
を主記憶装置からランダムアクセスメモリを介して取り
出し表示するデータ表示方式において、前記ランダムア
クセスメモリには表示すべき全データを互いに隣接して
格納し、該ランダムアクセスメモリを読出すアドレスは
画面表示装置で表示すべき位置を指定して与えられ、更
にランダムアクセスメモリの前段には前記表示位置指定
アドレスをメモリの格納位置に対応した読出アドレスに
変換するアドレス変換装置を具備することである。
［作用］
ランダムアクセスメモリに互いに隣接して全データを格
納し、表示装置で表示すべき位置を与えたアドレス信号
が、所定のデータパターンを読出しするようにアドレス
変換することができる。従来のように補助記憶装置を使
用することなく表示することができ、またパターン表示
位置を変更するときの処理が少なくてすむ。
納し、表示装置で表示すべき位置を与えたアドレス信号
が、所定のデータパターンを読出しするようにアドレス
変換することができる。従来のように補助記憶装置を使
用することなく表示することができ、またパターン表示
位置を変更するときの処理が少なくてすむ。
［実施例］
第１図は本発明の実施例を示すブロック図である。
１は中央処理装置ＣＰＵ、２は主記憶装置ＭＭ、３はビ
デオ信号ランダムアクセスメモリＲＡＭでその格納容量
は表示画面と対応せず大きな容量とする。５は画面表示
装置例えば陰極線管表示装置、６はアドレス変換装置、
７はランダムアクセスメモリ３のリフレッシュアドレス
発生装置、８１はメモリ３への当初の書込アドレスを与
えるアドレス線、８２は表示装置５の画面上の表示位置
アドレスを与えるアドレス線、８３は変換されたアドレ
スを与えるアドレス線を示す。
デオ信号ランダムアクセスメモリＲＡＭでその格納容量
は表示画面と対応せず大きな容量とする。５は画面表示
装置例えば陰極線管表示装置、６はアドレス変換装置、
７はランダムアクセスメモリ３のリフレッシュアドレス
発生装置、８１はメモリ３への当初の書込アドレスを与
えるアドレス線、８２は表示装置５の画面上の表示位置
アドレスを与えるアドレス線、８３は変換されたアドレ
スを与えるアドレス線を示す。
第２図は第１図中ビデオＲＡＭ３に格納された表示デー
タパターンを示す図で、データパターンがＡ、Ｂ、Ｃの
３個互いに隣接して平面的に格納されている。パターン
の大きさがＡ＜Ｂ＞Ｃとなっている例を示す。
タパターンを示す図で、データパターンがＡ、Ｂ、Ｃの
３個互いに隣接して平面的に格納されている。パターン
の大きさがＡ＜Ｂ＞Ｃとなっている例を示す。
第３図は第２図のデータパターンを画面表示装置５に表
示した場合を示し、パターンＣが優先的に表示され、パ
ターンＢ、Ａの順に隠されている。
示した場合を示し、パターンＣが優先的に表示され、パ
ターンＢ、Ａの順に隠されている。
第３図のように表示する場合、第１図における中央処理
装置１ （ＣＰＵ）は当初データ全パターンＡ、Ｂ、Ｃ
を第２図のようにＲＡＭ３に格納する。
装置１ （ＣＰＵ）は当初データ全パターンＡ、Ｂ、Ｃ
を第２図のようにＲＡＭ３に格納する。
即ちアドレス線８１に与えるアドレスは画面表示装置５
で表示するためのアドレスとは全く別異である。次に中
央処理装置１ （ＣＰＵ）は後述するアドレス変換装
置６内に第３図の所定データを格納する。その後中央処
理装置１ （ＣＰＵ）は画面表示装置５における表示ア
ドレスをアドレス線８２を介してアドレス変換装置６に
与える。変換されたアドレスはアドレス線８３によりＲ
ＡＭ３を読出して第３図の所望画面を表示装置５に表示
させる。
で表示するためのアドレスとは全く別異である。次に中
央処理装置１ （ＣＰＵ）は後述するアドレス変換装
置６内に第３図の所定データを格納する。その後中央処
理装置１ （ＣＰＵ）は画面表示装置５における表示ア
ドレスをアドレス線８２を介してアドレス変換装置６に
与える。変換されたアドレスはアドレス線８３によりＲ
ＡＭ３を読出して第３図の所望画面を表示装置５に表示
させる。
アドレス変化装置６の構成は第４図のようになっている
。１１は変換情報格納バッファ、１２はパンツ１制御回
路、１３はブロック選択回路、１４は使用ブロック順序
バッファ、１５は使用ブロックカウントバッファを示し
ている。変換情報格納バッファ１１には第５図に示すよ
うにデータを格納する。即ち最上段エントリ■には優先
順位の最も高いデータパターン、ここでは画面Ｃについ
ての画面表示装置５における表示アドレスと、ＲＡＭ３
とのアドレス差（オフセット値）を格納する。
。１１は変換情報格納バッファ、１２はパンツ１制御回
路、１３はブロック選択回路、１４は使用ブロック順序
バッファ、１５は使用ブロックカウントバッファを示し
ている。変換情報格納バッファ１１には第５図に示すよ
うにデータを格納する。即ち最上段エントリ■には優先
順位の最も高いデータパターン、ここでは画面Ｃについ
ての画面表示装置５における表示アドレスと、ＲＡＭ３
とのアドレス差（オフセット値）を格納する。
第３図を見ると表示装置５のアドレスが限界値として（
Ｘｃ３．Ｙｃａ）（ＸＣ４、Ｙｃａ ）であり、第２図
のアドレスは（Ｘｃｏ 、０）（Ｘｃ＋ 。
Ｘｃ３．Ｙｃａ）（ＸＣ４、Ｙｃａ ）であり、第２図
のアドレスは（Ｘｃｏ 、０）（Ｘｃ＋ 。
Ｙｃｔ）であるから、前記オフセント値は（Ｘｃｓ 〜
Ｘｃｏ 、 Ｙｃａ ）（ＸＣ４〜Ｘｃｔ 、
ＹＯ２〜Ｙｃ＋ ）となり、変換情報格納バッファ１
１の最上段エントリ■には、 （Ｘｃｓ、Ｙｃａ） （ＸＣ４，ＹＯ２）：（Ｘｃｓ
〜Ｘｃｏ 、 Ｙｃｓ ） （ＸＣ４〜Ｘｃ＋ 、
ＹＯ２〜Ｙｃ］）を格納する。次のエントリ■には画
面Ｂについての値を、その次■は画面Ａについての値を
同様に格納する。
Ｘｃｏ 、 Ｙｃａ ）（ＸＣ４〜Ｘｃｔ 、
ＹＯ２〜Ｙｃ＋ ）となり、変換情報格納バッファ１
１の最上段エントリ■には、 （Ｘｃｓ、Ｙｃａ） （ＸＣ４，ＹＯ２）：（Ｘｃｓ
〜Ｘｃｏ 、 Ｙｃｓ ） （ＸＣ４〜Ｘｃ＋ 、
ＹＯ２〜Ｙｃ］）を格納する。次のエントリ■には画
面Ｂについての値を、その次■は画面Ａについての値を
同様に格納する。
またブロック選択回路１３の具体的構成は第６図に示す
ようになっている。６０〜６３は比較回路、６４〜６９
は各アドレス入力端子、７０は選択済み信号出力端子を
示している。端子６４．６７は中央処理装置１ （Ｃ
ＰＵ）からの指定アドレスがＸとＹ各別に、 端子６５は画面ブロック毎のＸアドレス下限を、６６は
画面ブロック毎のＸアドレス上限を、６８は画面ブロッ
ク毎のＹアドレス下限を、６９は画面ブロック毎のＹア
ドレス上限を、それぞれ変換情報格納バッファ１１の値
が入力される。そして比較回路６０からは下限より大、
６１からは上限より小、６２からは下限より大、６３か
らは上限より小のとき出力を得るように構成しておく。
ようになっている。６０〜６３は比較回路、６４〜６９
は各アドレス入力端子、７０は選択済み信号出力端子を
示している。端子６４．６７は中央処理装置１ （Ｃ
ＰＵ）からの指定アドレスがＸとＹ各別に、 端子６５は画面ブロック毎のＸアドレス下限を、６６は
画面ブロック毎のＸアドレス上限を、６８は画面ブロッ
ク毎のＹアドレス下限を、６９は画面ブロック毎のＹア
ドレス上限を、それぞれ変換情報格納バッファ１１の値
が入力される。そして比較回路６０からは下限より大、
６１からは上限より小、６２からは下限より大、６３か
らは上限より小のとき出力を得るように構成しておく。
画面表示装置５で表示すべき位置を中央処理装置１
（ＣＰＵ）からアドレス線８２によりアドレス変換装置
６内の変換情報格納バッファ１１とブロック選択回路１
３に与える。バッファ制御回路１２の動作によりバッフ
ァ１１のエントリ最上段の値について調べ、アドレスが
画面ブロックの何処と一致するかを見る。一致したとき
例えば画面ブロックＣ内であることが判ると、そのアド
レスについてバッファ１１のオフセット値を加減するこ
とにより、ＲＡＭ３のデータを読出すアドレスが得られ
、アドレス線８３を介してＲＡＭ３に与えれば良い。
（ＣＰＵ）からアドレス線８２によりアドレス変換装置
６内の変換情報格納バッファ１１とブロック選択回路１
３に与える。バッファ制御回路１２の動作によりバッフ
ァ１１のエントリ最上段の値について調べ、アドレスが
画面ブロックの何処と一致するかを見る。一致したとき
例えば画面ブロックＣ内であることが判ると、そのアド
レスについてバッファ１１のオフセット値を加減するこ
とにより、ＲＡＭ３のデータを読出すアドレスが得られ
、アドレス線８３を介してＲＡＭ３に与えれば良い。
画面で隠されているデータについては、優先順位の高い
エントリに入っている画面データが優先する。
エントリに入っている画面データが優先する。
使用ブロック順序バッファ１４、カウンタバッファＩ５
は相次ぐアドレス入力について前回の変換 ４済みデ
ータを格納しておくことにより、次のアドレス入力のと
き処理が早くできる。
は相次ぐアドレス入力について前回の変換 ４済みデ
ータを格納しておくことにより、次のアドレス入力のと
き処理が早くできる。
画面Ａ−Ｃの表示位置を変更するときは、新しい位置の
データを変換情報格納バッファ１１に格納してから、次
にアドレス線８１によりアドレスすれば直ちに変換アド
レスが得られる。
データを変換情報格納バッファ１１に格納してから、次
にアドレス線８１によりアドレスすれば直ちに変換アド
レスが得られる。
［発明の効果］
このようにして本発明によると、予め全データを表示位
置に関係なく１個のＲＡＭ３に展開しておくから、表示
位置を変えるときも、その都度メモリ内でデータ転送を
行う必要があり、データ埋め合わせや新規展開を行う必
要がない。単にアドレス変換のための処理をしてから、
新アドレスを与えるのみで新位置に表示できるので、処
理が高速にできる。またランダムアクセスメモリにおい
て１個の画面ブロックはそれを全部まとめて格納せず、
都合で分割しても良いからそのデータをバッファに格納
しておくことで容易に対処でき、ランダムアクセスメモ
リの有効利用ができる。
置に関係なく１個のＲＡＭ３に展開しておくから、表示
位置を変えるときも、その都度メモリ内でデータ転送を
行う必要があり、データ埋め合わせや新規展開を行う必
要がない。単にアドレス変換のための処理をしてから、
新アドレスを与えるのみで新位置に表示できるので、処
理が高速にできる。またランダムアクセスメモリにおい
て１個の画面ブロックはそれを全部まとめて格納せず、
都合で分割しても良いからそのデータをバッファに格納
しておくことで容易に対処でき、ランダムアクセスメモ
リの有効利用ができる。
第１図は本発明の実施例の構成を示すブロック図、第２
図は第１図中ランダムアクセスメモリに格納された表示
データパターンを示す図、 第３図は第１図中画面表示装置の表示例を示す図、第４
図は第１図中アドレス変換装置の構成例を示す図、 第５図は第４図中変換情報格納バッファのデータ格納例
を示す図、 第６図は第４図中ブロック選択回路の構成例を示す図、 第７図は従来のデータ表示方式を説明するための図、 第８図は第７図による表示例を示す図である。 １−・中央処理装置ＣＰＵ ２−主記憶装置ＭＭ ３−・−ランダムアクセスメモリＲＡＭ４−補助記憶装
置 ５−・一画面表示装置 ６−アドレス変換装置 １１−・変換情報格納バッファ １３−・ブロック選択回路 ８１．８２．８３−・・アドレス線 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐 第１ｖＡ 第４図 第６図 ｒＯラック式儒号 区 ト 壊 区 ■ 「
図は第１図中ランダムアクセスメモリに格納された表示
データパターンを示す図、 第３図は第１図中画面表示装置の表示例を示す図、第４
図は第１図中アドレス変換装置の構成例を示す図、 第５図は第４図中変換情報格納バッファのデータ格納例
を示す図、 第６図は第４図中ブロック選択回路の構成例を示す図、 第７図は従来のデータ表示方式を説明するための図、 第８図は第７図による表示例を示す図である。 １−・中央処理装置ＣＰＵ ２−主記憶装置ＭＭ ３−・−ランダムアクセスメモリＲＡＭ４−補助記憶装
置 ５−・一画面表示装置 ６−アドレス変換装置 １１−・変換情報格納バッファ １３−・ブロック選択回路 ８１．８２．８３−・・アドレス線 特許出願人 富士通株式会社 代理人 弁理士 鈴木栄祐 第１ｖＡ 第４図 第６図 ｒＯラック式儒号 区 ト 壊 区 ■ 「
Claims (1)
- 中央処理装置の制御により表示装置で表示すべきデータ
を主記憶装置からランダムアクセスメモリを介して取り
出し表示するデータ表示方式において、前記ランダムア
クセスメモリには表示すべき全データを互いに隣接して
格納し、該ランダムアクセスメモリを読出すアドレスは
画面表示装置で表示すべき位置を指定して与えられ、更
にランダムアクセスメモリの前段には前記表示位置指定
アドレスをメモリの格納位置に対応した読出アドレスに
変換するアドレス変換装置を具備することを特徴とする
データ表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59264850A JPS61143835A (ja) | 1984-12-15 | 1984-12-15 | デ−タ表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59264850A JPS61143835A (ja) | 1984-12-15 | 1984-12-15 | デ−タ表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61143835A true JPS61143835A (ja) | 1986-07-01 |
Family
ID=17409081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59264850A Pending JPS61143835A (ja) | 1984-12-15 | 1984-12-15 | デ−タ表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61143835A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359624A (ja) * | 1986-08-30 | 1988-03-15 | Canon Inc | 表示装置 |
| JPS63120373A (ja) * | 1986-11-10 | 1988-05-24 | Toshiba Corp | マルチウインドウ表示ハ−ドコピ−装置 |
-
1984
- 1984-12-15 JP JP59264850A patent/JPS61143835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359624A (ja) * | 1986-08-30 | 1988-03-15 | Canon Inc | 表示装置 |
| JPS63120373A (ja) * | 1986-11-10 | 1988-05-24 | Toshiba Corp | マルチウインドウ表示ハ−ドコピ−装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3988728A (en) | Graphic display device | |
| EP0185294A2 (en) | Display apparatus | |
| JPH0355832B2 (ja) | ||
| JPS61143835A (ja) | デ−タ表示方式 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP2555325B2 (ja) | 表示装置 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS60178484A (ja) | 表示装置 | |
| JPH0196693A (ja) | 表示制御装置 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS587181A (ja) | 表示装置 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS60192988A (ja) | 表示装置 | |
| JPH0352078B2 (ja) | ||
| JPH04151195A (ja) | 画像表示装置 | |
| JPS6349234B2 (ja) | ||
| JPS6153690A (ja) | ビデオｒａｍ制御装置 | |
| JPS59219784A (ja) | 大仮想画面の表示制御装置 | |
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPS62243043A (ja) | メモリ駆動回路 |