JPS61124172A - Manufacturing method of amorphous silicon image sensor - Google Patents
Manufacturing method of amorphous silicon image sensorInfo
- Publication number
- JPS61124172A JPS61124172A JP59245761A JP24576184A JPS61124172A JP S61124172 A JPS61124172 A JP S61124172A JP 59245761 A JP59245761 A JP 59245761A JP 24576184 A JP24576184 A JP 24576184A JP S61124172 A JPS61124172 A JP S61124172A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- lower electrode
- image sensor
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアモルファスシリコンイメージセンサの製造方
法、特にかかるイメージセンサのフォトダイオードおよ
びブロッキングダイオードを形成する方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing an amorphous silicon image sensor, and more particularly to a method of forming a photodiode and a blocking diode of such an image sensor.
イメージセンサで例えばへ4判の用紙を読み取るには、
1728個のフォトダイオードを必要とする。For example, to read 4-size paper with an image sensor,
Requires 1728 photodiodes.
これらのフォトダイオードを例えば1酊当り8個の割合
で横に配列すると、一方の電極は共通化してもスイッチ
素子を同数膜けなければならず、それの引出し配線を1
728本設けなければならない。If these photodiodes are arranged horizontally at a ratio of, for example, 8 photodiodes per photodiode, even if one electrode is shared, the same number of switch elements must be installed, and the lead wiring for them must be arranged in one layer.
728 must be provided.
そこで、これらの引出し配線を簡略化するために例えば
3個ずつのフォトダイオードを共通化するのであるが、
かかる配列においてはフォトダイオードにイメージセン
サの電流がまわり込むので、それを抑止すべくブロッキ
ングダイオードを極性が反対になるようフォトダイオー
ドに直列に接続し、これらブロッキングダイオードもま
た共通化する。現在では44判を例にとると、フォトダ
イオードとブロッキングダイオードをそれぞれ共通化し
て54本と32本の引出し線を設け、86本の線で17
28個の受光素子のための配線をとっている。Therefore, in order to simplify these lead wiring, for example, three photodiodes each are made common.
In such an arrangement, the current of the image sensor flows into the photodiode, so in order to prevent this, blocking diodes are connected in series with the photodiodes so that their polarities are opposite, and these blocking diodes are also shared. Now, taking 44 size as an example, the photodiode and blocking diode are shared, respectively, and 54 and 32 lead lines are provided, and 86 lines lead to 17
Wiring for 28 light receiving elements is provided.
従来前記したフォトダイオードおよびブロッキングダイ
オードの形成方法は、先ずはじめに下部電極のパターン
を形成し、そのあとパターン上にアモルファスシリコン
パターンを形成した。ところが、この際パターンの位置
合せが必要となり、そのため設計時に5〜20μm程度
の位置合せ余裕を見ておく必要があった。従って、ダイ
オードの有効面積の減少、位置合せ不良による歩留りの
低下という欠点がある。In the conventional method for forming photodiodes and blocking diodes described above, a lower electrode pattern is first formed, and then an amorphous silicon pattern is formed on the pattern. However, in this case, it is necessary to align the patterns, and therefore, it is necessary to allow for an alignment margin of about 5 to 20 μm at the time of design. Therefore, there are drawbacks such as a decrease in the effective area of the diode and a decrease in yield due to poor alignment.
第2図を参照すると、その(81は従来のダイオードの
形成方法を示すもので、先ず光に透明な下部電極21
(SnO2、インジウム・錫オキサイド(ITO”)な
ど)をエツチング法でパターン形成し全面にアモルファ
スシリコン(a−3t)膜を形成し、ダイオード部にa
−3tパターン22をフォトレジストで形成する。この
とき、位置合せ余裕(1)としてパターン周辺に5〜2
0μm程度が必要となり、電極の有効面積が減少する問
題がある。Referring to FIG. 2, numeral 81 shows a conventional method of forming a diode. First, a lower electrode 21 transparent to light is formed.
(SnO2, indium tin oxide (ITO), etc.) is patterned using an etching method to form an amorphous silicon (a-3t) film on the entire surface, and a
-3t pattern 22 is formed using photoresist. At this time, the alignment margin (1) is 5 to 2 around the pattern.
This requires a thickness of approximately 0 μm, which poses a problem of reducing the effective area of the electrode.
更に、第2図(blは位置合せ時のパターンのずれた場
合を示したもので、a−5iパターン22が図示の如く
ずれると隣接素子とショートしてしまう問題がある。Further, FIG. 2 (bl) shows the case where the pattern is shifted during alignment, and if the a-5i pattern 22 is shifted as shown, there is a problem that it will short-circuit with the adjacent element.
本発明は、上記問題点を解消したダイオードの形成方法
を提供するもので、その手段は、アモルファスシリコン
を用いたイメージセンサのフォトダイオードの形成方法
において、透明下部電極とアモルファスシリコン膜を基
板全面に形成する工程、下部配線パターンマスクでアモ
ルファスシリコン膜および下部電極を連続的にエツチン
グ除去する工程、およびダイオード部のみをフォトレジ
ストで覆い不要部分のアモルファスシリコンを選択的に
エツチング除去する工程を含むことを特徴とするイメー
ジセンサの製造方法によってなされ、該方法はまたブロ
ッキングダイオードの形成においても実施されうるもの
である。The present invention provides a method for forming a diode that solves the above-mentioned problems, and the means thereof is to form a photodiode for an image sensor using amorphous silicon by forming a transparent lower electrode and an amorphous silicon film on the entire surface of the substrate. A step of continuously etching away the amorphous silicon film and the lower electrode using a lower wiring pattern mask, and a step of covering only the diode portion with photoresist and selectively etching away the amorphous silicon in unnecessary parts. The invention is made by a method of manufacturing an image sensor characterized in that the method can also be implemented in the formation of blocking diodes.
本発明目的は、上記問題点を解決するために、アモルフ
ァスシリコンをマスクとし下部電極を形成する方法を提
供することを目的とするものであり、下部配線パターン
をマスクとしてアモルファスシリコン膜と下部電極を連
続的にエツチング除去するので、従来技術におけるアモ
ルファスシリコン膜と下部電極との位置合せの問題が解
決されるのである。An object of the present invention is to provide a method of forming a lower electrode using amorphous silicon as a mask in order to solve the above-mentioned problems. Continuous etching removal solves the problem of alignment between the amorphous silicon film and the lower electrode in the prior art.
以下、図面を参照して本発明実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
本発明の実施例すなわちアモルファスシリコンフォトダ
イオードを形成する工程は、第1図(A)ないしくE)
に断面図で、また同図(A)、(C)、(D)、(E)
に対応するfa)、(e)、(d)、(e)に平面図で
示される。The embodiment of the present invention, that is, the process of forming an amorphous silicon photodiode is shown in FIGS.
(A), (C), (D), (E)
fa), (e), (d), and (e) corresponding to the above are shown in plan views.
第1図(A)参照:
基板1)の上に被着した下部電極12(光に透明で導電
性をもつSnO2+ITOなど)をパターン形成する前
に、a−5i膜13をプラズマCVD法で形成し、下部
電極パターンでフォトレジスト14をパターン形成する
。対応する平面図である第1図falにおいて、a、−
5i膜とレジストは断面図と同様の斜線で示す。See Figure 1 (A): Before patterning the lower electrode 12 (made of SnO2 + ITO, etc., which is transparent to light and conductive) deposited on the substrate 1), an a-5i film 13 is formed by plasma CVD. Then, the photoresist 14 is patterned with a lower electrode pattern. In FIG. 1 fal, which is a corresponding plan view, a, -
5i film and resist are indicated by diagonal lines similar to the cross-sectional view.
第1図(B)参照:
次に、平行平板型ドライエツチング装置を用い、CFq
+ 02ガスプラズマでa−5i膜13をエツチング
し、続いてガスを塩素系ガス(例えばCCJI!2F2
)に切換え下部電極12をエツチングし、レジスト14
を除去する。See Figure 1 (B): Next, using a parallel plate dry etching device, CFq
The a-5i film 13 is etched with +02 gas plasma, and then the gas is etched with chlorine-based gas (e.g. CCJI!2F2).
), the lower electrode 12 is etched, and the resist 14 is etched.
remove.
第1図(C)参照:
a−5t膜13のダイオード形成部をレジスト15で覆
う。Refer to FIG. 1(C): The diode formation portion of the a-5t film 13 is covered with a resist 15.
第1図(D)参照:
Ch + 02プラズマでa−3t膜13を選択エツチ
ングし、レジスト15を除去する。対応する第1図(d
+はレジスト除去前の状態を示す。ここまでの工程で、
下部電極12と同サイズのa−S+膜ダイオードの基本
が形成される。Refer to FIG. 1(D): The a-3t film 13 is selectively etched using Ch + 02 plasma, and the resist 15 is removed. The corresponding figure 1 (d
+ indicates the state before resist removal. In the process up to this point,
The basis of an a-S+ film diode of the same size as the bottom electrode 12 is formed.
第1図(E)参照:
層間膜16(有機あるいは無機)を形成し、この眉間膜
コンタクトホールを窓開けし、上部配線18を形成する
とダイオードアレイが完成する。なお同図において、1
9は下部電極12のためのコンタクトホール、20は引
出し配線を示し、矢印は入射光線を示す。Refer to FIG. 1(E): An interlayer film 16 (organic or inorganic) is formed, this glabellar film contact hole is opened, and an upper wiring 18 is formed to complete the diode array. In addition, in the same figure, 1
Reference numeral 9 indicates a contact hole for the lower electrode 12, 20 indicates an extraction wiring, and arrows indicate incident light beams.
本発明の第2実施例すなわちイメージセンサ電流のまわ
り込み防止用アモルファスシリコンブロッキングダイオ
ードを作る方法は、下部電極が光を通さない導電性材料
例えば白金(Pt)で作られ、それのエツチングは^r
ガスを用いるスパッタリングによる点を除くと、上記し
た方法と異ならない。In the second embodiment of the present invention, that is, a method for manufacturing an amorphous silicon blocking diode for preventing image sensor current from running around, the lower electrode is made of a conductive material that does not transmit light, such as platinum (Pt), and its etching is carried out by etching.
This method does not differ from the method described above, except for the sputtering using gas.
またその工程を説明する図も第1図と異ならないので、
第2実施例の説明と図面は省略する。Also, the diagram explaining the process is the same as Figure 1, so
Description and drawings of the second embodiment will be omitted.
以上説明したように本発明によれば、a−3t層をマス
クとして下部電極を形成するため位置合せ余裕が不要と
なり、ダイオード面積を最大限まで有効に利用でき、位
置合せ不良による歩留りの低下を防止できる効果がある
。As explained above, according to the present invention, since the lower electrode is formed using the A-3T layer as a mask, no alignment margin is required, and the diode area can be used effectively to the maximum, and a decrease in yield due to poor alignment can be avoided. It has a preventive effect.
第1図(A)ないしくE)は本発明の方法を実施する工
程を示す断面図、同図(a)、(C1、[d)、+e)
は同図(A)、(C)、(D)、(E)に対応する平面
図、第2図(alと(blは従来法工程を示す平面図で
ある。
図中、1)は基板、12は下部電極、13はa−5t膜
、14と15はレジスト膜、16は眉間膜、17と19
はコンタクトホール、20は配線層、をそれぞれ示す。FIGS. 1(A) to E) are cross-sectional views showing the steps of carrying out the method of the present invention, FIGS. 1(a), (C1, [d), +e)
2 is a plan view corresponding to (A), (C), (D), and (E), and FIG. 2 (al and (bl) are plan views showing the conventional process. , 12 is the lower electrode, 13 is the a-5t film, 14 and 15 are the resist films, 16 is the glabellar membrane, 17 and 19
2 indicates a contact hole, and 20 indicates a wiring layer.
Claims (2)
フォトダイオードの形成方法において、透明下部電極と
アモルファスシリコン膜を基板全面に形成する工程、下
部配線パターンマスクでアモルファスシリコン膜および
下部電極を連続的にエッチング除去する工程、およびダ
イオード部のみをフォトレジストで覆い不要部分のアモ
ルファスシリコンを選択的にエッチング除去する工程、
を含むことを特徴とするイメージセンサの製造方法。(1) In a method of forming a photodiode for an image sensor using amorphous silicon, a step of forming a transparent lower electrode and an amorphous silicon film on the entire surface of the substrate, and successively etching and removing the amorphous silicon film and the lower electrode using a lower wiring pattern mask. a step of covering only the diode portion with photoresist and selectively etching away unnecessary portions of amorphous silicon;
A method of manufacturing an image sensor, comprising:
たことを特徴とする特許請求の範囲第1項記載の方法。(2) The method according to claim 1, wherein the lower electrode is made of a conductive material that is non-transparent to light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59245761A JPS61124172A (en) | 1984-11-20 | 1984-11-20 | Manufacturing method of amorphous silicon image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59245761A JPS61124172A (en) | 1984-11-20 | 1984-11-20 | Manufacturing method of amorphous silicon image sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61124172A true JPS61124172A (en) | 1986-06-11 |
Family
ID=17138404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59245761A Pending JPS61124172A (en) | 1984-11-20 | 1984-11-20 | Manufacturing method of amorphous silicon image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61124172A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367772A (en) * | 1986-09-09 | 1988-03-26 | Fuji Xerox Co Ltd | Image sensor and manufacture of same |
JPH04154168A (en) * | 1990-10-18 | 1992-05-27 | Fuji Xerox Co Ltd | Image sensor manufacturing method |
-
1984
- 1984-11-20 JP JP59245761A patent/JPS61124172A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367772A (en) * | 1986-09-09 | 1988-03-26 | Fuji Xerox Co Ltd | Image sensor and manufacture of same |
JPH04154168A (en) * | 1990-10-18 | 1992-05-27 | Fuji Xerox Co Ltd | Image sensor manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5399884A (en) | Radiation imager with single passivation dielectric for transistor and diode | |
US8435724B2 (en) | Fabricating method for touch screen panel | |
JP3964017B2 (en) | Contact pads for radiation imaging equipment | |
KR970006733B1 (en) | Method of manufacturing thin film transistor | |
KR100309925B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method thereof, and photomasks used thereto | |
JPS6154756A (en) | Contact type image sensor | |
JPS61124172A (en) | Manufacturing method of amorphous silicon image sensor | |
CN100386689C (en) | Method for manufacturing pixel structure of liquid crystal display | |
KR100646787B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
JP4478215B2 (en) | Corrosion resistant imaging device | |
KR100623975B1 (en) | Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same | |
KR100623981B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
KR100601163B1 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
KR100614459B1 (en) | Manufacturing method of array substrate for liquid crystal display device | |
JP2001051297A (en) | Array substrate and production thereof | |
JP2669919B2 (en) | Method for manufacturing photoelectric conversion element | |
JPH01297624A (en) | thin film transistor | |
KR20090129824A (en) | Thin film transistor substrate and its manufacturing method | |
JP2506211B2 (en) | Thin film transistor | |
JP2002314088A (en) | Manufacturing method for thin film transistor array substrate and liquid crystal display device using the same manufactured by the method | |
KR20080060401A (en) | Color filter substrate, its manufacturing method | |
JPS62166562A (en) | Manufacture of image sensor | |
JPH10321895A (en) | Manufacture of light-receiving element array | |
JP2629743B2 (en) | Method for manufacturing thin film transistor | |
JPS61171161A (en) | One-dimensional image sensor |