JPS61119075A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61119075A JPS61119075A JP59241019A JP24101984A JPS61119075A JP S61119075 A JPS61119075 A JP S61119075A JP 59241019 A JP59241019 A JP 59241019A JP 24101984 A JP24101984 A JP 24101984A JP S61119075 A JPS61119075 A JP S61119075A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- silicide layer
- capacity part
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 abstract description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- -1 Boron ions Chemical class 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に絶縁ゲー
ト型電界効果トランジスタを有するダイナミック型２ン
ダムアクセス半導体記゛憶回路装置（ＤＲＡＭ） の
製造方法に関する。
ト型電界効果トランジスタを有するダイナミック型２ン
ダムアクセス半導体記゛憶回路装置（ＤＲＡＭ） の
製造方法に関する。
従来、ダイナミック型ランダムアクセス半導体記憶回路
装置において記憶セルの容量を増大させる丸め容量部に
Ｕ字型の溝を形成して、容量部の表面積を増大させてき
た。しかし、さらに容量を増大させるためには、容量部
半導体基板にＰＮ接合を形成する必要があるが、溝の側
面に高精度で不純物を拡散させることが困難であった。
装置において記憶セルの容量を増大させる丸め容量部に
Ｕ字型の溝を形成して、容量部の表面積を増大させてき
た。しかし、さらに容量を増大させるためには、容量部
半導体基板にＰＮ接合を形成する必要があるが、溝の側
面に高精度で不純物を拡散させることが困難であった。
本発明の目的は、ＤＲＡＭの記憶セルの容量を増大し、
集積度の向上が著しく、また信頼性の高い半導体装置を
提供することにある。
集積度の向上が著しく、また信頼性の高い半導体装置を
提供することにある。
本発明は絶縁ゲート型電界効果トランジスタを有するダ
イナミック型ランダムアクセス半導体記憶回路装置の製
造方法において、一導電型の半導体基板に選択的に設け
られた記憶セルの容量部にＵ字型の溝を形成する工程と
、前記溝を含む前記容量部に選択的に高融点金属のシリ
サイド層を形成する工程と前記容量部に選択的に逆導電
型の不純物をイオン注入する工程と、その後の熱処理に
より、前記容量部及び前記溝の底面にイオン注入された
前記逆導電型の不純物を前記シリサイド層に拡散し、さ
らに前記溝の側面に拡散させる工程とを有することを特
徴とする。
イナミック型ランダムアクセス半導体記憶回路装置の製
造方法において、一導電型の半導体基板に選択的に設け
られた記憶セルの容量部にＵ字型の溝を形成する工程と
、前記溝を含む前記容量部に選択的に高融点金属のシリ
サイド層を形成する工程と前記容量部に選択的に逆導電
型の不純物をイオン注入する工程と、その後の熱処理に
より、前記容量部及び前記溝の底面にイオン注入された
前記逆導電型の不純物を前記シリサイド層に拡散し、さ
らに前記溝の側面に拡散させる工程とを有することを特
徴とする。
本発明によればＤＲＡＭにおいて、情報である電荷を蓄
積する記憶セルの容量部の容量を減少させることなく記
憶セルを縮少することが出来、集積度が高く、また信頼
性の高い半導体装置を得ることが出来る。
積する記憶セルの容量部の容量を減少させることなく記
憶セルを縮少することが出来、集積度が高く、また信頼
性の高い半導体装置を得ることが出来る。
次に図面を参照しながら本発明の一実施例について説明
する。この実施例は半導体記憶回路装置に関する。第１
図〜第４図は本発明の一実施例による半導体装置の製造
方法を示す工程別断面図である。
する。この実施例は半導体記憶回路装置に関する。第１
図〜第４図は本発明の一実施例による半導体装置の製造
方法を示す工程別断面図である。
第１図：Ｐ型シリコン基板１０１の不活性領域にチャネ
ルストッパとしてボロンをイオン注入し、選択的に不活
性領域に１μｍのフィールド酸化膜１０２を成長し同時
にチャネルストッパ不純物拡散層１０３を形成する。活
性領域の容量部に深さ５μｍの溝１０４をリアクティプ
イオンエツチン〆により形成する。そして、ＣＶＤ法に
より０．１μのタングステンシリサイド層を成長し、写
真蝕刻法により容量部にタングステンシリサイド層１０
５を形成°する。
ルストッパとしてボロンをイオン注入し、選択的に不活
性領域に１μｍのフィールド酸化膜１０２を成長し同時
にチャネルストッパ不純物拡散層１０３を形成する。活
性領域の容量部に深さ５μｍの溝１０４をリアクティプ
イオンエツチン〆により形成する。そして、ＣＶＤ法に
より０．１μのタングステンシリサイド層を成長し、写
真蝕刻法により容量部にタングステンシリサイド層１０
５を形成°する。
第２図＝７オトレジスト１０６の窓１０７を容量部に形
成し、フォトレジストをマスクにヒ素をＩ Ｘ １０１
０１４ａ”イオン注入しヒ素のイオン注入層１０８を形
成する。
成し、フォトレジストをマスクにヒ素をＩ Ｘ １０１
０１４ａ”イオン注入しヒ素のイオン注入層１０８を形
成する。
第３図：次に窒素雰囲気中で１０００℃１０分の熱処理
を行ないヒ素のイオン注入層１０８に含まれるヒ素をタ
ングステンシリサイド層１０５に拡散し、さらに溝の側
面のシリコン基板に拡散して、Ｎ型拡散層１０９を形成
する。
を行ないヒ素のイオン注入層１０８に含まれるヒ素をタ
ングステンシリサイド層１０５に拡散し、さらに溝の側
面のシリコン基板に拡散して、Ｎ型拡散層１０９を形成
する。
第４図：次にタングステンツリサイド層１０５を除去し
た後、酸化膜１１０を１５０Ａ成長し、その上にＣＶＤ
法により多結晶シリコンを成長させ容量ゲート電極１１
１を形成する。その後、通常の工程に従がって、ダイナ
ミック型ランダムアクセス半導体記憶回路装置（ＤＲＡ
Ｉ’１ｌＩ）を完成する。
た後、酸化膜１１０を１５０Ａ成長し、その上にＣＶＤ
法により多結晶シリコンを成長させ容量ゲート電極１１
１を形成する。その後、通常の工程に従がって、ダイナ
ミック型ランダムアクセス半導体記憶回路装置（ＤＲＡ
Ｉ’１ｌＩ）を完成する。
このようにして得られたＤＲＡＭ記憶セルの容量部は溝
が深い場合でも、シリサイド層の速い不純物拡散により
、溝の側面ＫＮ型不純物拡散層を形成することができ、
また不純物がイオン注入法により添加されるため濃度分
布を高精度で制御できる。したがって、容量部の単位面
積当りの容量をＮ型不純物拡散層による接合容量によっ
て増大でき、集積度の向上した、信頼性の高い集積回路
装置を得ることが出来る。
が深い場合でも、シリサイド層の速い不純物拡散により
、溝の側面ＫＮ型不純物拡散層を形成することができ、
また不純物がイオン注入法により添加されるため濃度分
布を高精度で制御できる。したがって、容量部の単位面
積当りの容量をＮ型不純物拡散層による接合容量によっ
て増大でき、集積度の向上した、信頼性の高い集積回路
装置を得ることが出来る。
第１図〜第４図はこの発明の一実施例の工程別断面図で
ある。 なお図において、１０１・・・・・・ＰＷ半導体基板、
１０２・・・・・・フィールド酸化膜、１０３・・・・
・・チャネルストッパ不純物拡散層、１０４・・・・・
・溝、１０５・・・・・・タングステンシリサイド層、
１０６・・・・・・フォトレジスト、１０７・・・・・
・窓、１０８・・・・・・ヒ素のイオン注入層、１０９
・・・・・・Ｎ型不純物拡散層、１１１・・・・・・容
量ゲート電極である。 代理人 弁理士 内 原 晋、−′・・唸・
−一、ン 牛４ＴＫＪ
ある。 なお図において、１０１・・・・・・ＰＷ半導体基板、
１０２・・・・・・フィールド酸化膜、１０３・・・・
・・チャネルストッパ不純物拡散層、１０４・・・・・
・溝、１０５・・・・・・タングステンシリサイド層、
１０６・・・・・・フォトレジスト、１０７・・・・・
・窓、１０８・・・・・・ヒ素のイオン注入層、１０９
・・・・・・Ｎ型不純物拡散層、１１１・・・・・・容
量ゲート電極である。 代理人 弁理士 内 原 晋、−′・・唸・
−一、ン 牛４ＴＫＪ
Claims (1)
- 絶縁ゲート型電界効果トランジスタを有するダイナミ
ック型ランダムアクセス半導体記憶回路装置の製造方法
において、一導電型の半導体基板に選択的に設けられた
記憶セルの容量部にＵ字型の溝を形成する工程と、前記
溝を含む前記容量部に選択的に高融点金属のシリサイド
層を形成する工程と、前記容量部に選択的に逆導電型の
不純物をイオン注入する工程と、その後の熱処理により
、前記容量部及び前記溝の底面にイオン注入された前記
逆導電型の不純物を前記シリサイド層に拡散さらに前記
溝の側面に拡散させる工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241019A JPS61119075A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241019A JPS61119075A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61119075A true JPS61119075A (ja) | 1986-06-06 |
Family
ID=17068123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241019A Pending JPS61119075A (ja) | 1984-11-15 | 1984-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61119075A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298158A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体記憶装置 |
| JPS6420648A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPH08306882A (ja) * | 1995-05-11 | 1996-11-22 | Nec Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-11-15 JP JP59241019A patent/JPS61119075A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298158A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体記憶装置 |
| JPS6420648A (en) * | 1987-07-15 | 1989-01-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPH0579182B2 (ja) * | 1987-07-15 | 1993-11-01 | Tokyo Shibaura Electric Co | |
| JPH08306882A (ja) * | 1995-05-11 | 1996-11-22 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4055444A (en) | Method of making N-channel MOS integrated circuits | |
| JPS5847862B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0433142B2 (ja) | ||
| JPS5826829B2 (ja) | ダイナミックメモリセルの製造方法 | |
| EP0009910A1 (en) | Semiconductor memory device and process for fabricating the device | |
| EP0203960B1 (en) | High-performance trench capacitors for dram cells | |
| JP2624709B2 (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| US4380113A (en) | Process for fabricating a high capacity memory cell | |
| JPS6340362A (ja) | 半導体記憶装置 | |
| JP3083434B2 (ja) | 半導体装置の製造方法 | |
| JP2900717B2 (ja) | 半導体装置 | |
| JPS60235437A (ja) | 半導体装置の製造方法 | |
| JPH10242460A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0235766A (ja) | 半導体装置の製造方法 | |
| JP2919659B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPH01187870A (ja) | 半導体装置およびその製造方法 | |
| JPS6262555A (ja) | 半導体装置 | |
| JPH01108762A (ja) | 半導体装置の製造方法 | |
| JP2510526B2 (ja) | 半導体装置 | |
| JPS6358872A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| TW200426975A (en) | Method for forming uniform bottom electrode in trench of trench capacitor | |
| JPS6315748B2 (ja) | ||
| JP2000188380A (ja) | 半導体装置及びその製造方法 | |
| JPH01251714A (ja) | 半導体装置の製造方法 |