JPS61118010A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPS61118010A JPS61118010A JP24016784A JP24016784A JPS61118010A JP S61118010 A JPS61118010 A JP S61118010A JP 24016784 A JP24016784 A JP 24016784A JP 24016784 A JP24016784 A JP 24016784A JP S61118010 A JPS61118010 A JP S61118010A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- constant current
- current source
- voltage
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅器等を構成する半導体集積回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit constituting a differential amplifier or the like.
第３図に差動増幅器の基本回路を示す。第３図において
、１は第１の入力端子としての反転入力端子、２は第２
の入力端子としての非反転入力端子、３は電源端子、４
．５は抵抗器、６および７は差動増幅用の第１および第
２のトランジスタとしてのＮＰＮ トランジスタ、８．
９は出力端子、１０は差動増幅のための定電流源である
。Figure 3 shows the basic circuit of a differential amplifier. In Fig. 3, 1 is an inverted input terminal as the first input terminal, and 2 is the second input terminal.
3 is a power supply terminal, 4 is a non-inverting input terminal as an input terminal of
．． 5 is a resistor; 6 and 7 are NPN transistors as first and second transistors for differential amplification; 8.
9 is an output terminal, and 10 is a constant current source for differential amplification.
このように構成された差動増幅器の入力端子１．２間に
高電圧が印加された場合、たとえば、入力端子２を接地
し入力端子１に高電圧を印加した場合、ＮＰＮ トラン
ジスタ７０ベース、エミッタ間には逆電圧が印加される
ことになる。この場合ＮＰＮ ）ランジスタフはり７．
が減少し、オンするためのベース電流がＮＰＮトランジ
スタ６と比較して大きくなる。このため差動増幅器の入
力オフセント電圧が大きくなることは、一般に知られて
いるところである。When a high voltage is applied between input terminals 1 and 2 of the differential amplifier configured in this way, for example, when input terminal 2 is grounded and a high voltage is applied to input terminal 1, the NPN transistor 70 base, emitter A reverse voltage will be applied between them. In this case NPN) Langistaf beam 7.
decreases, and the base current for turning on becomes larger compared to the NPN transistor 6. It is generally known that this increases the input offset voltage of the differential amplifier.
このような不具合に対して第４図に示すような差動増幅
器が提案されている。第４図（ａ）の１１゜１２および
第４図（ｂｌの１３．１４はリーク電流防上用のダイオ
ードである。第４図（ａｔ、 （ｂ）において第３図と
同一部分又は相当部分には同一符号が付しである。To solve this problem, a differential amplifier as shown in FIG. 4 has been proposed. 11° 12 in Fig. 4(a) and 13.14 in Fig. 4(bl) are diodes for leakage current prevention. are given the same reference numerals.
このように構成された差動増幅器の動作について説明す
る。まず第４図ｔａ＋の差動増幅器の動作について説明
する。入力端子２を接地し入力端子１の印加電圧を高く
していった場合、ＮＰＮ ｌ−ランジスタフのエミッタ
・ベース電圧、すなわち、ツェナー電圧を７ｖ位とする
と、ダイオード１２も同様に７ｖ位であり、両者合わせ
て１５Ｖ位の電圧で降伏する。従って、これ以下の電圧
で使用することになるが、６■位で使用するときでも１
２０℃程度の高温時には入力端子１から入力端子２へ微
少のリーク電流がながれ、ＮＰＮ トランジスタ７はｈ
□が減少し、オンするためのベース電流が増加する。こ
の増加ベース電流によるダイオード１２の■１分だけ入
力端子１．２間の入力オフセット電圧が増加する。従っ
て、入力端にダイオードを挿入する方法は、降伏電圧以
下で使用しても、環境条件によっては使用できない場合
もある。The operation of the differential amplifier configured in this way will be explained. First, the operation of the differential amplifier shown in FIG. 4 ta+ will be explained. When the input terminal 2 is grounded and the voltage applied to the input terminal 1 is increased, if the emitter-base voltage of the NPN l-rangestaff, that is, the Zener voltage, is about 7V, the diode 12 is also about 7V, Both of them break down at a voltage of about 15V in total. Therefore, it will be used at a voltage lower than this, but even when used at about 6■
At high temperatures of about 20°C, a small leakage current flows from input terminal 1 to input terminal 2, and NPN transistor 7
□ decreases, and the base current for turning on increases. The input offset voltage between the input terminals 1 and 2 increases by 1 of the diode 12 due to this increased base current. Therefore, the method of inserting a diode at the input terminal may not be usable depending on the environmental conditions even if it is used below the breakdown voltage.
次に第４図（′ｂ）に示す差動増幅器の動作について説
明する。この場合、高温時のリーク電流によりＮＰＮ
トランジスタ７のり、えが減少しても、ダイオードが入
力側に位置していないことから、差動増幅器野オフセッ
ト電圧は殆んど変化せず第４図（ｂｌに示す差動増幅器
よりも良いといえる。Next, the operation of the differential amplifier shown in FIG. 4('b) will be explained. In this case, NPN
Even if the voltage of the transistor 7 decreases, since the diode is not located on the input side, the offset voltage of the differential amplifier field hardly changes, and it is better than the differential amplifier shown in Figure 4 (bl). I can say that.
しかしこのような差動増幅器においては、ダイオード１
３．１４をＩＣのチップ内に増設しなければならず、素
子数が増加するという問題がある。However, in such a differential amplifier, the diode 1
3.14 must be added to the IC chip, which poses a problem in that the number of elements increases.
なお、第４図（ｂｌに示すダイオード１３．１４をコレ
クタとベースで形成する高耐圧のＣ−Ｂダイオードとし
た場合、形成されたダイオードはＰＮＰトランジスタの
構造となるので、入力オフセット電圧は、やはり、太き
（増加する。Note that if the diodes 13 and 14 shown in FIG. 4 (bl) are made into high-voltage C-B diodes formed by a collector and a base, the formed diodes have the structure of a PNP transistor, so the input offset voltage is still , thick (increase).
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、素子数を増加することなく入力
オフセット電圧の増加を防止できる半導体集積回路を提
供することにある。The present invention has been made in view of these points, and an object thereof is to provide a semiconductor integrated circuit that can prevent an increase in input offset voltage without increasing the number of elements.
このような目的を達成するために本発明は、差動増幅器
等を構成する第１および第２のトランジスタのエミッタ
と定電流源用トランジスタとの間にショットキーダイオ
ードを挿入するようにしたものである。In order to achieve such an object, the present invention includes a Schottky diode inserted between the emitters of the first and second transistors constituting a differential amplifier or the like and a constant current source transistor. be.
本発明においては、第２のトランジスタのベース・エミ
ッタ間に逆電圧が印加されたときに流れるリーク電流は
微少である。In the present invention, the leakage current that flows when a reverse voltage is applied between the base and emitter of the second transistor is very small.
第１図に本発明に係わる半導体集積回路の一実施例を示
す。第１図において、１５．１６はリーク電流を防止す
るためのショットキーダイオード、１７は差動増幅のた
めの定電流源用ＮＰＮ ｌ−ランジスタである。第１図
において第３図と同一部分又は相当部分には同一符号が
付しである。FIG. 1 shows an embodiment of a semiconductor integrated circuit according to the present invention. In FIG. 1, 15 and 16 are Schottky diodes for preventing leakage current, and 17 is an NPN l-transistor for a constant current source for differential amplification. In FIG. 1, the same or equivalent parts as in FIG. 3 are given the same reference numerals.
ショットキーダイオード１５．１６はガードリング付の
もので形成され、耐圧は２０Ｖ位である。The Schottky diodes 15 and 16 are formed with guard rings, and have a breakdown voltage of about 20V.
このようなショットキーダイオード１５．１６を使用す
ることにより、入力端子１，２間の耐印加電圧を向上で
きるとともに１２０℃位の高温で使用してもリーク電流
は流れずＮＰＮ トランジスタ７のｈ□が減少すること
もないので、入力オフセント電圧に変化は殆んど生じな
い。また、初期オフセットのバラツキも小さくできる。By using such Schottky diodes 15 and 16, the withstand voltage between the input terminals 1 and 2 can be improved, and no leakage current will flow even when used at high temperatures of about 120°C, and the h□ of the NPN transistor 7 Since there is no decrease in the input offset voltage, there is almost no change in the input offset voltage. Further, the variation in initial offset can also be reduced.
第２図に定電流源用ＮＰＮ）ランジスタ１７のコレクタ
の位置にショットキーダイオード１５゜１６を設けた場
合の構造を示す。第２図（ａｌは平面図、第２図（ｂ）
は第２図（ａｌのＡ−Ａ断面図である。FIG. 2 shows a structure in which Schottky diodes 15 and 16 are provided at the collector position of the constant current source NPN transistor 17. Figure 2 (al is a plan view, Figure 2 (b)
is a sectional view taken along line A-A in FIG. 2 (al).
第２図において、２０はＰ形基板、２１はＮ形エピタキ
シャル層、２２はＰ゛拡散分離部、２３はパシベーショ
ン酸化膜、２４はＰ拡散のベース、２５は白金・Ａ２等
の金属とＮ形エピタキシャル層２１とで形成されたショ
ットキーダイオード、２６はＮ゛形拡散のエミッタ、２
７．２８および２９はエミッタ、ベースおよびアノード
の電極である。このようにショットキーダイオード１５
゜１６は、定電流源用ＮＰＮ ）ランジスタ１７のコレ
クタの位置に形成されるので、ショー／ トキーダイオ
ード１５．１６を設けたことにより半導体集積回路の素
子数が増加することはない。In FIG. 2, 20 is a P-type substrate, 21 is an N-type epitaxial layer, 22 is a P'diffusion separation part, 23 is a passivation oxide film, 24 is a base for P diffusion, 25 is a metal such as platinum/A2, etc. and an N-type A Schottky diode formed with the epitaxial layer 21, 26 is an N-type diffusion emitter, 2
7.28 and 29 are emitter, base and anode electrodes. In this way, Schottky diode 15
Since 16 is formed at the collector position of the NPN transistor 17 for constant current source, the number of elements of the semiconductor integrated circuit is not increased by providing short/key diodes 15 and 16.
なお本実施例においては、差動増幅器の場合について説
明したが、それ以外に論理回路部にもショットキーダイ
オードをＮＰＮトランジスタ内に設けることができる。In this embodiment, the case of a differential amplifier has been described, but a Schottky diode can also be provided in an NPN transistor in the logic circuit section.
以上説明したように本発明は、差動増幅器等を構成する
第１および第２のトランジスタのエミッタと定を流源用
トランジスタとの間にショットキーダイオードを設ける
ことによりリーク電流を微少なものとし、また定電流源
用トランジスタのコレクタ内にショットキーダイオード
を形成するようにしたので、素子数を増加することなく
差動増幅器の入力オフセット電圧の増加を防止できる効
果がある。As explained above, the present invention minimizes leakage current by providing a Schottky diode between the emitters of the first and second transistors constituting a differential amplifier etc. and a constant current source transistor. Furthermore, since a Schottky diode is formed in the collector of the constant current source transistor, an increase in the input offset voltage of the differential amplifier can be prevented without increasing the number of elements.
第１図は本発明に係わる半導体集積回路の一実施例を示
す回路図、第２図はその構造図、第３図は差動増幅器の
基本回路図、第４図は従来の差動増幅器の回路図である
。
１・・・・反転入力端子、２・・・・非反転入力端子、
３・・・・電源端子、４．５・・・・抵抗器、６．７・
・・・ＮＰＮ ）ランジスタ、８゜９・・・・出力端子
、１５．１６・・ ・ショットキーダイオード、１７・
・・・定電流源用ＮＰＮトランジスタ。FIG. 1 is a circuit diagram showing an embodiment of a semiconductor integrated circuit according to the present invention, FIG. 2 is a structural diagram thereof, FIG. 3 is a basic circuit diagram of a differential amplifier, and FIG. 4 is a diagram of a conventional differential amplifier. It is a circuit diagram. 1...Inverting input terminal, 2...Non-inverting input terminal,
3...Power terminal, 4.5...Resistor, 6.7...
...NPN) transistor, 8゜9...output terminal, 15.16... -Schottky diode, 17.
...NPN transistor for constant current source.
Claims (1)
第１および第２の入力端子に接続された第１および第２
のトランジスタと、エミッタが接地された定電流源用ト
ランジスタと、アノードが前記第１および第２のトラン
ジスタのエミッタに接続され、カソードが共に前記定電
流源用トランジスタのコレクタに接続され、前記定電流
源用トランジスタのコレクタ内に形成された第１および
第２のショットキーダイオードとを具備してなり、前記
第２のトランジスタに高電圧を印加可能としたことを特
徴とする半導体集積回路。The first and second
a constant current source transistor whose emitter is grounded, an anode connected to the emitters of the first and second transistors, a cathode both connected to the collector of the constant current source transistor, and a constant current source transistor whose emitter is grounded; 1. A semiconductor integrated circuit comprising first and second Schottky diodes formed in the collector of a source transistor, and capable of applying a high voltage to the second transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24016784A JPS61118010A (en) | 1984-11-14 | 1984-11-14 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24016784A JPS61118010A (en) | 1984-11-14 | 1984-11-14 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61118010A true JPS61118010A (en) | 1986-06-05 |
Family
ID=17055486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24016784A Pending JPS61118010A (en) | 1984-11-14 | 1984-11-14 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61118010A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011250345A (en) * | 2010-05-31 | 2011-12-08 | Rohm Co Ltd | Transmitter, interface device, and in-vehicle communication system |
-
1984
- 1984-11-14 JP JP24016784A patent/JPS61118010A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011250345A (en) * | 2010-05-31 | 2011-12-08 | Rohm Co Ltd | Transmitter, interface device, and in-vehicle communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246807B2 (en) | Semiconductor integrated circuit device | |
| KR0159451B1 (en) | Protection circuit for a semiconductor device | |
| US3990092A (en) | Resistance element for semiconductor integrated circuit | |
| US4543593A (en) | Semiconductor protective device | |
| US6847059B2 (en) | Semiconductor input protection circuit | |
| US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
| US4659979A (en) | High voltage current source circuit and method | |
| US6369654B1 (en) | Semiconductor device | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| JP3559075B2 (en) | Polarity reversal protection device for integrated electronic circuits in CMOS technology | |
| JPH07211510A (en) | Semiconductor device | |
| US4689653A (en) | Complementary MOS integrated circuit including lock-up prevention parasitic transistors | |
| JPS61118010A (en) | Semiconductor integrated circuit | |
| US6057578A (en) | Protective integrated structure with biasing devices having a predetermined reverse conduction threshold | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPH0195568A (en) | Semiconductor device | |
| JPH1079472A (en) | Semiconductor integrated circuit | |
| JPS63148671A (en) | Device preventive of electrostatic breakdown in semiconductor integrated circuit device | |
| CN100446276C (en) | Punch-through diode and manufacturing method thereof | |
| JPH04330773A (en) | Semiconductor device | |
| EP0066041A1 (en) | Semiconductor device including resistive elements | |
| JPS6359262B2 (en) | ||
| JP2690201B2 (en) | Semiconductor integrated circuit | |
| JPH0471274A (en) | Semiconductor integrated circuit | |
| JPS6156458A (en) | semiconductor equipment |