[go: up one dir, main page]

JPS61117520A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS61117520A
JPS61117520A JP59238984A JP23898484A JPS61117520A JP S61117520 A JPS61117520 A JP S61117520A JP 59238984 A JP59238984 A JP 59238984A JP 23898484 A JP23898484 A JP 23898484A JP S61117520 A JPS61117520 A JP S61117520A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
pixel
electrodes
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59238984A
Other languages
Japanese (ja)
Other versions
JPH0558169B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59238984A priority Critical patent/JPS61117520A/en
Publication of JPS61117520A publication Critical patent/JPS61117520A/en
Publication of JPH0558169B2 publication Critical patent/JPH0558169B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To complete mask alignment by two times of operations only and to prevent cross talks between adjacent picture elements, by using a common pattern to the electrode of liquid crystal and one of the 1st electrodes of a nonlinear element and insulating the side section of the semiconductor on the 1st electrode. CONSTITUTION:When a common pattern is used for the 3rd electrode 23 of liquid crystal 3 and one of the 1st electrodes 21 of an nonlinear element 2, only two photomasks become sufficient to manufacture a base plate 20 on the side equipped with an active element. Moreover, the electrode 22 of the 1st picture element at a lead 4, electrode 22' of the 2nd picture element adjacent to the 1st picture element, and another lead 25 between the electrodes 22 and 22' are made to have the same width so as to constitute them simultaneously even to the deviation of the pattern in the lateral direction. At the opened groove between two semiconductors 2 and 2', the semiconductor is removed and leads are provided on insulating bodies 28 and 28' at the side of the semiconductors and the base plate 20. Since the semiconductors 2 and 2' are insulated by the insulating bodies 28 and 28', crosstalks between them are removed. Therefore, mask alignment can be completed by two times of operations only and crosstalks between adjacent picture elements are prevented.

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention relates to solid-state display devices, image sensors, etc., which solidify display parts of microcomputers, word processors, televisions, etc. by providing a display element, preferably a liquid crystal display panel. Alternatively, the present invention relates to a semiconductor device having nonlinear characteristics that is applied to a liquid crystal printer.

「従来の技術」 固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たノ5ネルとして、横方向640素子(フルカラーの場
合は640 x 3 =1920素子)また縦方向は2
00素子または526素子とするA4判またはそれ以上
の大面積マトリックス構成の表示装置が知られている。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. A channel using such active elements has 640 elements in the horizontal direction (640 x 3 = 1920 elements in the case of full color) and 2 in the vertical direction.
A display device having a large-area matrix structure of A4 size or larger and having 00 elements or 526 elements is known.

しかし、かかる大面積の表“水装置においては、それぞ
れのアクティブ素子(以下画素ともいう)は、隣に所定
の距離を離間させてマトリックス状に配設せしめている
隣の画素との間でクロストーク(電気的に弱(導通して
しまう現象)をしてしまいやすい。そのため一方がON
However, in such a large-area surface water device, each active element (hereinafter also referred to as a pixel) has cross-crossing between adjacent pixels, which are arranged in a matrix at a predetermined distance apart. It is easy to cause talk (electrical weakness (conduction phenomenon). Therefore, one side is ON.
.

他方がOFF機能を作っても、それぞれの画素が十分な
ON、 OFFをとり得す、コントラストに不十分さが
発生してしまいやすかった。
Even if the other side created an OFF function, each pixel could easily be turned on or off, resulting in insufficient contrast.

「発明が解決しようとする問題点」 かかる大面積ディスプレー装置においては、それぞれの
画素間のクロストークを完全に除去するため、アモルフ
ァス半導体を含む半導体が隣同志の画素間に存在しない
ようにするとともに、絶縁物で覆って電気的アイソレイ
ションを行うことが重要である。しかし各画素とその画
素を構成する半導体とを181で対応させた時、その製
造工程におけるフォトマスク数は4種類を必要としてし
まった。
"Problems to be Solved by the Invention" In such a large-area display device, in order to completely eliminate crosstalk between each pixel, it is necessary to prevent semiconductors, including amorphous semiconductors, from existing between adjacent pixels. It is important to perform electrical isolation by covering with an insulating material. However, when each pixel was associated with 181 semiconductors constituting the pixel, four types of photomasks were required in the manufacturing process.

このため、このフォトマスクは1回行うと、その工程に
おいて7エ程(レジストコート、ベーク、バターニング
、現像、レジストの一部除去、被加工物の選択エッチ、
レジスト除去)を必要とじてしまい、製造歩留りを下げ
るのにきわめて大きな支障となってしまっていた。この
ため、マスク合わせ数は2種類に1回のみであって、か
つ隣合う画素同志のクロストークを完全に防止し得る半
導体装置の構造が求められていた。
Therefore, when this photomask is applied once, it goes through 7 steps (resist coating, baking, buttering, development, partial removal of resist, selective etching of the workpiece,
This necessitated resist removal (removal of the resist), which was an extremely serious hindrance to lowering manufacturing yields. For this reason, there has been a demand for a semiconductor device structure in which the number of mask alignments is only once for every two types, and in which crosstalk between adjacent pixels can be completely prevented.

「問題を解決するための手段」 本発明はかかる問題を解決するため、液晶の電極(第3
の電極)と非線型素子の一方の電極(第1の電極)とを
共通パターンとし、かつその第1の電極上に半導体をそ
の側部を絶縁化させてアイソレイションをさせている。
"Means for Solving the Problem" In order to solve the problem, the present invention aims to solve the problem by
(electrode) and one electrode (first electrode) of the nonlinear element have a common pattern, and a semiconductor is placed on the first electrode with its sides insulated for isolation.

さらにこの半導体上の第2の電極より延在したリードは
この絶縁膜上(実際は側面)を横切って、隣合った画素
の他の第2の電極と導体で連結させたものである。その
結果、マスク合わせはセルファライン工程を用いるため
、2回マスクのみでよく、かつ隣合った画素間には半導
体が残存せず、結果としてクロストークを完全に防ぐこ
とができた。加えて半導体はその側周辺(上下は電極)
が絶縁物で覆われ、パッシベイションされている。また
このパッシベイション膜が画素間のクロストークの防止
を同時に行っている。
Further, a lead extending from the second electrode on the semiconductor crosses over the insulating film (actually, the side surface) and is connected to another second electrode of an adjacent pixel by a conductor. As a result, since a self-line process was used for mask alignment, only two masks were required, and no semiconductor remained between adjacent pixels, making it possible to completely prevent crosstalk. In addition, the semiconductor is around that side (the top and bottom are electrodes)
is covered with an insulating material and is passivated. This passivation film also prevents crosstalk between pixels.

またこの発明に用いられる非線型素子は非単結晶半導体
を用い、その材料構成は5i(N) −9ixC1−x
(0〈X≦1)(1)’−3i(N)構造、5i(NI
PIN)構薇または5i(N) −3ixC+−x(0
<X<1)(1) −3ixC+−x(0<X≦1)(
1)  −3i*Ct−x(0<X<1)(1)−3t
(N)構造(但し、NはN型、■は真性または実質的に
真性、PはP型、(1)はバリア層を示す)またはその
タンデム型積層構造および変形構造を有せしめたことを
主としている。
Furthermore, the nonlinear element used in this invention uses a non-single crystal semiconductor, and its material composition is 5i(N)-9ixC1-x
(0<X≦1)(1)'-3i(N) structure, 5i(NI
PIN) structure or 5i(N) -3ixC+-x(0
<X<1) (1) −3ixC+−x(0<X≦1)(
1) -3i*Ct-x(0<X<1)(1)-3t
(N) structure (where N is N-type, ■ is intrinsic or substantially intrinsic, P is P-type, and (1) represents a barrier layer) or its tandem laminated structure and modified structure. I am the lord.

かかる本発明に用いる非線形素子は、一対の電極(第1
第2の電極)とはそれぞれオーム接触性を有するが、逆
向整流特性を構成する複合ダイオードを有する素子より
なるもので、その代表例はN型半導体−I型(以下真性
または実質的に真性という)′半導体−N型半導体を積
層して設けたNIN構造、即ちNl接合とIN接合とが
電気的に逆向きに連結され、かつ半導体として一体化し
たNIN接谷を有する半導体をはじめ、その変形である
NN7N、 NP−N。
The nonlinear element used in the present invention has a pair of electrodes (first
A typical example is an N-type semiconductor-I type (hereinafter referred to as "intrinsic" or "substantially intrinsic")' Semiconductor - A semiconductor with an NIN structure formed by stacking N-type semiconductors, that is, a NIN junction in which an Nl junction and an IN junction are electrically connected in opposite directions and integrated as a semiconductor, and its variations. NN7N, NP-N.

NIPIN、NIP−INまたはNIP“IN構造を有
せしめた複合ダイオード(以下簡単のためこれらをまと
めてNIN型ダイオードという)である。
It is a composite diode having a NIPIN, NIP-IN, or NIP"IN structure (hereinafter, for simplicity, these are collectively referred to as NIN type diodes).

かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン(立ち上がり)電圧(しきい値)はmt接合(NT
P接合)のNl界面またはその近傍での導電型を決める
微量のリン等の不純物、Nl界面とIP界面でのエネル
ギ端の高低差で決めることができる。このため、製造プ
ロセスを制御することにより、所望の素子のしきい値電
圧の値およびしきい値以下での電流の流れにくさおよび
しきい値以上での電流の流やすさを制御し得る。
The threshold voltage of such a composite diode makes the diode characteristics opposite to each other, and its build-in (rise) voltage (threshold)
The conductivity type can be determined by a small amount of impurity such as phosphorus, which determines the conductivity type at or near the Nl interface of the P junction, and by the difference in height of the energy edge between the Nl interface and the IP interface. Therefore, by controlling the manufacturing process, it is possible to control the value of the threshold voltage of a desired element, the difficulty of current flow below the threshold value, and the ease of current flow above the threshold value.

さらに本発明は、かかる複合ダイオードとマトリックス
を構成するX配線とその下の非線型素子とが概略同一形
状を有する1つのマスク合わせで行うのみで完成させ得
るため、一方の基板側に設けられる液晶表示の一方の電
極(第3の電極)と連結した複合ダイオードの一方の電
極(第1の電極)とを共通の矩形電極と、さらにその上
方の半導体上のXまたはX配線(図面ではX配線のみの
ため以下X配線として代表して示す)の形成に必要な第
2のマスクよりなる2枚のみでプロセスさせることがで
きる。この本発明の構造の代表例を第4図にまたその製
造工程を第2図に示しである。
Furthermore, the present invention can be completed by simply matching one mask in which the X wiring constituting the composite diode and the matrix and the nonlinear element thereunder have approximately the same shape. One electrode (third electrode) of the display and one electrode (first electrode) of the connected composite diode are connected to a common rectangular electrode, and an X or an X wiring (in the drawing, an X wiring) on the semiconductor above the common rectangular electrode. Therefore, the process can be carried out using only two masks, each consisting of a second mask, which is necessary for forming the X wiring (representatively shown below as an X wiring). A typical example of the structure of the present invention is shown in FIG. 4, and the manufacturing process thereof is shown in FIG.

さらに、固体表示素子である例えば液晶に対して、交流
バイアスを液晶の他方の電極(第4の電極)、リードを
Y方向の配線とし、その電気的レベルを制御することに
よりフルカラー化および階調制御も可能であるという特
徴を有する。
Furthermore, for solid-state display elements such as liquid crystals, AC bias is applied to the other electrode (fourth electrode) of the liquid crystal, leads are wired in the Y direction, and the electrical level is controlled to achieve full color and gradation. It also has the feature of being controllable.

「作用」 かくして、A4版またはそれ以上の大面積のマトリック
ス化に対してもそれぞれの画素間のストライブ部におい
てX方向のリードを絶縁物上に密接して配設させ、かつ
それぞれの画素はパッシベイションにより隣の素子での
電気的リークを除去させることができた。加えて、X方
向の合わせ精度に対しても、第2の電極とそれに連結し
たリードとを同じ巾とすることにより、±200μまた
はそれ以下(理論的には±3a+m以内を示す)での低
い合わせ精度でプロセスが可能となった。
``Function'' In this way, even for large-area matrix formation of A4 size or larger, the leads in the X direction can be arranged closely on the insulator in the stripe portion between each pixel, and each pixel can be Passivation made it possible to eliminate electrical leakage from adjacent elements. In addition, by making the second electrode and the lead connected to it the same width, alignment accuracy in the X direction can be reduced to ±200μ or less (theoretically within ±3a+m). The process is now possible with precision alignment.

加えて、第1図、第4図に示すごとく、液晶の他方のY
&!綿および電極を3分割し、それぞれの電極またはそ
れぞれのアクティブ素子に対応して赤(Rという)、緑
(Gという)、青(Bという)のフィルタを通すことに
より、そのレベルに対し独立に電圧をY軸として加える
ことができる。そのため、R,G、Hに対する階調を行
うことができるという特徴を有する。
In addition, as shown in Figures 1 and 4, the other Y of the liquid crystal
&! By dividing the cotton and electrode into three parts and passing them through red (referred to as R), green (referred to as G), and blue (referred to as B) filters corresponding to each electrode or each active element, the level can be independently adjusted. Voltage can be applied as the Y axis. Therefore, it has the feature that it is possible to perform gradations for R, G, and H.

以下に実施例に従って本発明を説明する。The present invention will be explained below according to examples.

「実施例1」 第1図は本発明の固体表示装置を用いた回路図を示す。"Example 1" FIG. 1 shows a circuit diagram using the solid state display device of the present invention.

図面において、絵素は複合ダイオード(2)の電極(2
1) (第1の電極)より液晶(3)の一方の電極(2
3) (第3の電極)に連結している。複合ダイオード
はクロック信号を与えるX配線のアドレス線(4) 、
 (5)に第2の電極(22)により連結している。
In the drawing, the picture element is the electrode (2) of the composite diode (2).
1) One electrode (2) of the liquid crystal (3) than (1st electrode)
3) Connected to (third electrode). The compound diode is the address line (4) of the X wiring that provides the clock signal,
(5) by a second electrode (22).

他方、液晶(3)の第4の電極(24)はX配線のデー
タ線(6) 、 (7)に連結している。X配線は1つ
の第3の電極(23)に対応して3分割された第4の電
極(24) (第1図、第4図(C)における(6−1
) 、 (6−2) 。
On the other hand, the fourth electrode (24) of the liquid crystal (3) is connected to the data lines (6) and (7) of the X wiring. The X wiring is a fourth electrode (24) divided into three parts corresponding to one third electrode (23) ((6-1 in Fig. 1 and Fig. 4(C)).
), (6-2).

(6−3)即ち(6)または(24) )は対抗また他
の透光性絶縁基板代表的にはガラス基板(第45図(C
)における(20°))側にそれぞれ対応して連結させ
ている。そしてこの第4の電極(14)はR(赤)、G
(緑)、B(青)のフィルタを有しており、フルカラー
化を施している。
(6-3) (6) or (24)) is a counter or other transparent insulating substrate, typically a glass substrate (Fig. 45 (C)).
) are connected correspondingly to the (20°) side. And this fourth electrode (14) is R (red), G
(green) and B (blue) filters, providing full color.

このX配線は同一絶縁基板代表的にはガラス基板(第4
図(B) 、 (C) 、 (D)における(20) 
)上に設けられている。その結果、クロストーク(33
)がおきやすく、この部分の抵抗を109Ω以上、好ま
しくは10I0Ω以上とすることが本発明の目的である
This X wiring is connected to the same insulating substrate, typically a glass substrate (fourth
(20) in Figures (B), (C), and (D)
) is provided above. As a result, crosstalk (33
) is likely to occur, and it is an object of the present invention to make the resistance of this portion 109Ω or more, preferably 10I0Ω or more.

かかる絵素をマトリックス構成せしめ、図面では2 X
 2 X 3 (R,G、B)を示した。しかし本発明
はかかる小マトリックスではな(、スケール・アップし
た表示装置例えば(画素640 x 、3 (R,G、
B) x200または512)といった大きなマトリッ
クスのパネルに対し有効である。
Such picture elements are arranged in a matrix, and in the drawing, 2
2 X 3 (R, G, B) was shown. However, the present invention does not require such a small matrix (for example, a scaled-up display device (640 x 3 pixels (R, G,
B) Effective for large matrix panels such as x200 or 512).

か(の如き複合ダイオードを用いた画素の一部である非
線形素子の製造工程およびその特性の例を第2図、第3
図に示している。
Figures 2 and 3 show an example of the manufacturing process and characteristics of a nonlinear element that is part of a pixel using a composite diode such as
Shown in the figure.

この第2図の製造工程は、第4図(A)における(30
)の領域を特に拡大して製造する場合に対応している。
The manufacturing process shown in FIG. 2 is (30
) is particularly suitable for expanding the manufacturing area.

第2図(A) 、 (B) 、 (C) 、 (D−1
)は第4図A−^゛の縦断面図に対応している。第2図
(D−2) 、 (fりは第4図に招けるc−c’の縦
断面図に対応し、その素子構造を示している。
Figure 2 (A), (B), (C), (D-1
) corresponds to the longitudinal sectional view of FIG. 4A-^゛. FIG. 2 (D-2), (f corresponds to the vertical cross-sectional view taken along line c-c' shown in FIG. 4, and shows the element structure thereof.

第2図(A)において、透光性絶縁基板として無アルカ
リガラス(20)を用いた。この上面にスパッタ法また
は電子ビーム蒸着法により導電膜であるITOまたは酸
化スズ膜を0.1〜0.5μの厚さに形成した。
In FIG. 2(A), non-alkali glass (20) was used as the light-transmitting insulating substrate. On this upper surface, a conductive film of ITO or tin oxide was formed to a thickness of 0.1 to 0.5 μm by sputtering or electron beam evaporation.

この後、これらの全面にプラズマ気相反応法を用いてN
IN(N(T)I(1)N、NIPIN、N(1)IP
I(I)Nを含む)構造を有する非単結晶半導体よりな
る複合ダイオードを形成した。即ち、N型半導体をシラ
ンに13.56MIIZの高周波グロー放電を行うこと
によって、200〜300℃に保持された基板上の被形
成面上に(lO) アモルファス構造を有する非単結晶半導体を作る。
After this, N is applied to the entire surface using plasma gas phase reaction method.
IN(N(T)I(1)N, NIPIN, N(1)IP
A composite diode made of a non-single crystal semiconductor having a structure (including I(I)N) was formed. That is, a non-single-crystal semiconductor having an (1O) amorphous structure is produced on a surface to be formed on a substrate maintained at 200 to 300° C. by subjecting an N-type semiconductor to silane with a high-frequency glow discharge of 13.56 MIIZ.

その電気伝導度は、101〜10−’(ΩcI11)−
重を有し、50〜500人の厚さとした。さらに次に、
10−6〜10−’torrまで、十分真空引きをした
。さらに、シラン(SimHilll+i例えばm=l
の5iH4)を用い、■型の非単結晶半導体を500人
〜1μの厚さに、例えば0.2μの厚さに、N型半導体
上に積層して形成した。さらに、10−6〜10−’t
orrまで十分真空引きをした。再び、BgHa/Si
l+< = 0.1χとしてP型半導体を100〜50
0人、例えば200人形成させた。
Its electrical conductivity is 101~10-'(ΩcI11)-
It had a weight of 50 to 500 people. Further next,
The vacuum was sufficiently drawn to 10-6 to 10-'torr. Furthermore, silane (SimHill+i e.g. m=l
5iH4) was used to form a ■-type non-single crystal semiconductor to a thickness of 500 to 1 μm, for example, 0.2 μm, on an N-type semiconductor. Furthermore, 10-6 to 10-'t
The vacuum was sufficiently drawn to orr. Again, BgHa/Si
P-type semiconductor is 100 to 50 with l+<=0.1χ
0 people, for example, 200 people were formed.

同様にI型半導体層(500〜2000人)、さらにそ
の上にN型半導体をアモルファス構造として50〜50
0人の厚さに積層してNIPIN接合またはN(1)T
Pl(1)N接合((■)はバリア層(′厚さ5〜50
人)であるが以下簡単のため省略する)とした。
Similarly, an I-type semiconductor layer (500-2000 layers) and an N-type semiconductor layer with an amorphous structure on top of it (50-50 layers)
NIPIN junction or N(1)T by stacking to a thickness of 0
Pl(1)N junction ((■) is a barrier layer ('thickness 5-50
(person), but will be omitted below for brevity).

この後、この上面に、クロム(500〜1500人)を
電子ビーム蒸着法またはスパッタ法により0.1〜0.
2μの厚さに積層した。
Thereafter, chromium (500-1500 chromium) is applied to the upper surface by electron beam evaporation or sputtering to a density of 0.1-0.
It was laminated to a thickness of 2μ.

さらに、第2図(B)に示す如く、第1のフォトマスク
■により周辺部(26)を垂直になるように異方性プラ
ズマエッチを行った。次にこれら全面に対し例えば20
0℃にて半導体にプラズマ酸化を行い、固相−気相酸化
による酸化珪素の作製を行った。次にこれらの全面に窒
化珪素または酸化珪素(27)を0.1〜0.2 μの
厚さにプラズマCVD法によりコーティング(特に側面
(26)のコーティング)を行った。
Furthermore, as shown in FIG. 2(B), anisotropic plasma etching was performed using the first photomask (2) so that the peripheral portion (26) was vertical. Next, for example, 20
A semiconductor was subjected to plasma oxidation at 0° C., and silicon oxide was produced by solid phase-vapor phase oxidation. Next, silicon nitride or silicon oxide (27) was coated (particularly on the side surfaces (26)) to a thickness of 0.1 to 0.2 μm by plasma CVD on the entire surface thereof.

次に第2図(C)に示す如く、この絶縁物に対し異方性
プラズマエッチを行い、半導体(2)、第1の電極(2
1)の側面(26)を覆って絶縁物(28)を残し、他
の第2の電極(15)上および基板(20)上を除去し
た。かくして第2図(C)を得た。即ち次にこの第2E
(C)の上面全面にアルミニュームを0.5〜1μの厚
さに形成せしめ、第2図(D−1) 、 (D−2)を
得た。この後、第2図(E)に示す如く、第1の側面(
26)に直角方向に対し第2のマスク■によりパターニ
ーグを行った。かくして1つの画素の第2の電極より延
在したリードは、その画素を構成する半導体に第1の電
極の側面に設けられた絶縁物上に延在して隣の画素の第
2の電極と連結させることができた。
Next, as shown in FIG. 2(C), this insulator is subjected to anisotropic plasma etching to form a semiconductor (2) and a first electrode (2).
The insulator (28) was left covering the side surface (26) of 1), and the other second electrode (15) and substrate (20) were removed. Thus, Figure 2(C) was obtained. That is, next this second E
Aluminum was formed on the entire upper surface of (C) to a thickness of 0.5 to 1 .mu.m to obtain Figures 2 (D-1) and (D-2). After this, as shown in FIG. 2(E), the first side surface (
26), patterning was carried out using the second mask (3) in the direction perpendicular to the pattern. In this way, the lead extending from the second electrode of one pixel extends onto the insulator provided on the side surface of the first electrode in the semiconductor constituting the pixel, and connects to the second electrode of the adjacent pixel. I was able to connect them.

さらにこの後この側面に対しても(28)と同様の絶縁
物(29)を形成してもよい。
Furthermore, an insulator (29) similar to (28) may be formed on this side surface after this.

またマスク数を増やすならば、第2図(C)において1
まいのマスクを用いて側面およびその近傍を通常のプラ
ズマエッチ法を用いて残す方法を用いることも可能であ
る。しかしかかる場合は全マスク使用数は3まいとなっ
てしまう。
Also, if you increase the number of masks, 1 in Figure 2 (C).
It is also possible to use a method in which the side surfaces and their vicinity are left using a normal plasma etching method using a solid mask. However, in such a case, the total number of masks used will be 3.

即ち、第2図において、ガラス基板(20)上の透光性
導電膜よりなる第1の電極(21)、 NIPINまた
はNIN半導体積層体よりなる複合ダイオード(2)。
That is, in FIG. 2, a first electrode (21) made of a transparent conductive film on a glass substrate (20), and a composite diode (2) made of a NIPIN or NIN semiconductor laminate.

クロムの第2の電極(15)、アルミニューム(16)
よりなる電極リード(22)よりなっている。このNI
PINまたはNIN構造の記号が第1図において(2)
として記されている。
Chromium second electrode (15), aluminum (16)
It consists of an electrode lead (22) made of. This NI
The symbol for the PIN or NIN structure is shown in Figure 1 (2)
It is written as.

結果として、第3図に示す如き非線型特性(31)。As a result, a nonlinear characteristic (31) as shown in FIG. 3 is obtained.

(32)を第2図に対応して有せしめることができ得る 「実施例2」 第4図に本発明の構成を示すが、第1図における破線で
囲んだ領域(1)での平面図(A)及び縦断面図(B)
 、 (C) 、 (D)が示されている。
"Example 2" in which the configuration of (32) can be provided corresponding to that shown in FIG. 2 The configuration of the present invention is shown in FIG. (A) and vertical cross-sectional view (B)
, (C) and (D) are shown.

さらに、第4図(B) 、 (C) 、 (D)は(A
)におけ為それぞれ^−A’、B−B’、C−C’での
縦断面図を記す。加えて、第4図(C)は液晶(3)お
よび上側電極(6) 、 (7)および基板(20°)
をも示しているが、他の(A) 、 (B) 。
Furthermore, Fig. 4 (B), (C), and (D) are (A
), the longitudinal cross-sectional views at ^-A', BB', and CC' are shown, respectively. In addition, Figure 4(C) shows the liquid crystal (3), upper electrodes (6), (7) and substrate (20°).
is also shown, but the other (A) and (B).

(D)゛は非線型素子を有する側のみを簡単のため示し
た。
In (D), only the side having the nonlinear element is shown for simplicity.

この素子の製造方法は実施例1と同様である。The manufacturing method of this element is the same as in Example 1.

即ち、第1のマスク■により矩形の第1の電極(21)
および第3の電極(23)およびその上に同一形状の半
導体および第2の電極の一部を構成する導体を構成せし
める。この第1の電極、第2の電極を構成する透光性導
電膜の形状は420μ×420μとした。さらに、これ
らに半導体および下側の第1および第2の電極の側面を
絶縁するためのパッシベイション膜を構成させる。さら
に上側電極用のリード用材料を全面に形成する。次に、
゛第2のフォトマスク■によりリード(4) 、 (5
)を構成する電極(16)および第2の電極(15)を
同じ巾(ここでは20μ)でCCl4を用いてアルミニ
ュームをプラズマエツチングした。半導体(2)をエツ
チングして除去した。
That is, the rectangular first electrode (21) is formed by the first mask (2).
A third electrode (23) and a semiconductor having the same shape and a conductor forming part of the second electrode are formed thereon. The shape of the transparent conductive film constituting the first electrode and the second electrode was 420μ×420μ. Furthermore, these constitute a passivation film for insulating the side surfaces of the semiconductor and the lower first and second electrodes. Furthermore, lead material for the upper electrode is formed over the entire surface. next,
゛Leads (4), (5
) The aluminum of the electrode (16) and the second electrode (15) of the same width (here, 20 μm) was plasma etched using CCl4. The semiconductor (2) was removed by etching.

この時、リード(4)における第1の画素の電極(22
)とこの隣の第2の画素の電極(22°)さらにその間
のリード(25) (第4図B)とを同じ巾として横方
向のパターンのズレに対しても同時的に構成させた。そ
して2つの半導体(2) 、 (2′)間の開溝は半導
体が除去され、リードが半導体側面の絶縁物(28) 
、 (28°)上及び基板(20)上に設けられている
At this time, the first pixel electrode (22
), the electrode (22°) of the second pixel next to this, and the lead (25) between them (FIG. 4B) are made to have the same width, and are configured simultaneously to accommodate horizontal pattern deviation. Then, the semiconductor is removed from the open groove between the two semiconductors (2) and (2'), and the lead is replaced by an insulator (28) on the side of the semiconductor.
, (28°) and on the substrate (20).

即ち2つの半導体(2)、(2’)は絶縁物(28) 
、 (28’ )によりアイソレイトされているため、
クロストークを伴ないにくい等価抵抗を10’Ω以上の
実質的に無限大として除去することができた。
In other words, the two semiconductors (2) and (2') are insulators (28)
, (28'), so
It was possible to eliminate the equivalent resistance, which does not easily cause crosstalk, by setting it to 10'Ω or more, which is substantially infinite.

さらに第2の電極は矩形の第1、第3の電極の上方に設
けられているため、その位置は当初の位置を中央部にぜ
んとすると、その上下に±200μ(最大)ずれても非
線型素子の電極面積が不変であり、電気特性(電流値)
にまったく影響を与えずパターン化が可能である。即ち
640 X512の素子における例えばガラス基板(3
0cmX20cm )の上布端と下方端とがマスクのず
れをおこして、従来の10倍ものズレ例えば一方が+側
に200μ他方が一側に200μずれた悪い精度でもマ
スク合わせが可能となった。
Furthermore, since the second electrode is provided above the rectangular first and third electrodes, its position will not change even if it deviates up and down by ±200 μ (maximum) from its original position in the center. The electrode area of the linear element remains unchanged, and the electrical characteristics (current value)
It is possible to create patterns without affecting at all. That is, for example, a glass substrate (3
0 cm x 20 cm), the upper cloth edge and the lower edge of the mask caused a misalignment of the mask, and mask alignment became possible even with poor accuracy, such as a misalignment of 10 times that of the conventional method, for example, one side shifted by 200 μ to the + side and the other shifted by 200 μ to the other side.

かくして1回の重ね合わせプロセスを行う第2のマスク
■により、第3の電極(15)に概略同一形状に複合ダ
イオード(2)を形成させることができた。
In this way, by using the second mask (2), which performs one overlapping process, it was possible to form the composite diode (2) in approximately the same shape on the third electrode (15).

さらに第4図(B)より明らかなごとく、1つの画素を
制御する素子の第1の電極(21)と、隣の画素を制御
する素子の第1の電極(21’)との間に存在するクロ
ストーク的な抵抗(33)は、15μもの間隔を半導体
が残存することなく有し、かつそれぞれに半導体が絶縁
膜(26)で覆われているため高抵抗型の1010Ω以
上(リード(25)の巾が20μの場合)を有していた
Furthermore, as is clear from FIG. 4(B), there is a The crosstalk-like resistance (33) is 1010Ω or more of the high resistance type (lead (25)) because the semiconductor is covered with an insulating film (26) at intervals of 15 μ without any remaining semiconductor. ) had a width of 20μ).

さらに相対する液晶の他方の第4の電極(24) 。Furthermore, the other fourth electrode (24) of the opposing liquid crystal.

(24”)、リード(6) 、 (7)は他の第1のマ
スク■によりY方向の配線として形成させた。
(24''), leads (6) and (7) were formed as wiring in the Y direction using the other first mask (2).

この後、このY方向の配線のそれぞれに対し、公知の電
着法によりこの電極(6−1) 、 (7−1)に対し
赤のフィルタを、(6−2)、(7−2)に対し緑のフ
ィルタを、(6−3) 、 (7−3)に対し青のフィ
ルタを、形成せしめた。その後、ポリイミド例えばPI
Qをコートし、保護膜とするとともに、このPI(1に
配向処理を施した。
After this, for each of the wiring in the Y direction, a red filter is applied to the electrodes (6-1) and (7-1) by a known electrodeposition method, and a red filter is applied to the electrodes (6-2) and (7-2). A green filter was formed for (6-3) and (7-3), and a blue filter was formed for (6-3) and (7-3). Then polyimide such as PI
Q was coated to form a protective film, and this PI (1) was subjected to orientation treatment.

このフルカラー化に対し、電着法ではなく、染色法を用
いてもよい。この方法はガラス基板にまfR,G、Hの
フィルタを形成し、さらにパッシベイション膜を作り、
この膜に(6−1) 、 (6−2) 、 (6−3)
 、 (7−1)・・・と3分割させて電極を形成させ
た。
For this full coloring, a dyeing method may be used instead of the electrodeposition method. This method forms R, G, and H filters on a glass substrate, and then creates a passivation film.
In this film (6-1), (6-2), (6-3)
, (7-1)... were divided into three to form electrodes.

かくすることにより、1つの下側電極に対応して3つの
電極を設けることができた。
In this way, three electrodes could be provided corresponding to one lower electrode.

以上のことより、この面に1つのアクティブ絵素を形成
するのに3種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは2枚(1回)のみでよいという
特長を有する。
From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and particularly in that case, it has the advantage that only two overlapping masks (one time) are required.

さらに、対抗する他の絶縁基板(20°)を約6〜10
μの巾に離間させ、その隙間を真空引きをした後、公知
の液晶(10)を封入した。
Furthermore, the other opposing insulating substrate (20°) is
After evacuating the gap by a width of μ, a known liquid crystal (10) was sealed.

表示パネルとしては、この後反射型では反射板を、透過
型では裏面側に光源を設け、さらに第1図に示す周辺回
路(8) 、 (9)をプリント基板に配設し、このプ
リント基板のリードと表示素子の各リードとを対応させ
て連結した。
As a display panel, a reflective plate is then provided for the reflective type, a light source is provided on the back side for the transmissive type, and the peripheral circuits (8) and (9) shown in Figure 1 are arranged on the printed circuit board. The leads of the display element and each lead of the display element were connected in correspondence with each other.

かくして3枚のみのマスクでアクティブ素子型のパネル
をパターニングさせることが可能となった。
In this way, it has become possible to pattern an active element type panel using only three masks.

「効果」 本発明は以上に示す如く、非線型素子と液晶よりなる画
素と隣の画素との間をクロストークを除去するに加え、
アクティブ素子を有する側の基板作製に必要なフォトマ
スク数は2枚でよく、加えて、非線型素子の電極面積(
所定の電圧を加える時の電流値)は矩形電極の中央部よ
り上下に最大±200μもずれてもまた左右には数im
ずれても変化することがなく、一定の非線型特性を有し
、マトリックス全体へのアクティブ駆動の電気特性への
バラツキを防ぐことができた。
"Effects" As described above, the present invention eliminates crosstalk between a pixel made of a nonlinear element and a liquid crystal and an adjacent pixel, and also
The number of photomasks required to fabricate the substrate on the side with the active element is only two, and in addition, the electrode area of the nonlinear element (
Even if the current value when applying a predetermined voltage is up to ±200μ above and below the center of the rectangular electrode, it will also vary by several millimeters to the left and right.
It does not change even when shifted, has constant nonlinear characteristics, and can prevent variations in the electrical characteristics of active drive throughout the matrix.

交流駆動方式であり、特にそのダイオードのしきい値を
気相反応法を用いた半導体層の積層時におけるプロセス
条件により制御し得るため、階調制御がしやすいという
特徴を有する。
It is an alternating current drive system, and has the characteristic that it is easy to control gradations, especially since the threshold value of the diode can be controlled by the process conditions during stacking of semiconductor layers using a gas phase reaction method.

本発明において、非線型素子はNIN接合またはNIP
IN接合とした。
In the present invention, the nonlinear element is an NIN junction or an NIP
It was an IN junction.

さらにこれをタンデムを設けるNIPIN、 NIPI
NIPIN接合としてしきい値を高くしてもよい。
Furthermore, NIPIN, NIPI which sets up this in tandem
The threshold value may be increased as a NIPIN junction.

しかし他方、PIN接合を複数ケ並列に設けるダイオー
ド・リング、または直列に設けるBACK−TO−BA
CK方式、その他ツェナ特性またはアバランシェ特性を
用いた第3図の原点対称特性を有する他の非線型半導体
装置に対しても本発明は有効である。
However, on the other hand, a diode ring with multiple PIN junctions in parallel, or a BACK-TO-BA with multiple PIN junctions in series.
The present invention is also effective for other nonlinear semiconductor devices having origin symmetric characteristics shown in FIG. 3 using the CK method, Zener characteristics, or avalanche characteristics.

本発明において、非線型素子が非感光性である場合は、
第1の電極を透光性導電膜のみとしそれに密接して半導
体を設けることが可能である。また感光性であり、かつ
素子の暗状態を利用せんする時は、矩形状の透光性導電
膜と半導体との間には遮光用導体例えばクロムを半導体
と同一形状に設けることが必要であることはいうまでも
ない。
In the present invention, if the nonlinear element is non-photosensitive,
It is possible to use only a light-transmitting conductive film as the first electrode and provide a semiconductor in close contact therewith. In addition, when the device is photosensitive and uses the dark state of the device, it is necessary to provide a light-shielding conductor, such as chromium, in the same shape as the semiconductor between the rectangular transparent conductive film and the semiconductor. Needless to say.

もちろん非線型素子が感光性を有し、かつその感光特性
を利用する場合もその応用に従って本発明を適用すれば
よい。
Of course, even if the nonlinear element has photosensitivity and its photosensitivity is utilized, the present invention may be applied according to the application.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の液晶表示パネルの回路図を示す。 第2図は本発明の複合ダイオードの製造工程を示す一方
の縦断面図である。 第3図は本発明の複合ダイオードの非線形素子の動作特
性を示す。 第4図は本発明の表示パネルの平面図および縦断面図を
示す。
FIG. 1 shows a circuit diagram of a liquid crystal display panel of the present invention. FIG. 2 is a vertical sectional view showing the manufacturing process of the composite diode of the present invention. FIG. 3 shows the operating characteristics of the nonlinear element of the composite diode of the present invention. FIG. 4 shows a plan view and a longitudinal sectional view of the display panel of the present invention.

Claims (2)

【特許請求の範囲】[Claims] 1.基板上に複数のアクティブ素子型画素をマトリック
ス状に設けた固体表示装置において、第1の電極、半導
体、第2の電極が積層して設けられた非線型素子と、該
素子の前記第1の電極に連結した液晶表示素子の第3の
電極とを有し、かつ前記第1の電極および前記半導体の
側周辺の前記第2の電極より延在したリードとの間に絶
縁物が設けられた第1の画素と、該画素と同一構成を有
する隣の第2の画素を所定の距離を離間して前記基板上
に配設せしめ、前記第1および第2の画素のそれぞれの
第2の電極より延在したリードにより電気的に連結せし
めて設けられたことを特徴とする半導体装置。
1. In a solid-state display device in which a plurality of active element type pixels are provided in a matrix on a substrate, a non-linear element is provided in which a first electrode, a semiconductor, and a second electrode are laminated; a third electrode of a liquid crystal display element connected to the electrode, and an insulator is provided between the first electrode and a lead extending from the second electrode around the side of the semiconductor. A first pixel and an adjacent second pixel having the same configuration as the pixel are arranged on the substrate at a predetermined distance, and a second electrode of each of the first and second pixels is arranged. A semiconductor device characterized in that the semiconductor device is electrically connected by more extended leads.
2.特許請求の範囲第1項において、第1および第2の
画素のそれぞれの第2の電極と、該電極下の半導体は概
略同一形状を有して設けられたことを特徴とする半導体
装置。
2. 2. A semiconductor device according to claim 1, wherein the second electrode of each of the first and second pixels and the semiconductor under the electrode have approximately the same shape.
JP59238984A 1984-11-12 1984-11-12 Semiconductor device Granted JPS61117520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59238984A JPS61117520A (en) 1984-11-12 1984-11-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59238984A JPS61117520A (en) 1984-11-12 1984-11-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS61117520A true JPS61117520A (en) 1986-06-04
JPH0558169B2 JPH0558169B2 (en) 1993-08-25

Family

ID=17038197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59238984A Granted JPS61117520A (en) 1984-11-12 1984-11-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS61117520A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130081A (en) * 1981-02-06 1982-08-12 Matsushita Electric Ind Co Ltd Liquid crystal picture display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130081A (en) * 1981-02-06 1982-08-12 Matsushita Electric Ind Co Ltd Liquid crystal picture display device

Also Published As

Publication number Publication date
JPH0558169B2 (en) 1993-08-25

Similar Documents

Publication Publication Date Title
JP4856318B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US5671027A (en) LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator
JPH03148636A (en) Manufacture of active matrix type liquid crystal display element
CN104007574B (en) A kind of array base palte, display device and its manufacture method
US6452210B2 (en) Thin film transistor substrate and fabricating method thereof
JP2758410B2 (en) Matrix type display device
JPH04317027A (en) Multicolor display device
US4850679A (en) Liquid crystal display panel and manufacturing method thereof
JP2001021916A (en) Matrix array substrate
JPH06347826A (en) Liquid crystal display device
JPS61117521A (en) Production of semiconductor device
JPS61117520A (en) Semiconductor device
JPH07175088A (en) Liquid crystal panel substrate and manufacturing method thereof
JPS61117522A (en) Semiconductor device
JPS6190190A (en) Semiconductor device
JPS61169883A (en) Liquid crystal display unit
JPH0462569B2 (en)
JPH01297623A (en) Active matrix display panel
JPH02157827A (en) Thin film transistor array device
JPH0820645B2 (en) Active matrix display
JPS63246728A (en) Liquid crystal active matrix panel
JPS6191687A (en) Semiconductor device
JPS61151615A (en) Semiconductor device
JPS6190189A (en) Semiconductor device
JPS6161197A (en) Solid display unit