JPS61111543A - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPS61111543A JPS61111543A JP23389284A JP23389284A JPS61111543A JP S61111543 A JPS61111543 A JP S61111543A JP 23389284 A JP23389284 A JP 23389284A JP 23389284 A JP23389284 A JP 23389284A JP S61111543 A JPS61111543 A JP S61111543A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- etching
- etched
- photo resist
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007598 dipping method Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、半導体ウェハに所定のデバイスを形成する
場合に必要なエツチング方法に係り、特に、ウェットタ
イプのエツチング方法に関する。
場合に必要なエツチング方法に係り、特に、ウェットタ
イプのエツチング方法に関する。
（ロ）従来技術
一般にこの種のエツチング方法は、例えば半導体ウェハ
の表面に形成させたシリコン酸化膜或いは電極等をパタ
ーンニングする場合に利用されている。ここでは、前記
シリコン酸化膜をパターンニングする場合を例として説
明する。
の表面に形成させたシリコン酸化膜或いは電極等をパタ
ーンニングする場合に利用されている。ここでは、前記
シリコン酸化膜をパターンニングする場合を例として説
明する。
まず前記半導体ウェハの表面にシリコン酸化膜を成長さ
せ、ホトレジストの塗布・露光・現像工程を経て前記シ
リコン酸化膜のエツチングすべき部分以外をホトレジス
トで被覆した後、前記半導体ウェハを例えば弗化水素等
のエツチング液中に所定時間浸漬させることにより前記
シリコン酸化膜をパターンニングしている。即ち、従来
では一度のエツチングでもって完了させている。このと
き、前記シリコン酸化膜とホトレジストとの界面にエツ
チング液が回り込み、この部分からエツチング深さと比
例してサイドエツチングしてしまうという問題がある。
せ、ホトレジストの塗布・露光・現像工程を経て前記シ
リコン酸化膜のエツチングすべき部分以外をホトレジス
トで被覆した後、前記半導体ウェハを例えば弗化水素等
のエツチング液中に所定時間浸漬させることにより前記
シリコン酸化膜をパターンニングしている。即ち、従来
では一度のエツチングでもって完了させている。このと
き、前記シリコン酸化膜とホトレジストとの界面にエツ
チング液が回り込み、この部分からエツチング深さと比
例してサイドエツチングしてしまうという問題がある。
即ち、上記方法においては微細なパターンニングを行う
のは非常に困難であり、 ′製品として歩留りの低減
を招くこととなる。
のは非常に困難であり、 ′製品として歩留りの低減
を招くこととなる。
（ハ）目的
この発明は、サイドエツチング量を減少せしめて微細な
パターンニングを可能とし、かつ、製品の歩留りを向上
しうるエツチング方法を提供することを目的としている
。
パターンニングを可能とし、かつ、製品の歩留りを向上
しうるエツチング方法を提供することを目的としている
。
（ニ）構成
この発明に係るエツチング方法の特徴とする処は、半導
体ウェハの表面の被エツチング部以外を覆ったホトレジ
ストをマスクとして前記被エツチング部を所定の深さま
でエツチングする第１のエツチング工程と、該被エツチ
ング部とホトレジストとを再密着せしめるように該半導
体ウェハを加熱するベーキング工程と、前記ベーキング
されたホトレジストをマスクとして前記残余の被エツチ
ング部を再度エツチングする第２のエツチング工程とを
具備したことにある。
体ウェハの表面の被エツチング部以外を覆ったホトレジ
ストをマスクとして前記被エツチング部を所定の深さま
でエツチングする第１のエツチング工程と、該被エツチ
ング部とホトレジストとを再密着せしめるように該半導
体ウェハを加熱するベーキング工程と、前記ベーキング
されたホトレジストをマスクとして前記残余の被エツチ
ング部を再度エツチングする第２のエツチング工程とを
具備したことにある。
（ポ）実施例
第１図はこの発明に係るエツチング方法の一実施例を示
す説明図であり、被エツチング層とじて本実施例ではシ
リコン酸化膜とする。同図を参考として以下説明する。
す説明図であり、被エツチング層とじて本実施例ではシ
リコン酸化膜とする。同図を参考として以下説明する。
■ 半導体ウェハ１０の表面１１にシリコン酸化膜２０
を成長させる。このシリコン酸化膜２０のエツチングす
べき部分以外に通常の露光・現像工程を経てホトレジス
ト３０を被着させる（第１図（ａｌ参照）。
を成長させる。このシリコン酸化膜２０のエツチングす
べき部分以外に通常の露光・現像工程を経てホトレジス
ト３０を被着させる（第１図（ａｌ参照）。
■ 例えば弗化水素等のエツチング液中に前記ホトレジ
スＩ・３０をマスクとした半導体ウェハ１０を浸漬させ
ることにより、シリコン酸化膜２０の膜厚の約５０％を
エツチングする（第１図（ｂ）参照）（第１のエツチン
グ工程）。
スＩ・３０をマスクとした半導体ウェハ１０を浸漬させ
ることにより、シリコン酸化膜２０の膜厚の約５０％を
エツチングする（第１図（ｂ）参照）（第１のエツチン
グ工程）。
■ 前記半導体ウェハ１０を大量の純水にて洗浄し、乾
燥させる。
燥させる。
■ 前記洗浄した半導体ウェハ１０を例えばホットプレ
ートの上に装着し、前記被着したホトレジストの種類に
応じて加熱温度および時間を設定するが２２本実施例で
は１４０℃程度で５分間位行うことにより、ホトレジス
ト３０とシリコン酸化膜２０との密着性を再度高める（
ベーキング工程）。なお、前記■の工程にて所定厚エツ
チングしたシリコン酸化膜２０上端に発生したサイドエ
ツチング部２１には、その上部に位置するホトレジスト
３０が変形して前記シリコン酸化膜２０のサイドエツチ
ング部２１を覆うようになる（第１図（Ｃ１参照）。
ートの上に装着し、前記被着したホトレジストの種類に
応じて加熱温度および時間を設定するが２２本実施例で
は１４０℃程度で５分間位行うことにより、ホトレジス
ト３０とシリコン酸化膜２０との密着性を再度高める（
ベーキング工程）。なお、前記■の工程にて所定厚エツ
チングしたシリコン酸化膜２０上端に発生したサイドエ
ツチング部２１には、その上部に位置するホトレジスト
３０が変形して前記シリコン酸化膜２０のサイドエツチ
ング部２１を覆うようになる（第１図（Ｃ１参照）。
■ 前記ベーキングした半導体ウェハ１０を再度弗化水
素等のエツチング液中に浸漬させることにより、前記残
余のシリコン酸化膜２０を完全にエツチングさせる（第
１図（ｄｌ参照）（第２のエツチング工程）。
素等のエツチング液中に浸漬させることにより、前記残
余のシリコン酸化膜２０を完全にエツチングさせる（第
１図（ｄｌ参照）（第２のエツチング工程）。
上記の如くパターンニングされた半導体ウェハ１０は、
順次拡散および成長工程へと進む。
順次拡散および成長工程へと進む。
なお、この発明は被エツチング部として上記実施例のも
のに限定されず、例えばアルミニウム等の電極および窒
化膜などをパターンニングさせる場合にも有効であるこ
とは言うまでもない。
のに限定されず、例えばアルミニウム等の電極および窒
化膜などをパターンニングさせる場合にも有効であるこ
とは言うまでもない。
また、上記実施例ではエツチング工程を２分割した場合
を示したが、これに限定されるものでなく、分割数を３
以上にしそれぞれのエツチング工程の間にベーキング工
程を介在させればサイドエツチング量を更に少な（する
ことができる。
を示したが、これに限定されるものでなく、分割数を３
以上にしそれぞれのエツチング工程の間にベーキング工
程を介在させればサイドエツチング量を更に少な（する
ことができる。
（へ）効果
この発明は、上記詳説したように、工・ノチング工程を
複数回に分けると共にその途中に、サイドエツチング部
をホトレジストで覆いかつホトレジストの密着性を良好
にするベーキング工程を介在させたので、全体のサイド
エツチング量を大幅に減少させることができ、よって微
細なパターンニングが可能となる。
複数回に分けると共にその途中に、サイドエツチング部
をホトレジストで覆いかつホトレジストの密着性を良好
にするベーキング工程を介在させたので、全体のサイド
エツチング量を大幅に減少させることができ、よって微
細なパターンニングが可能となる。
第１図はこの発明に係るエツチング方法の一実施例を示
す説明図である。 １０・・・半導体ウェハ、１１・・・表面、２０・・・
シリコン酸化膜、２１・・・サイドエ・ノチング部、３
０・・・ホトレジスト。
す説明図である。 １０・・・半導体ウェハ、１１・・・表面、２０・・・
シリコン酸化膜、２１・・・サイドエ・ノチング部、３
０・・・ホトレジスト。
Claims (1)
- （１）半導体ウェハの表面の被エッチング部以外を覆っ
たホトレジストをマスクとして前記被エッチング部を所
定の深さまでエッチングする第１のエッチング工程と、 該被エッチング部とホトレジストとを再密着せしめるよ
うに該半導体ウェハを加熱するベーキング工程と、 前記ベーキングされたホトレジストをマスクとして前記
残余の被エッチング部を再度エッチングする第２のエッ
チング工程とを具備したことを特徴とするエッチング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23389284A JPS61111543A (ja) | 1984-11-05 | 1984-11-05 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23389284A JPS61111543A (ja) | 1984-11-05 | 1984-11-05 | エツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111543A true JPS61111543A (ja) | 1986-05-29 |
Family
ID=16962197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23389284A Pending JPS61111543A (ja) | 1984-11-05 | 1984-11-05 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111543A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05148339A (ja) * | 1991-02-27 | 1993-06-15 | Bayer Ag | 親水性のオレフイン性不飽和ポリウレタンおよびその反応性乳化剤としての使用 |
-
1984
- 1984-11-05 JP JP23389284A patent/JPS61111543A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05148339A (ja) * | 1991-02-27 | 1993-06-15 | Bayer Ag | 親水性のオレフイン性不飽和ポリウレタンおよびその反応性乳化剤としての使用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345969A (en) | Metal etch solution and method | |
| US3537921A (en) | Selective hydrofluoric acid etching and subsequent processing | |
| JPS61111543A (ja) | エツチング方法 | |
| JPS5898942A (ja) | 超微細パタ−ンの形成法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPS58192338A (ja) | 半導体装置及びその製造方法 | |
| JP2600213B2 (ja) | レジストパターン形成法 | |
| JPS6390832A (ja) | パタ−ン形成方法 | |
| JPS63312632A (ja) | 半導体装置の製造方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPS61113237A (ja) | ポリシリコンのエツチング方法 | |
| JPS57141938A (en) | Manufacture of semiconductor device | |
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS5863149A (ja) | 光導体装置の電極製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH05190528A (ja) | シリコンウェハのエッチング方法 | |
| JPS5823480A (ja) | シリコンゲ−トの形成方法 | |
| JPH0536956A (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JPS63300568A (ja) | ショットキ−電極の形成方法 | |
| JPH0263292B2 (ja) | ||
| JPS6297335A (ja) | 薄膜形成方法 |