JPS61108260A - シエ−デイング補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばファクシミリのような帳票面に描かれた
画像情報を光学的センサで読取る光学読取り装置の回路
に係り、特に、基準白色板のキズや汚れに基づ（画像信
号の劣化を防止する方式に関する。

〔従来の技術〕

ファクシミリ等においては、まず帳票を照らす照射手段
として、例えば第３図（ａ）の構成中で示した蛍光灯１
１が用いられるが、この照明手段として重要なことは、
読取り面上に置かれた帳票の読取ライン１４の各部分を
照射する光量が均一なことである。しかるに実際には、
この蛍光灯１１によって照らされた場合の帳票面輝度Ｂ
は同図（ｂ）の曲線イで示したようになる。つまり蛍光
灯の光量はその中央部１１ｂ附近で最大で、両端部１１
ａにおいては光量が低下するという特性があり、さらに
レンズ透過光量の不均一性が加わるために、これによっ
て上に凸型の好ましくない、いわゆるシェーディングと
いう現象すなわち光量の不均一性を生じてしまう。但し
、Ｌは蛍光灯１１の長さである。このため第３図＜Ｃ）
に示したような濃淡の画像信号が図示しない光学読取り
装置の光センサ１２によって読取られても、当該センサ
が有する複数の画素によって読出される信号は第３図憚
りの曲線イで示したようになってしまい、本来第３図（
ｅ）のように得られるべき画像信号に歪を生じてしまう
。そしてこのような第３図（ｄ）に図示のイとして示９
たシェーディング波形は通常、帳票を読取らせるに先立
って読ませる基準白色板を読ませたＡＤ変換器（以下Ｍ
ＡＤと略称する）を導入して第４図のような回路を構成
し、これによってシェーディング補正を行なって来た。

この第４図の構成の動作について次に簡単に述べる。

まず最初に光センサ１２に基準白色板を読ませる。する
とセンサ１２は例えば電荷転送素子（ＣＯＤ）を備えて
いるので、この回路の入力端子５１には第４図中におい
て７０＆で示したような基準白色板の、上に凸型をした
シェーディング信号が時系列信号の形で順次入力されて
来るが、これはそのままＭＡＩ）ＩＱによってディジタ
ル量に直される。

中に格納されて格納データ７０ｂとなる。いうまでもな
く、光センサ１２はその中のＣＣＩＪの各ビットに対応
して備わっている複数の画素（その数は例えば１０２４
個）により読取りライン１４上の部分的像を１ラインに
わたって同時に読取り、上記のようにＣＯＤの転送機能
によってその部分部分を順次出力するのであるから、シ
ェーディング波形ＬＬには固定の電圧Ｅが印加されてい
る。

次に光センサ１２には目的とする帳票を読取らせるので
あるがこの場合スイッチ１００ａ、１００ｂ　は接点す
側に倒される。そしてメモリ９には読出し指令がかかり
、そのディジタル出力はＭ　Ｄ　Ａ　２によってアナロ
グ量に直され、さらに上記ＭＡＬｌｌＱの端子鴇に加え
られる。従ってＭＡＬ）ｌ　Ｑの端子ｌ−にはシェーデ
ィング波形７０ａと相似形の信号７０ｂが印加される。

帳票の下地信号は、そのレベルは異なっているとしても
基準白色板のシェーディング信号と相似であるので、Ｍ
ＡＤＩＱの出力端子ではシェーディングが補正され、そ
の形が第３図（ｅ）に示したような補正化信号７２に相
当するディジタル信号となって出力端子５０に出力され
る。この第４図において点線で囲んで示したこのような
回路はシェーディング補正情報作成回路と呼ばれること
がある。

〔発明が解決しようとする問題点〕

前記第４図のような回路を用いれば一応帳票を読取らせ
た場合に得られるべき信号にはシェーディングは生じな
いことになる。しかしこれは常套手段として帳票読取り
に先立って読みとらせる基準白色板が完全に均一な白色
を呈している場合を前提としている。ところが基準白色
板は必ずしも常に均一な白色を保っているとは限らず、
しばしばにしてその基準白色板面にキズや汚点を有する
ことがめる。すなわち前記第８図（ａ）に示した読取り
ライン１４のＸとして示した位置にキズや汚点が存在す
れば、そのシェーディング波形イには同図（ｂ）の口と
して示したような急激なレベルの落ち込みを生じる。そ
の結果、このような基準白色板を先に読ませた場合には
上記の落ち込み口までがメモリの中の格納データ７０ｂ
中に含まれてしまう。そしてこのような状態のままでシ
ェーディング補正を行なって帳票を読取らせたとすれば
、第８図（ｅｊ中で点線ハとして描いたような出力が得
られてしまうので、出力画像ホを著しく損なう結果とな
る。ちなみにキズや汚点の寸法は１ｍｍに及ぶことがあ
り、これはセンサ内ＯＣＤの約１０画素分に相当する。

〔問題点を解決するための手段〕

本発明は、上記問題点を解消した新規なシェーディング
補正方式を提供するもので、これに用いられている手段
は、キズまたは汚点と判断された部分の補正情報はキズ
または汚点を検出した光センサ内画累の直前の画素の補
正情報と同一であるとする手法を用いたものである。

〔作　用〕 こうした操作を回路に行なわせるならば、前記第３図（
ｂＪに示したようなキズま１こは汚点に起因する白レベ
ルの急激な落ち込みの程度を著るしく軽減できるので実
用上効果大なるものとなり得る。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図に本発明の一実施例を構成図として示した。この
図の動作を説明する前に注意事項について簡単に述べる
。すなわち、第３図（ｂ）ｌこおいて示したシェーディ
ング波形の横軸は照明手段としての蛍光灯の長さＬに対
応するが、これを読取る手段としての光センサ１２は前
記したように微小な画素を複数個並べたものである。そ
してこれらの画素で光電変換されて生じた個々の電荷を
掃引によって順次読み出して行くという原理を用いてい
るために、上記シェーディング波形の横軸は時間である
と同時に画素列でもある。

すなわち、これによれば、第８図（ｂ）の口として示し
た輝度βの落ち込み部分は、キズまたは汚点を検出した
ｎ＃目の画素からの信号であり、そのすぐ左の落ち込み
直前の値Ｂｎ−１はｎ−１番目の画素からの信号による
ものであることを意味している。

さて、第１図の端子２０には光センサ１２からのシェー
ディング波形８０ａが時系列信号となって次々に入力さ
れて来るのであるが、その場合、まずスイッチ３００を
端子２Ｏａ側に倒しておいて光センサ１２に基準白色板
を読ませる。すると時刻ｉ＝Ｑから始まって経路ヲを介
して順次入力されて来たアナログ信号（ＣＣＤｏ）Ｂ３
刀）は、例えばＡｌ）変換器で構成される補正情報作成
回路５２に入力されると同時に、標本保持回路２１なら
びに比較器２８の子端子にべ入力され、時刻１ｉ−ｔに
おいて第３図（ｂ）に示したように、ｉ−１番目の画素
が検出したＢ１−１に対応する値をとるが、この値をも
とに補正情報作成回路５２によって作られた補正情報を
、レジスタ２５に出力する。この場合、比較器２３の子
端子の電圧■８は、先の時刻ｔｉ　１から保持され、さ
ら番こ抵抗板、にの分割によって、例えば８５％程度に
下げられている電圧そのｔこめに、ｇＩＪ２のアンドゲ
ート２４は第１のアンドゲート２２と共にイネーブル状
態となるので端子４１から供給されているサンプルクロ
ックＳＯは標本保持回路２１に加えられる。そしてそれ
と共に、端子４２から供給されているデータセットクロ
ックＤＥＣは、レジスタ２５に供給される。

このため、先にレジスタ２５はｉ　−１番目の補正情報
を取込み、その後、図示しないライドパｌレスをメモリ
２６に与えることにより、ライトイネーブルとなってい
るメモリ２６に補正情報が導入される。なお矢印トはレ
ジスタ２５内での情報の転送方向を示す。このようｔこ
、基準白色板にキズまたは汚点がない場合には、補正情
報作成回路５２が出力する補正情報をメモリ２６に導入
し、次々にこれと同じ動作を繰返して行ってメモリ２６
中に基準白色板のシェーディング波形８０ｂを形成格納
する。そしてこれが完了すれば、スイッチ８００を端子
２Ｏｂ側に倒すと共に、メモリ２６をリードイネーブル
となし、矢印力で示した方向に上記の格納されていたシ
ェーディング波形８０ｂを取り出し、ＤＡ変換器２７に
よってアナログ量となして端子８０＆を介して点線で囲
んで示した演算手段９７中に導入する。

そしてこれと同時に光センサで帳票を読取った信号を経
路ヨを介して上記演算手段９７へ他の端子８０ｂを通じ
て導入させる。帳票のシェーディング波形は第８図（ｂ
）の輝度落ち込み山がないもの（すなわちイ）と相似で
あるから、上記演算手段９７が割算器である場合には、
前記帳票のシェーディングは基準化されてしまうので、
当該演算手段９７の出力端子９８には、８０Ｃとして示
したようにシェーディングが補正された信号が出て来る
ことになる。

ところがｇＩＪＢ図（ｂ）において前記したように、基
準白色板の位置Ｘにおいてはキズまたは汚点があるもの
だから、時刻ｔｎにおいては輝度Ｂが突然島なる値に低
下する。しかし第１図の回路の標本保持回路２１ではそ
の直前の時刻１ｎ−１における輝度Ｂｎ−１に対応した
値が保持されている。そのために比較器２３の十端子電
圧■２は図中の電圧Ｖはり低下するのであるが、そのた
めに１＝１ｎに到るまでハイ（Ｈ）であったところの比
較器２８の出刀端子基の電圧は１＝１ｎにおいて急にロ
ウ（Ｌ）に変化する。すなわち、これはｎ番目の画素が
キズまたは汚点の検出を行なったことを意味する。

こうなれば第１および第２の各アンドゲート２２゜２４
は共にディセーブル状態に変化し、サンプルクロックＳ
ＣおよびデータセットクロックＤＳＣのそれぞれは、共
に標本保持回路２１ならびにレジスタ２５に加わらなく
なる。すなわち標本保持回路２１は１．＝１ｎ（すなわ
ち前回、言換えればｎ番目の画素出力）における値をそ
のまま保持するだけとなるし、レジスタ２５の内容は前
回のデータのままとなり、更新を行わなくなる。しかし
こうした場合でもメモリ２６には図示しないライトパル
スが加わっているので、当該メモリ２６は依然として書
き込み動作を続行する。このため、メモリ２６は前回の
補正情報すなわちｔ＝ｔｎ−１における補正情報を今回
（ｊ＝ｊｎ）の補正情報としてもう一度取り込むように
動作する。このことは第２図に示したように時刻１ｎ−
１と時刻ｔｎ　　との間。

で輝度Ｂの落ち込みがあったとしても、時刻ｔＩ？−１
においてレジスタ２５に導入され、時刻ｔｎにおいても
更新されないデータがそのまま再びメモリ２６に取り込
まれることを示すので、再生されたシェーディング波形
は第２図の実線りで示すようなものとなる。

したがってこの時刻１ｎ−１、ｔｎ　＊　ｊｎ−１−ｘ
附近での波形はホ〜す〜へでつながれることになり・時
刻ｔｎで起こった顕著な落ち込みは軽減され、わずかに
ΔＢ１として示した不連続性を生じるのみとなる。

こうした一連の動作は例えば第２図に示したシェーディ
ング波形の一点鎖線オより右側半分において輝度Ｂの落
ち込みルが花芽する場合においても同様に作動する。但
しその場合にはシェーディング波形の後半では、当該シ
ェーディング波形の時間的経過はへとして示したように
ゆるやかに低下して行く傾向を有するために、もし時刻
ｔｍにおける落ちこみがある場合には；時刻ｔｍ−ｔに
おける値が標本保持される。このために当該シェーディ
ング波形は時刻ｔ　ｍ−１とｊｍ−１−１との間におい
て実線夕によって補正されることになり、わずかにΔＢ
２として示しただけの段差を呈するだけであって、やは
りキズに起因した落ち込みルは補正され、軽減されるこ
とになる。

以上は時刻１ｎまたは−においてのみ輝度Ｂの落ち込み
があった場合、すなわち光子ンサ内の１画素分に相当す
るキズまたは汚点が存在した場合について述べた。しか
し広い面積を有する基準白色板面上でのキズまたは汚点
がいつも１画素分であるとは限らない。それどころかキ
ズＸの幅は１ｍｍにも及ぶことがあり、これは１０２４
ビツトの画素を有する光センサにおいては１００画素に
も相当する。

しかしこのようにキズまたは汚点の嘔が広い場合であっ
ても、本方式によればそのキズまたは汚点を検出する直
前の、第２図で言えば時刻ｔｎ−１またはｔｍ−１にお
ける値（すなわちｎ−１番目。

ｍ−１番目の各画素が検出した画像信号）をそのまま標
本保持回路２１で（数画素分にわたって）保持するため
にｎ番目またはｍ番目以後の数画素分にも対応した補正
信号を得ることができる。

本来シェーディング波形はキズや汚れさえなければ第３
図（ｂ）および第２図に示したように比較的ゆるやかな
凸状にしか変化せず、光源である蛍光灯ならびにレンズ
の特性に起因した隣り合う画素間のレベル差は最も大き
い所でも１％に満たない。

さらに光センサの各画素毎の感度バラツキは最大のもの
でも１０％位である。そのために、第１図中の抵抗板と
鳥の比を１＝７程度、すなわち比較器２３のθ端子に入
力される電圧■１は標本保持回路２１の直接の出力の８
７．５％程度に設定しておけば良好な感度でキズあるい
は汚れによる輝度落ち込みを検出し得て好都合である。

また第１図では７リツプ７０ツブ２８が比較器２３の出
力に接続されているがこれは基準白色板にキズまたは汚
れがあって光センサがこれを模出した場合に当該比較器
２３の出力がＬとなって上記７リツプ７０ツブ２８を働
かせ、端子８０Ｃの電位を変化させるものである。した
がってこの端子３０Ｃに警報装置を接続しておくならば
基準白色板面にキズまたは汚れがあることを容易に知る
ことができ、読出し画面の質の劣化に対して迅速に対処
できるという効果もある。

〔発明の効果〕

以上説明したように、本発明によれば、帳票を読ませる
に先立って読ませる基準白色板面上のキズあるいは汚れ
に起因する画質の低下の程度を軽減せしめることができ
るために実用上多大の効果が期待できる。

【図面の簡単な説明】

第１図は本発明に係るシェーディング補正方式の回路系
統図、第２図は当該方式によって輝度の落ち込みが補正
される様子を示す図、第３図（ａ）〜（ｅ）はファクシ
ミリまたは光学読取装置における帳票読取りの要部およ
びシェーディング波形を示す図、第４図は従来のシェー
ディング補正回路を示す図である。 図において、２０は入力端子、２０＆、２０ｂはスイッ
チ３００の接点、８０ａは入力されて来たシェーディン
グ波形、２１は標本保持回路、２２．２４はアンドゲー
ト、２３は比較器、２５はレジスタ５２６はメモリ、２
７はＤＡ変換器、ａｏａ、ａｏｂは演算手段９７の入力
端子、５２はＡＤ変換器をそれぞれ示す。 第２図 第４図 １−３−″′−日″−門−」 ：ゴ　　　　　「１ １ＭＡＤ７−１ ― ■ １　　　１００ｏ　　／′”２　　　９＋ｌ　　トン′
　　　　　　　１ １　　　　　　　　　′ １　　　Ｉ”−（＝） １　　　　　　　　；−−４７０ｂ　　１第３図 ヨ

Claims (1)

【特許請求の範囲】
1. 照明手段によって読取面に置いた帳票の読取りラインを
   照明する一方、線状に配列された複数の画素を有する光
   センサを用い、当該読取りライン上の文字または図形を
   １画素ずつ順次読取らせる光学読取り装置の構成におい
   て、前記読取り面に基準白色板を置き、その読取り信号
   からシェーディング補正信号を得る際、ｎ−１番目の画
   素信号出力を一担標本化保持しておき、次のｎ番目の画
   素信号出力と比較してその差が所定値より大の時先の標
   本化保持したｎ−１番目の画素出力をもってｎ番目の画
   素に対応した補正信号を得るようにしたことを特徴とす
   るシェーディング補正方式。