[go: up one dir, main page]

JPS6098765A - Shading correcting device - Google Patents

Shading correcting device

Info

Publication number
JPS6098765A
JPS6098765A JP58205839A JP20583983A JPS6098765A JP S6098765 A JPS6098765 A JP S6098765A JP 58205839 A JP58205839 A JP 58205839A JP 20583983 A JP20583983 A JP 20583983A JP S6098765 A JPS6098765 A JP S6098765A
Authority
JP
Japan
Prior art keywords
clock
selector
original
correction data
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58205839A
Other languages
Japanese (ja)
Inventor
Taiji Nagaoka
永岡 大治
Masami Kurata
倉田 正實
Hiroyuki Saito
宏之 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP58205839A priority Critical patent/JPS6098765A/en
Publication of JPS6098765A publication Critical patent/JPS6098765A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To attain the shading correction at reading of original in high speed by providing a mode selector and a clock selector and decreasing the clock period at original reading less that that at correcting data write. CONSTITUTION:When the correction data write mode is selected by the mode selector 11 before reading an original, the selector 11 feeds a selection signal to a clock selector 12. The selector 12 selects a clock phi1 having a comparatively longer period and it is fed to an address counter 7, a control circuit 5 and an image sensor drive circuit 13. The circuit 13 drives an image sensor 14 and a light source lighting signal generating circuit 16 by using a drive pulse (f). The circuit 16 lights a light source 17 for a prescribed time, irradiates an original, and the sensor 14 extracts white original information being a reference, amplifies (15) it and inputs it to a programmable attenuator 2. Then a shading correction data is fetched to a memory 6. A picture signal correcting mode is selected from the selector 11 at reading of original, the selector 12 selects a clock phi2 having a short period and the reading of original is performed in high speed.

Description

【発明の詳細な説明】 (利用分野) 本発明は、シェーディング補正装置に関するものであり
、特に、原稿読取の際のシェーディング補正を高速に行
えるシェーディング補正装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Application) The present invention relates to a shading correction device, and particularly to a shading correction device that can perform shading correction at high speed when reading a document.

(従来技術) 第1図で従来のシェーディング補正装置を説明する。シ
ェーディング補正装置においては、原稿読取前に光電変
換された基準白色部に対応する画信号を基準レベルと比
較しながら、主走査方向に1ピツト毎に利4qを変化さ
せるための補正用データをメモリ(RAM)に書き込む
動作がなされる。
(Prior Art) A conventional shading correction device will be explained with reference to FIG. In the shading correction device, the image signal corresponding to the photoelectrically converted reference white portion is compared with the reference level before reading the original, and the correction data for changing the gain 4q for each pit in the main scanning direction is stored in the memory. An operation of writing to (RAM) is performed.

図示されているように、基準白色部の入ツノ画信号が入
力してくると、該入力画信号は、ピークホールド回路1
と、プログラマブル減衰器2に入力する。ピークホール
ド回路1は、入力画信号のピーク値を保持する。保持さ
れたピーク値は、減衰器3で予め定められた減衰を受け
、基準レベルとされる。この基準レベルは比較器4に入
力される。
As shown in the figure, when the input image signal of the reference white part is input, the input image signal is transferred to the peak hold circuit 1.
is input to the programmable attenuator 2. The peak hold circuit 1 holds the peak value of the input image signal. The held peak value is subjected to a predetermined attenuation by an attenuator 3, and is set as a reference level. This reference level is input to the comparator 4.

一方、プログラマブル減衰器2を通った両信号は、1ビ
ツトずつ比較器4に入力され、前記減衰器3からの基準
レベルと1ビツト毎に比較される。
On the other hand, both signals that have passed through the programmable attenuator 2 are input bit by bit to a comparator 4, and compared bit by bit with the reference level from the attenuator 3.

そして、画信号のビットの方が大きければ、アドレスカ
ウンタ7によって制御される該ビットに対応するメモリ
6の領域に、制御回路5によって例えば“1″の信号が
書き込まれる。一方、画信号のビットの方が小さければ
、該ビットに対応するメモリ6の領域に、例えば0″の
信号が書き込まれる。
If the bit of the image signal is larger, the control circuit 5 writes a signal of, for example, "1" into the area of the memory 6 corresponding to the bit controlled by the address counter 7. On the other hand, if the bit of the image signal is smaller, a signal of 0'', for example, is written in the area of the memory 6 corresponding to the bit.

前記制御回路5、およびメモリ6のアドレスを決めるた
めのアドレスカウンタ7はクロック発生回路8から出力
されるりOツクと同期して作動する。
The control circuit 5 and the address counter 7 for determining the address of the memory 6 operate in synchronization with the clock output from the clock generation circuit 8.

上記のようにして、1回目の補正用データがメモリ6に
書き込まれる。次に、この補正用データを用いて2回目
の補正用データのメモリ6への書き込みが行われる。
As described above, the first correction data is written into the memory 6. Next, the second correction data is written into the memory 6 using this correction data.

すなわち、第1回目の補正用データをプログラマブル減
衰器2にセットし、入力画信号を該補正用データによっ
て補正する。続いて、補正画信号と、減衰器3からの基
準レベルとを、再び比較し、補正画信号のビット毎に大
小を判定する。そして、1回目の時と同様に、補正画信
号の方が大きければ、そのビットに対応したメモリ6の
領域に1″を書き、込み補正画信号の方が小さければ、
“O゛を書き込む。
That is, the first correction data is set in the programmable attenuator 2, and the input image signal is corrected using the correction data. Subsequently, the corrected image signal and the reference level from the attenuator 3 are compared again to determine the magnitude of each bit of the corrected image signal. Then, like the first time, if the corrected image signal is larger, 1'' is written in the area of the memory 6 corresponding to that bit, and if the corrected image signal is smaller, then
Write “O”.

以上の動作を必要回数繰り返して、メモリ6にシェーデ
ィング補正用のデータを書き込む。
The above operation is repeated a necessary number of times to write data for shading correction into the memory 6.

補正用データの書ぎ込みが終了づると、原稿が読み取ら
れ、その画信号が、前記補正用データがセットされてい
るブ・ログラマブル減衰器2によってシェーディング補
正される。よって、プログラマブル減衰器2からは、シ
ェーディング補正がなされた補正画信号が出力される。
When the writing of the correction data is completed, the original is read, and the image signal thereof is subjected to shading correction by the programmable attenuator 2 in which the correction data is set. Therefore, the programmable attenuator 2 outputs a corrected image signal that has undergone shading correction.

前記した、補正用データのメモリ6への書き込みのタイ
ミングの一例を第2図のタイミングチャートにより説明
する。なお、第2図中の符りは第1図の符号と対応して
いる。
An example of the timing of writing the above-mentioned correction data into the memory 6 will be explained with reference to the timing chart of FIG. 2. Note that the numbers in FIG. 2 correspond to the numbers in FIG.

図において、aはクロック発生回路8から出力されるク
ロックであり、bはアドレスカウンタ7の出力期間を示
している。クロックaの期間内に、プログラマブル減衰
器2から、その出力Cが出力される。この出力Cは比較
器4で基準レベルと比較され、該比較器4から出力dが
出力される。この出力dの信号に応じたデータは、メモ
リ書き込み信号eの立上りのタイミングでメモリ6に書
き込まれる。
In the figure, a is the clock output from the clock generation circuit 8, and b is the output period of the address counter 7. During the period of clock a, programmable attenuator 2 outputs its output C. This output C is compared with a reference level by a comparator 4, and the comparator 4 outputs an output d. Data corresponding to the signal of this output d is written into the memory 6 at the timing of the rise of the memory write signal e.

以上のように、従来のシェーディング補正装置は、補正
用データの書き込みモードではサイクルタイムが長くな
り、比較的遅いクロックaを必要とする。これに対して
、補正用データを用いて画信号のシェーディング補正を
するモードでは、メモリ6からの補正用データの読み出
ししか行なわないので、サイクルタイムは短くなる。
As described above, the conventional shading correction device has a long cycle time in the correction data writing mode, and requires a relatively slow clock a. On the other hand, in the mode in which the shading of the image signal is corrected using the correction data, only the correction data is read from the memory 6, so the cycle time is shortened.

しかしながら、従来においては、原稿読取前の補正用デ
ータの書き込みモードと、補正用データ書き込み後の画
信号を補正するモードにおいて、同じクロックを用いて
いるので、高速読取りの際に原稿読取前の補正用データ
の書き込みが間にあわなくなるという欠点があった。
However, in the past, the same clock was used in the mode for writing correction data before reading the original and in the mode for correcting the image signal after writing the correction data, so when performing high-speed reading, the correction before reading the original The disadvantage was that it was not possible to write the data in time.

(目的) 本発明は、前述の欠点を除去づるためになされたもので
あり、その目的は、原稿読取の高速化にもかかわらず、
シェーディング補正用のメモリへの書き込みを確実に行
なうことのできるシェーディング補正装置を提供するこ
とにある。
(Purpose) The present invention has been made to eliminate the above-mentioned drawbacks, and its purpose is to
It is an object of the present invention to provide a shading correction device that can reliably write data into a memory for shading correction.

(概要) 前記の目的を達成するために、本発明は、原稿読取前に
光電変換された基準白色部に対応する両信号を基準レベ
ルと比較しながら主走査方向1ビツトごとに利得を変化
させるための補正用データをメモリに書き込み、原稿読
取時には、その補正用データに基づいて画信号を補正す
るシェーディング補正装置において、モードセレクタお
よび該モードセレクタの出力信号によってクロックを選
択するクロックセレクタを具備し、補正用データの書き
込み時には、画信号の補正時よりもクロックを遅くする
ようにした点に特徴がある。
(Summary) In order to achieve the above object, the present invention changes the gain for each bit in the main scanning direction while comparing both signals corresponding to a reference white portion photoelectrically converted with a reference level before reading a document. A shading correction device that writes correction data for a memory into a memory and corrects an image signal based on the correction data when reading an original, includes a mode selector and a clock selector that selects a clock based on an output signal of the mode selector. , is characterized in that the clock is slower when writing correction data than when correcting the image signal.

また、本発明の他の特徴は、さらに補正用データ書き込
み時および画信号の補正時に関係なく一定パルス幅の光
源点燈信号を出力する手段を具備し、光源の点燈時間を
常に一定にして、画信号の絶対レベルを、補正用データ
書き込み時および画信号の補正時で等しくした点にある
Another feature of the present invention is that the invention further includes means for outputting a light source turn-on signal with a constant pulse width regardless of when writing correction data or correcting an image signal, so that the light source turn-on time is always constant. , the absolute level of the image signal is made equal when writing the correction data and when correcting the image signal.

(実施例) 以下に、図面を参照して、本発明の詳細な説明する。(Example) The present invention will be described in detail below with reference to the drawings.

第3図は本発明の一実施例のブロック図である。FIG. 3 is a block diagram of one embodiment of the present invention.

図において、第1図と同じ符号は、同−又は同等物を示
す。10は主制御装置であり、図中では本発明に関係の
あるモードセレクタ11とクロックセレクタ12のみが
明示されているが、その他の回路が含まれていることは
当然である。クロックセレクタ12で選択されたクロッ
クΦ1とΦ2は、アドレスカウンタ7および制・開回路
5に送られると共に、イメージセンサ駆動回路13に送
られる。
In the figures, the same reference numerals as in FIG. 1 indicate the same or equivalents. 10 is a main control device, and although only the mode selector 11 and clock selector 12 that are related to the present invention are clearly shown in the figure, it is natural that other circuits are included. The clocks Φ1 and Φ2 selected by the clock selector 12 are sent to the address counter 7 and the control/opening circuit 5, as well as to the image sensor drive circuit 13.

イメージセンサ駆動回路13は、COD等から構成され
たイメージセンサ14ヘシフトバルス「、2相の駆動パ
ルス、リセットパルス等を出力し、イメージセンサ14
を駆動する。シフトパルス[は、シフトゲートのための
パルスであり、該パルスが例えばローレベルにある期間
中、ゲートが間き、原稿情報に応じた光電変換部の信号
電荷が出力回路15へ出力される。
The image sensor drive circuit 13 outputs shift pulses, two-phase drive pulses, reset pulses, etc. to the image sensor 14 composed of a COD, etc.
to drive. The shift pulse [ is a pulse for a shift gate, and during a period when the pulse is at a low level, for example, the gate is closed and a signal charge of the photoelectric conversion unit according to the document information is output to the output circuit 15.

出力回路15は、増幅回路からなり、該出力回路15で
増幅された画像信号が、プログラマブル減衰器2へ送ら
れる。
The output circuit 15 consists of an amplifier circuit, and the image signal amplified by the output circuit 15 is sent to the programmable attenuator 2.

前記シフトパルス「は光源点燈信号生成回路16にも送
られる。この回路16は、シフトパルスfが、ローレベ
ルにある期間中に、この期間より短い一定のパルス幅の
光源点灯信号を出力する。
The shift pulse "is also sent to a light source lighting signal generation circuit 16. During a period in which the shift pulse f is at a low level, this circuit 16 outputs a light source lighting signal having a constant pulse width shorter than this period. .

このため、光源17は、常に一定期間、点燈される。Therefore, the light source 17 is always turned on for a certain period of time.

次に、本実施例の動作を第2.3.4.5図を用いて説
明する。第4図は、メモリ6に格呻された補正用データ
をプログラマブル減衰器2に与えて、画信号を補正して
いる時の信号のタイムチャートを示し、同図(a )は
クロックΦ2、同図(b)はアドレスカウンタ7の出力
1lI1間を示す。
Next, the operation of this embodiment will be explained using FIG. 2.3.4.5. FIG. 4 shows a signal time chart when the correction data stored in the memory 6 is applied to the programmable attenuator 2 to correct the image signal. Figure (b) shows the output 1lI1 of the address counter 7.

また、同図(C)はプログラマブル減衰器2の出力(補
正画信号)を示す。
Moreover, the same figure (C) shows the output (corrected image signal) of the programmable attenuator 2.

また、第5図(A)は補正用データ書き込み時のイメー
ジセンサシフトパルス[と光源点燈信号Qを示し、同図
(B)は画信号補正時のイメージセンサシフトパルス[
′と光源点燈信号g′を示す。
FIG. 5(A) shows the image sensor shift pulse [and the light source turn-on signal Q] when writing correction data, and FIG. 5(B) shows the image sensor shift pulse [when correcting the image signal].
' and a light source lighting signal g' are shown.

原稿読取前には、モードセレクタ11により補正用デー
タ書き込みモードが選択される。モードセレクタ11は
、該モードの選択信号を、クロックセレクタ12に送る
。これによって、比較的長い周期のクロックのl (第
2図のクロックa)が選ばれる。クロックΦ12はアド
レスカウンタ7、制御回路5およびイメージセンサ駆動
回路13へ送られる。
Before reading the original, the mode selector 11 selects the correction data writing mode. The mode selector 11 sends a selection signal for the mode to the clock selector 12. As a result, a clock l (clock a in FIG. 2) having a relatively long period is selected. Clock Φ12 is sent to address counter 7, control circuit 5, and image sensor drive circuit 13.

イメージセン1ノ駆動回路13は、イメージセンサ14
に、第5図(A>に示されているシフトパルスt12相
の駆動パルスおよびリセットパルス等を出力して、イメ
ージセンυ14を駆動づる。
The image sensor 1 drive circuit 13 drives the image sensor 14
Then, the shift pulse t12-phase drive pulse, reset pulse, etc. shown in FIG. 5 (A>) are outputted to drive the image sensor υ14.

該シフトパルス[は光源点燈信号生成回路16へも送ら
れ、該回路16からはパルス幅T+の光源点燈信号りが
出力される。これによって、光源17は時間T1の間点
燈し、原稿を照射する。
The shift pulse is also sent to a light source turn on signal generation circuit 16, which outputs a light source turn on signal with a pulse width T+. As a result, the light source 17 is turned on for a time T1 and illuminates the original.

原稿読取前には、従来技術の所で述べたように、基準白
色部に対応する原稿に、前記光源17がらの光が照射さ
れる。したがって、イメージセンサ14では、基準とな
る白色の原稿情報がピックアップされ、光電変換を受け
る。その後、出力回路15で増幅され、画信号となって
プログラマブル減衰器2に入力する。
Before the document is read, as described in the related art section, the document corresponding to the reference white portion is irradiated with light from the light source 17. Therefore, the image sensor 14 picks up reference white document information and undergoes photoelectric conversion. Thereafter, the signal is amplified by the output circuit 15, becomes an image signal, and is input to the programmable attenuator 2.

この後、メモリ6にシェーディング補正用データが取り
込まれる動作は、従来技術の所で説明した通りであるの
で、説明を省く。
After this, the operation of loading the shading correction data into the memory 6 is the same as described in the section of the prior art, so the explanation will be omitted.

次に、原稿読取時には、モードセレクタ11ににす、画
信号補正モードが選択される。クロックセレクタ12は
、モードセレクタ11から信号を受けてクロックΦ1よ
り周期の短いクロックΦ2が選ばれる。第4図のaはこ
のクロックΦ2を示している。なお、第2図と第4図は
同じスケールで書かれている。
Next, when reading a document, the image signal correction mode is selected by the mode selector 11. The clock selector 12 receives a signal from the mode selector 11 and selects a clock Φ2 having a shorter cycle than the clock Φ1. A in FIG. 4 shows this clock Φ2. Note that Figures 2 and 4 are drawn to the same scale.

このクロックΦ2は、アドレスカウンタ7および制御回
路5に入力する。アドレスカウンタ7は第4図すに示さ
れている期間、メモリ6ヘアドレスを出力する。メモリ
6に格納されていた補正用データは、このアドレスによ
り読み出され、プログラマブル減衰器2にセットされる
。プログラマブル減衰器2からは、同図Cに示されてい
る期間に補正画信号が出力される。
This clock Φ2 is input to the address counter 7 and the control circuit 5. The address counter 7 outputs the address to the memory 6 during the period shown in FIG. The correction data stored in the memory 6 is read out using this address and set in the programmable attenuator 2. The programmable attenuator 2 outputs a corrected image signal during the period shown in FIG.

すなわち、クロックΦ・2を基準にして画信号の補正が
行なわれるので、画信号のシェーディングの補正動作が
高速で行なわれる。
That is, since the image signal is corrected based on the clock Φ·2, the shading correction operation of the image signal is performed at high speed.

一方、イメージセンサ駆動回路13は、クロックの2を
受けて、第5図(A)の「に示されているパルス幅より
も短いパルス幅のイメージセン→ノシフトパルスr′を
出力する。イメージセンサ14は、このパルスf′の期
間、信号電荷を出力回路15へ出力づる。また、シフト
パルスr′は光源点燈信号生成回路16に入力される。
On the other hand, the image sensor driving circuit 13 receives the clock 2 and outputs an image sensor → no shift pulse r' having a pulse width shorter than the pulse width shown in FIG. 5(A). The sensor 14 outputs a signal charge to the output circuit 15 during the pulse f'.The shift pulse r' is also input to the light source turn-on signal generation circuit 16.

該回路16は第す図(A)の光源点燈信号Qと同じパル
ス幅Tsの光源点燈信号g′を光[17に出力する。し
たがって、光源17は、原稿読取前の補正用データ取り
込みの時と同じ期間、すなわちT1時間だけ点燈する。
The circuit 16 outputs a light source turn-on signal g' having the same pulse width Ts as the light source turn-on signal Q shown in FIG. Therefore, the light source 17 is turned on for the same period as when the correction data is taken in before reading the document, that is, for the time T1.

以上の説明から明らかなように、本実施例では、補正用
データ書き込みモード時には、比較的周期の長いクロッ
クΦ1が選択され、画信号補正モード時には、周期の短
いクロックΦ2が選択される。
As is clear from the above description, in this embodiment, the clock Φ1 with a relatively long cycle is selected in the correction data writing mode, and the clock Φ2 with a relatively short cycle is selected in the image signal correction mode.

このため、原稿読取の高速化と補正用データのメモリへ
の書き込みの確実性との両方を達成できる。
Therefore, it is possible to achieve both high-speed document reading and reliable writing of correction data to the memory.

また、本実施例では、光源点燈信号生成回路16を設け
て、画信号補正モード時と補正用データ書き込みモード
時において、光源17の点燈時間が等しくなるようにし
ているので、前記クロックの切り換えによってイメージ
センサ14の光電変換における電荷積分時間が異なって
も、出力される画信号の絶対レベルを等しくすることが
できる。
Furthermore, in this embodiment, the light source lighting signal generation circuit 16 is provided so that the lighting time of the light source 17 is equal in the image signal correction mode and the correction data writing mode, so that the clock signal is Even if the charge integration time in photoelectric conversion of the image sensor 14 differs by switching, the absolute level of the output image signal can be made equal.

(効果) 以上の説明から明らかなように、本発明によれば、つぎ
のような効果が達成される。
(Effects) As is clear from the above description, according to the present invention, the following effects are achieved.

シェーディング補正の高速化が可能になると共に、シェ
ーディング補正用のデータを確実にメモリに格納するこ
とができる。
It is possible to speed up shading correction, and to reliably store data for shading correction in memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のシェーディング補正装置のブロック図、
第2図はその主要部の信号の補正用データ」き込みの時
のタイムチャート、第3図は本発明の一実施例のブロッ
ク図、第4図は画信号補正時の信号のタイムチャート、
第5図(A)、(B)は、それぞれ補正用データ書き込
み時および両信号補正時のシフトパルスおよび光源点燈
信号のタイムチャートである。 10・・・主制御装置、11・・・モードセレクタ、1
2・・・クロックセレクタ、13・・・イメージセンサ
駆動回路、16・・・光源点燈信号生成回路代理人弁理
士 平木通人 外1名
Figure 1 is a block diagram of a conventional shading correction device.
Fig. 2 is a time chart when inputting correction data for the main part of the signal, Fig. 3 is a block diagram of an embodiment of the present invention, Fig. 4 is a time chart of the signal when correcting the image signal,
FIGS. 5A and 5B are time charts of the shift pulse and the light source turn-on signal when writing correction data and when correcting both signals, respectively. 10... Main control device, 11... Mode selector, 1
2...Clock selector, 13...Image sensor drive circuit, 16...Light source lighting signal generation circuit Patent attorney Michito Hiraki and 1 other person

Claims (1)

【特許請求の範囲】[Claims] (1)原稿読取前に光電変換された基準白色部に対応す
る画信号を基準レベルと比較しながら主走査方向1ビツ
トごとに利得を変化させるための補正用データをメモリ
に書き込み、原稿読取時には、その補正用データに基づ
いて画信号を補正するシェーディング補正装置において
、モードセレクタおよび該モードセレクタの出力信号に
よってりOツクを選択するクロックセレクタを具備し、
補正用データの書き込み時には、画信号の補正時よりも
クロックを遅くするようにしたことを特徴とするシェー
ディング補正装置。 (2原稿読取前に光電変換された基準白色部に対応する
画信号を基準レベルと比較しながら主走査方向1ピツト
ごとに利得を変化させるための補正用データをメモリに
書き込み、原稿読取時には、その補正用データに基づい
て両信号を補正するシェーディング補正装置において、
モードセレクタ、該モードセレクタの出力信号によって
クロックを選択するクロックセレクタならびに補正用デ
ータ書き込み時および画信号の補正時に関係なく一定パ
ルス幅の光源点燈信号を出力する手段とを具備し、補正
用データの書き込み時には画信号補正時よりもクロック
を遅くし、かつ光源の点燈時間を常に一定にしたことを
特徴とするシェーディング補正装置。
(1) Before reading the original, the image signal corresponding to the photoelectrically converted reference white area is compared with the reference level, and correction data for changing the gain for each bit in the main scanning direction is written in the memory. , a shading correction device that corrects an image signal based on the correction data, comprising a mode selector and a clock selector that selects an O according to an output signal of the mode selector,
A shading correction device characterized in that a clock is made slower when writing correction data than when correcting an image signal. (2) Before reading the original, the image signal corresponding to the photoelectrically converted reference white part is compared with the reference level, and correction data for changing the gain for each pit in the main scanning direction is written in the memory, and when reading the original, In a shading correction device that corrects both signals based on the correction data,
A mode selector, a clock selector that selects a clock based on an output signal of the mode selector, and means for outputting a light source lighting signal with a constant pulse width regardless of when correction data is written or when correcting an image signal. A shading correction device characterized in that a clock is set slower during writing than when correcting an image signal, and the lighting time of a light source is always constant.
JP58205839A 1983-11-04 1983-11-04 Shading correcting device Pending JPS6098765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58205839A JPS6098765A (en) 1983-11-04 1983-11-04 Shading correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58205839A JPS6098765A (en) 1983-11-04 1983-11-04 Shading correcting device

Publications (1)

Publication Number Publication Date
JPS6098765A true JPS6098765A (en) 1985-06-01

Family

ID=16513563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58205839A Pending JPS6098765A (en) 1983-11-04 1983-11-04 Shading correcting device

Country Status (1)

Country Link
JP (1) JPS6098765A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984285A (en) * 1987-08-26 1991-01-08 Hitachi, Ltd. Method of correcting shading phenomenon in optical character reader

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984285A (en) * 1987-08-26 1991-01-08 Hitachi, Ltd. Method of correcting shading phenomenon in optical character reader

Similar Documents

Publication Publication Date Title
US4748515A (en) Video output signal correcting method and apparatus
JPS6098765A (en) Shading correcting device
JPH0354509B2 (en)
JPH01298863A (en) Picture reader
JPH06253143A (en) Image sensor
JPS60246488A (en) Shading correcting device
KR970057708A (en) N x n Window Processing Method and System in Image Processing System
JPS6125373A (en) Shading correction device
JPH05268474A (en) Scanner
JPH11308409A (en) Image reader and method for image reduction reading
JPS60231279A (en) Compensating method of shading
JPH05219368A (en) Picture reader
JP2938107B2 (en) Pattern recognition device
JPS62252265A (en) Inproved picture processor concerning data selecting table
JPS6387072A (en) Picture reading device
JPS61150467A (en) Picture processing system
JPS63136771A (en) Signal processing method
JPS645508B2 (en)
JPS59207783A (en) Shading correction data creation method
JPS62252267A (en) Picture processor having expanding reducing processing circuit
JPH09247443A (en) Image reader
JPS63132562A (en) Signal processing system for image sensor
JPS6378670A (en) Image reader
JPH04301968A (en) Image signal processor
JPS61103371A (en) Shading correction circuit for optical reader