JPS6098738A - アドレス割当方法 - Google Patents
アドレス割当方法Info
- Publication number
- JPS6098738A JPS6098738A JP59095794A JP9579484A JPS6098738A JP S6098738 A JPS6098738 A JP S6098738A JP 59095794 A JP59095794 A JP 59095794A JP 9579484 A JP9579484 A JP 9579484A JP S6098738 A JPS6098738 A JP S6098738A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- message
- devices
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000012806 monitoring device Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 description 32
- 230000005540 biological transmission Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 239000013641 positive control Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
- G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は一般にI10装置の制御に関し、更に詳細に説
明すれば、伝送リンクを介して監視装置に接続されてい
る遠隔のI10装置に対しアドレスを割当てる装置及び
方法に関する。
明すれば、伝送リンクを介して監視装置に接続されてい
る遠隔のI10装置に対しアドレスを割当てる装置及び
方法に関する。
[従来技術]
コンピュータ装置、POSターミナル、銀行用ターミナ
ル等の現代のデータ処理システムは、中央演算処理装置
(CPU)、複数のI10装置、及びこれらのI10装
置を中央演算処理装置に接続する通信チャネルから構成
される。メツセージ形式の情報がCPUとI10装置の
間で交換される。しばしば、単一の通信チャンネルが複
数の工10装置をCPUに接続する。また、特定のI1
0装置のグループと通信するのに共通コードを用いるこ
とができる。例えば、全てのプリンタ、表示装置または
テープ装置等に特定のコードを割当てることができる。
ル等の現代のデータ処理システムは、中央演算処理装置
(CPU)、複数のI10装置、及びこれらのI10装
置を中央演算処理装置に接続する通信チャネルから構成
される。メツセージ形式の情報がCPUとI10装置の
間で交換される。しばしば、単一の通信チャンネルが複
数の工10装置をCPUに接続する。また、特定のI1
0装置のグループと通信するのに共通コードを用いるこ
とができる。例えば、全てのプリンタ、表示装置または
テープ装置等に特定のコードを割当てることができる。
データ交換のために、CPU、はメツセージを作成し、
特定の装置コードを編入してI10装置に転送する。も
し、1つのI10装置しがCPUに結合されていないな
ら、そのI10装置が応答するであろう。しかしながら
、同じ種類の複数の工10装置がCPUに接続される場
合は、各I10装置が応答しようと試みるであろう。こ
の場合、CPUが1つの1.10装置を他のI10装置
と区別できない、という問題が生じる。
特定の装置コードを編入してI10装置に転送する。も
し、1つのI10装置しがCPUに結合されていないな
ら、そのI10装置が応答するであろう。しかしながら
、同じ種類の複数の工10装置がCPUに接続される場
合は、各I10装置が応答しようと試みるであろう。こ
の場合、CPUが1つの1.10装置を他のI10装置
と区別できない、という問題が生じる。
この問題を軽くするためには、同じ種類のI10装置の
各々に独特のアドレスを割当てることが必要である。
各々に独特のアドレスを割当てることが必要である。
■/○装置と通信する(すなわち、メツセージを送受す
る)とき、目標とするI10装置のアドレスがメツセー
ジに挿入される。各I10装置は独特のアドレスを与え
られているので、該当アドレスがメツセージ中にあるl
/○装置だけがcPUと通信する。一般に、I10装置
のアドレスは操作員が手動でセットするのが普通である
。しかしながら、このようなセツティングは、高価で故
障し易いスイッチまたはその他の機械的手段を心易的エ
ラーを起こし易く、そのために間違った工10装置また
は複数のI10装置がCPUに応答することがある。
る)とき、目標とするI10装置のアドレスがメツセー
ジに挿入される。各I10装置は独特のアドレスを与え
られているので、該当アドレスがメツセージ中にあるl
/○装置だけがcPUと通信する。一般に、I10装置
のアドレスは操作員が手動でセットするのが普通である
。しかしながら、このようなセツティングは、高価で故
障し易いスイッチまたはその他の機械的手段を心易的エ
ラーを起こし易く、そのために間違った工10装置また
は複数のI10装置がCPUに応答することがある。
米国特許第3221307号は、前述の人為的エラーの
問題を解決しようとして、複数のテープ装置の各々のア
ドレスを確立するための自動的な初期設定技法を開示し
ている。この特許では、幾つかのテープ装置は共通のデ
ータ・バス及び制御バスを介してコンピュータに接続さ
れ、そして所定の順序でテープ装置を個々に選択する回
路が設けられている。テープ装置を選択する際、そのテ
ープ装置のアドレス情報が読取られる。そして選択した
テープ装置に表示されたアドレスがコンピュータに送ら
れる。全てのテープ装置を接続する、通常の共通アドレ
ス線を介して、電気的信号がコンピュータからテープ装
置に返送され、次いで選択したテープ装置のレジスタに
、共通アドレス線上のアドレスをセットする。全てのテ
ープ装置がセットされてから、通常の動作が開始される
。コンピュータとテープ装置の間の共通アドレス・バス
が、所与のテープ装置のレジスタに記憶したアドレスに
対応するアドレスを表示するごとに、対応するアドレス
を含むテープ装置が選択される。
問題を解決しようとして、複数のテープ装置の各々のア
ドレスを確立するための自動的な初期設定技法を開示し
ている。この特許では、幾つかのテープ装置は共通のデ
ータ・バス及び制御バスを介してコンピュータに接続さ
れ、そして所定の順序でテープ装置を個々に選択する回
路が設けられている。テープ装置を選択する際、そのテ
ープ装置のアドレス情報が読取られる。そして選択した
テープ装置に表示されたアドレスがコンピュータに送ら
れる。全てのテープ装置を接続する、通常の共通アドレ
ス線を介して、電気的信号がコンピュータからテープ装
置に返送され、次いで選択したテープ装置のレジスタに
、共通アドレス線上のアドレスをセットする。全てのテ
ープ装置がセットされてから、通常の動作が開始される
。コンピュータとテープ装置の間の共通アドレス・バス
が、所与のテープ装置のレジスタに記憶したアドレスに
対応するアドレスを表示するごとに、対応するアドレス
を含むテープ装置が選択される。
米国特許第4387371号は、遠隔接続した複数のI
10装置の1つに独特のアドレスを割当てる際に用いる
。従来技術の1例を開示する。この特許では、送信装置
は、伝送リンクによってN台の受信装置にメツセージを
転送する。メツセージには、前文(プリアンプル)が含
まれ、この前文は、全部または1つの受信装置が応答し
てそのメツセージを使用するように構成されている。
10装置の1つに独特のアドレスを割当てる際に用いる
。従来技術の1例を開示する。この特許では、送信装置
は、伝送リンクによってN台の受信装置にメツセージを
転送する。メツセージには、前文(プリアンプル)が含
まれ、この前文は、全部または1つの受信装置が応答し
てそのメツセージを使用するように構成されている。
[発明が解決しようとする問題点]
本発明の目的は、遠隔接続された複数の同じ工10装置
に独特のアドレスを割当てるための、より効率的な装置
及び方法を提供することである。
に独特のアドレスを割当てるための、より効率的な装置
及び方法を提供することである。
[問題点を解決するための手段]
前記目的は、高速シリアル通信リンクにより。
少なくとも2台の同種のI10装置を監視装置t1−ノ
l/−1−々)L−塙紡すスぐノス卆人り一幻し%丁凄
成される。監視装置には、信号を作成し伝送する手段が
設けられる。通常の信号は、1つのボートから通常の極
性で伝送され、もう1つのボートからは反対の極性で伝
送される。遠隔接続されたI10装置の各々には、前記
2つの極性を有する制御信号を生成する手段が設けられ
る。このI10装置は、信号を受取ると、先ず、この受
取った信号を、通常極性の制御信号と組合せ、次に、反
対極性の制御信号と組合わせて、2つの合成信号を作る
。1つの合成信号は原信号であり、他の信号は原信号の
反転信号である。次に、工/○装置は合成信号を質関し
これを読取る。このI10装置は、通常極性の信号及び
送られた検査信号で作られた合成信号を読取ることがで
き、内部のプログラミングにより、独特のアドレスを入
手する。他のI10装置は、送られた検査信号及び反対
極性の制御信号で作られた合成信号を読取り、もう1つ
の独特なアドレスを入手する。アドレスがセットされる
と、I10装置は通常の動作を開始することができる。
l/−1−々)L−塙紡すスぐノス卆人り一幻し%丁凄
成される。監視装置には、信号を作成し伝送する手段が
設けられる。通常の信号は、1つのボートから通常の極
性で伝送され、もう1つのボートからは反対の極性で伝
送される。遠隔接続されたI10装置の各々には、前記
2つの極性を有する制御信号を生成する手段が設けられ
る。このI10装置は、信号を受取ると、先ず、この受
取った信号を、通常極性の制御信号と組合せ、次に、反
対極性の制御信号と組合わせて、2つの合成信号を作る
。1つの合成信号は原信号であり、他の信号は原信号の
反転信号である。次に、工/○装置は合成信号を質関し
これを読取る。このI10装置は、通常極性の信号及び
送られた検査信号で作られた合成信号を読取ることがで
き、内部のプログラミングにより、独特のアドレスを入
手する。他のI10装置は、送られた検査信号及び反対
極性の制御信号で作られた合成信号を読取り、もう1つ
の独特なアドレスを入手する。アドレスがセットされる
と、I10装置は通常の動作を開始することができる。
監視装置が遠隔のI10装置との通信を選択するごとに
、装置アドレスはメツセージに挿入される。
、装置アドレスはメツセージに挿入される。
このアドレスは独特なアドレスであるから1選択された
I10装置のみがそのメツセージに応答する。
I10装置のみがそのメツセージに応答する。
[実施例]
第1図は本発明を実施する通信システムを示す。
この通信システムは監視装置10を含む。監視装@10
は送信/制御装置12を含む。送信/制御装置12の機
能は、(後に説明する形式で)メツセージを作成し、そ
れを、複数のI10装置14〜18へ伝送することであ
る。送信/制御装置12は、通常の送信装置、ならびに
組合せロジックで構成されるコントローラまたはプログ
ラム式マイクロコンピュータを含む。このような装置(
送信装置及びマイクロコンピュータ)の構造及び設計は
当業者には周知である。従って、本発明の良好な実施例
においては、コントローラとしてプログラム式マイクロ
コンピュータを用いるというだけにとどめ、細部は省略
する。
は送信/制御装置12を含む。送信/制御装置12の機
能は、(後に説明する形式で)メツセージを作成し、そ
れを、複数のI10装置14〜18へ伝送することであ
る。送信/制御装置12は、通常の送信装置、ならびに
組合せロジックで構成されるコントローラまたはプログ
ラム式マイクロコンピュータを含む。このような装置(
送信装置及びマイクロコンピュータ)の構造及び設計は
当業者には周知である。従って、本発明の良好な実施例
においては、コントローラとしてプログラム式マイクロ
コンピュータを用いるというだけにとどめ、細部は省略
する。
第1図の監視装置10は、更に、複数のI10コネクタ
すなわち、I10ボート24〜32を含む。これらのI
10ボートは、複数のシリアル通信リンク34〜42を
介してI10装置に接続される出力ポートである。I1
0装置20及び22以外のI10装置14〜18の各々
は種類の違うI10装置である。たとえば、その1つは
プリンタであったり、他の1つは表示装置であったりす
る。
すなわち、I10ボート24〜32を含む。これらのI
10ボートは、複数のシリアル通信リンク34〜42を
介してI10装置に接続される出力ポートである。I1
0装置20及び22以外のI10装置14〜18の各々
は種類の違うI10装置である。たとえば、その1つは
プリンタであったり、他の1つは表示装置であったりす
る。
I10ボートの各々は2線式1−ボロジ(結線方式)に
より送信/制御装置12に結線されている。
より送信/制御装置12に結線されている。
I10ボート24〜32の各々は、監視装置10に固定
して接続されたコンセント、ならびにシリアル通信リン
クに接続されたプラグ接続部分を含むことが望ましい。
して接続されたコンセント、ならびにシリアル通信リン
クに接続されたプラグ接続部分を含むことが望ましい。
2IiI式結線方式は、I10ポートを送信/制御装置
12に接続するのに用いられるが、かかる結線方式を本
発明の範囲内で変更しうろことは、当業者には明らかで
ある。
12に接続するのに用いられるが、かかる結線方式を本
発明の範囲内で変更しうろことは、当業者には明らかで
ある。
第1図のI10装置20及び22は同種の工/○装置で
ある。同種のI10装置をアドレスするために、共通の
装置コードが使われる。従って。
ある。同種のI10装置をアドレスするために、共通の
装置コードが使われる。従って。
同種のI10装置のそれぞれにはある独特のアドレスを
割当てなければならない。監視装置10は、(後に説明
するように)独得のアドレスを用いて選択したI10装
置と通信する。I10ボート30はI10装置20を監
視装置10に結合する。
割当てなければならない。監視装置10は、(後に説明
するように)独得のアドレスを用いて選択したI10装
置と通信する。I10ボート30はI10装置20を監
視装置10に結合する。
工/○ボート30の結線において、導′#、41及び4
3がコンセント44の端子1及び2にそれぞれ接続され
る。しかしながら、コンセント46の結線では、導体4
1及び43の接続がコンセント44の場合と入れ替って
いる。例えば、もし導体43がコンセント44の端子2
に接続されるなら、コンセント46では端子1に接続さ
れる。同様に、導体41は、コンセント44では端子1
に、コンセント46では端子2に接続される。後に詳細
に説明するように、この結線方式は、コンセント44に
現われる電気的信号がコンセント46に現われる電気的
信号の反転であることを保証する。これらの、通常極性
及び反対極性を有する信号は、シリアル通信リンク36
及び38を介して、それぞれ、I10装置20及び22
に伝送される。
3がコンセント44の端子1及び2にそれぞれ接続され
る。しかしながら、コンセント46の結線では、導体4
1及び43の接続がコンセント44の場合と入れ替って
いる。例えば、もし導体43がコンセント44の端子2
に接続されるなら、コンセント46では端子1に接続さ
れる。同様に、導体41は、コンセント44では端子1
に、コンセント46では端子2に接続される。後に詳細
に説明するように、この結線方式は、コンセント44に
現われる電気的信号がコンセント46に現われる電気的
信号の反転であることを保証する。これらの、通常極性
及び反対極性を有する信号は、シリアル通信リンク36
及び38を介して、それぞれ、I10装置20及び22
に伝送される。
コンセント44で出力される信号は、以下、通常極性信
号と呼ばれる。同様に、コンセント46の信号は反対極
性信号と呼ばれる。もちろん、本発明の範囲でこれらの
2つの極性の信号を生成する別の方法もある。前述のよ
うに、I10装置20及び22は同種のI10装置であ
る。I10装置の各々は、通常極性及び反対極性の信号
を処理し且つ2つのI10装置のどちらが、伝送された
メツセージに応答すべきかを決定する制御手段(後述)
に適合する。第1図及び第2図における結線は、(以下
説明する)信号が差動(2線)信号であると仮定する。
号と呼ばれる。同様に、コンセント46の信号は反対極
性信号と呼ばれる。もちろん、本発明の範囲でこれらの
2つの極性の信号を生成する別の方法もある。前述のよ
うに、I10装置20及び22は同種のI10装置であ
る。I10装置の各々は、通常極性及び反対極性の信号
を処理し且つ2つのI10装置のどちらが、伝送された
メツセージに応答すべきかを決定する制御手段(後述)
に適合する。第1図及び第2図における結線は、(以下
説明する)信号が差動(2線)信号であると仮定する。
第2図において、ポート1は端子A及びBを含み、ポー
ト2は端子B及びAを含む。しかしながら、これは本発
明の範囲を制限するものと解釈すべきではない6本発明
は他の種類の結線方式をも包含するからである。例えば
、もし、信号がシングルエンド(通常のTTL単線)な
ら、この信号の極性はインバータにより反転される(第
3図参照)。第3図で、ポート3は監視装置10におけ
る1つのI10ポートを表わすが、ボート4は他のI1
0ボートを表わす。もちろん、他の結線方式を、本発明
の範囲内で考案することは、当業者には容易であろう6 第1図のI10装置14.16及び18の各々は、前述
のように、異種のI10装置、例えば、プリンタ、ディ
スプレイ、キーボード等を表わす3I10装置は種類ご
とに独特の識別コードを有し。
ト2は端子B及びAを含む。しかしながら、これは本発
明の範囲を制限するものと解釈すべきではない6本発明
は他の種類の結線方式をも包含するからである。例えば
、もし、信号がシングルエンド(通常のTTL単線)な
ら、この信号の極性はインバータにより反転される(第
3図参照)。第3図で、ポート3は監視装置10におけ
る1つのI10ポートを表わすが、ボート4は他のI1
0ボートを表わす。もちろん、他の結線方式を、本発明
の範囲内で考案することは、当業者には容易であろう6 第1図のI10装置14.16及び18の各々は、前述
のように、異種のI10装置、例えば、プリンタ、ディ
スプレイ、キーボード等を表わす3I10装置は種類ご
とに独特の識別コードを有し。
このコードは、(以下説明する)メツセージのアドレス
・コードに入れられる。所与のI10装置は、メツセー
ジ内のそのアドレス・コードを認めると、メツセージを
受入れ、従って監視装置1゜に応答する。I10装置2
o及び22の場合は。
・コードに入れられる。所与のI10装置は、メツセー
ジ内のそのアドレス・コードを認めると、メツセージを
受入れ、従って監視装置1゜に応答する。I10装置2
o及び22の場合は。
状況はいくらか異なる。この2つのI10装置は同種の
I10装置であり1本発明によらない場合は、各工/○
装置は、共通アドレス及び/または識別コードを含むメ
ツセージに応答しようとする。
I10装置であり1本発明によらない場合は、各工/○
装置は、共通アドレス及び/または識別コードを含むメ
ツセージに応答しようとする。
しかしながら、本発明により、I10装置2oまたは2
2は、それぞれI10ボート3oまたは32に接続され
る。これらのI10装置は、それがI10ポート3oま
たは32に接続されるがどうかに応じて、第1または第
2のアドレスにそれぞれ応答する。
2は、それぞれI10ボート3oまたは32に接続され
る。これらのI10装置は、それがI10ポート3oま
たは32に接続されるがどうかに応じて、第1または第
2のアドレスにそれぞれ応答する。
前述のように、メツセージは、その内部にある独特のア
ドレスに基づき、選択されたI10装[に転送される。
ドレスに基づき、選択されたI10装[に転送される。
各メツセージのデータは、2進向期式及び/または調歩
式のようなシリアル・データ伝送方式で伝送される。メ
ツセージは送信/制御装置12によって生成され、アセ
ンブルされる。
式のようなシリアル・データ伝送方式で伝送される。メ
ツセージは送信/制御装置12によって生成され、アセ
ンブルされる。
第6図には、各I10装置に転送されるメーセージの構
成が示されている。メツセージは、開始区切りフィール
ドと終了区切りフィールドを含む。
成が示されている。メツセージは、開始区切りフィール
ドと終了区切りフィールドを含む。
区切フィールドの機能は、メツセージの開始、終了を指
示することである。メツセージは更に、複数の他のフィ
ールドを含む。このようなメツセージ・フォーマットは
当業者には周知である。それ故、他のフィールドは、デ
ータ・フィールド及びアドレス・フィールドを含むとい
うにとどめ、細部は省略する。アドレス・フィールドは
、同種のI10MIIE201Eたは22の1つが独特
のアトレース−初期アドレス割当後にそのI10装置を
アドレス指定するのに使用される−を生成するのに用い
うるアドレスを含む。
示することである。メツセージは更に、複数の他のフィ
ールドを含む。このようなメツセージ・フォーマットは
当業者には周知である。それ故、他のフィールドは、デ
ータ・フィールド及びアドレス・フィールドを含むとい
うにとどめ、細部は省略する。アドレス・フィールドは
、同種のI10MIIE201Eたは22の1つが独特
のアトレース−初期アドレス割当後にそのI10装置を
アドレス指定するのに使用される−を生成するのに用い
うるアドレスを含む。
第4図は、監視装置10(第1図)から転送されたメツ
セージをモニタし、同種のI10装置のどれが特定のメ
ツセージに応答するかを決める電気回路を示す。監視装
置10に接続される同種のI10装置20及び22(第
1図)の各々は、同じ電気回路に適合する。従って、こ
のような電気回路の1つについてのみ説明する。前述の
ように、本発明の良好な実施例では、電気信号は差動2
線信号である。そのため、導体48及び50は、監視装
置10に同種のI10装置を接続する通信リンクを形成
する。導体48.50に現われたシリアル信号はそれぞ
れ受信装置60に送り込まれる。
セージをモニタし、同種のI10装置のどれが特定のメ
ツセージに応答するかを決める電気回路を示す。監視装
置10に接続される同種のI10装置20及び22(第
1図)の各々は、同じ電気回路に適合する。従って、こ
のような電気回路の1つについてのみ説明する。前述の
ように、本発明の良好な実施例では、電気信号は差動2
線信号である。そのため、導体48及び50は、監視装
置10に同種のI10装置を接続する通信リンクを形成
する。導体48.50に現われたシリアル信号はそれぞ
れ受信装置60に送り込まれる。
受信装w60は通常の受信装置であり、その構成は当業
者には周知である。従って、受信装置60に送り込まれ
た信号は通常の方法で処理され、組合せ論理62に送ら
れるということだけを述べて細部は省略する。組合せ・
論理62は、AND回路64及び66を含む。これらの
AND回路の各々は2人力AND回路である。AND回
路64の入力の1つには、受信装置60からの出方が供
給される。他のAND回路66の入力の1つには、反転
出力信号が供給される。この信号はインバータ68の出
力から得られる。両AND回路の出力は、それぞれ導体
112及び114を介してOR回路70に供給される。
者には周知である。従って、受信装置60に送り込まれ
た信号は通常の方法で処理され、組合せ論理62に送ら
れるということだけを述べて細部は省略する。組合せ・
論理62は、AND回路64及び66を含む。これらの
AND回路の各々は2人力AND回路である。AND回
路64の入力の1つには、受信装置60からの出方が供
給される。他のAND回路66の入力の1つには、反転
出力信号が供給される。この信号はインバータ68の出
力から得られる。両AND回路の出力は、それぞれ導体
112及び114を介してOR回路70に供給される。
OR回路7oがらの出力は導体72を介して制御論理7
4に供給される。制御論理74は、組合せ論理またはプ
ログラム式マイクロコンピュータのいずれでもよい。制
御論理74の主要機能は、制御信号1及び2を生成する
ことと、送られたメツセージのアドレス・バイトを同種
のI10装置が読取りうろことを決定した後に、そのア
ドレスをロックすることである。制御信号1及び2は、
AND回路64及び66の他の入力にそれぞれ供給され
る。
4に供給される。制御論理74は、組合せ論理またはプ
ログラム式マイクロコンピュータのいずれでもよい。制
御論理74の主要機能は、制御信号1及び2を生成する
ことと、送られたメツセージのアドレス・バイトを同種
のI10装置が読取りうろことを決定した後に、そのア
ドレスをロックすることである。制御信号1及び2は、
AND回路64及び66の他の入力にそれぞれ供給され
る。
第4図において、導体72上の信号は導体76を介して
アドレス・デゴーダ78にも供給される。
アドレス・デゴーダ78にも供給される。
これは通常の回路であるので、その説明を省略する。ア
ドレス・デコーダ78の機能は、導体76から送られた
アドレス信号を解読することである。
ドレス・デコーダ78の機能は、導体76から送られた
アドレス信号を解読することである。
“N”なら、導体80を介してAND回路82の入力の
1つに供給される。AND回路82の他の入力には、導
体84を介して制御信号1が供給される。AND回路8
2の出力はOR回路86に供給される。もし、アドレス
・デコーダ78が、異なるアドレス、例えば、(N+1
)を解読すれば、それはAND回路88の入力の1つに
供給される。
1つに供給される。AND回路82の他の入力には、導
体84を介して制御信号1が供給される。AND回路8
2の出力はOR回路86に供給される。もし、アドレス
・デコーダ78が、異なるアドレス、例えば、(N+1
)を解読すれば、それはAND回路88の入力の1つに
供給される。
AND回路88の他の入力には制御信号2が供給される
。AND回路88の出力もOR回路86に供給される。
。AND回路88の出力もOR回路86に供給される。
OR回路86の出力は導体90を介して制御論理74に
供給される。前述のように、この電気回路から明らかな
ように、制御信号の極性は、同種のI10装置のどちら
が特定のアドレスに応答するかを決定する。
供給される。前述のように、この電気回路から明らかな
ように、制御信号の極性は、同種のI10装置のどちら
が特定のアドレスに応答するかを決定する。
第5図には、制御論理74のマイクロプロセッサを制御
するプログラムの流れ図が示されている。
するプログラムの流れ図が示されている。
プログラムの最初のブロックは開始ブロックである。マ
イクロプロセッサは、電源オン・リセット(FOR)ま
たは他の所定の時間に、このプログラムを開始する。そ
して、ブロック92で、プログラムは制御信号1をセッ
トする。制御信号1は第1の極性を有する電気信号を表
わす。工/○装置は正の極性を有する信号だけを受取る
ように設計されている。次のブロック94において、プ
ログラムは送られた信号を検査し、信号を認めるかどう
かを調べる。信号は、同種のI10装置の1つへの特定
のメツセージであったり、またはポーリングされたメツ
セージであったりすることがある。もし、信号が認めら
れるなら、′イエス”の経路を介してブロック96に進
む。ブロック96では、制御はロックされ、その装置は
メツセージに応答する。制御がロックされた後、プログ
ラムはブロック98でルーチンを出る。
イクロプロセッサは、電源オン・リセット(FOR)ま
たは他の所定の時間に、このプログラムを開始する。そ
して、ブロック92で、プログラムは制御信号1をセッ
トする。制御信号1は第1の極性を有する電気信号を表
わす。工/○装置は正の極性を有する信号だけを受取る
ように設計されている。次のブロック94において、プ
ログラムは送られた信号を検査し、信号を認めるかどう
かを調べる。信号は、同種のI10装置の1つへの特定
のメツセージであったり、またはポーリングされたメツ
セージであったりすることがある。もし、信号が認めら
れるなら、′イエス”の経路を介してブロック96に進
む。ブロック96では、制御はロックされ、その装置は
メツセージに応答する。制御がロックされた後、プログ
ラムはブロック98でルーチンを出る。
ブロック94において、もし、プログラム式マイクロプ
ロセッサが信号を認めないなら、1ノー″の経路を介し
て、ブロック100に進む。ブロック100において、
タイマを所定の時間にセットし、プログラムはブロック
102に進む。ブロック102で、プログラムは、タイ
マを検査し、セットされた時間を過ぎているかどうかを
調べる。
ロセッサが信号を認めないなら、1ノー″の経路を介し
て、ブロック100に進む。ブロック100において、
タイマを所定の時間にセットし、プログラムはブロック
102に進む。ブロック102で、プログラムは、タイ
マを検査し、セットされた時間を過ぎているかどうかを
調べる。
もし、過ぎているなら、プログラムは、″イエス”の経
路を介してブロック104に進み、制御信号2をセット
する。そしてプログラムはブロック106に進み、信号
を検査し、それが認められるかどうかを調べる。もし、
信号が認められるなら、プログラムは、″イエス”の経
路を介してブロック96からブロック98に進み、前述
のように動作する。
路を介してブロック104に進み、制御信号2をセット
する。そしてプログラムはブロック106に進み、信号
を検査し、それが認められるかどうかを調べる。もし、
信号が認められるなら、プログラムは、″イエス”の経
路を介してブロック96からブロック98に進み、前述
のように動作する。
ブロック106で、もし、信号が認められないなら、プ
ログラムは″ノー″の経路を介してブロック108に進
み、タイマをセットする。次に。
ログラムは″ノー″の経路を介してブロック108に進
み、タイマをセットする。次に。
プログラムはブロック110に進み、タイムアウトであ
るかどうかを調べる。もし、まだタイムアウトでないな
ら、プログラムは、″ノー″の経路を介してブロック1
06に戻る。このループはタイムアウトが生じるまで繰
返される。タイムアウトになる?、プログラムは、″イ
エス″の経路を介してブロック92に戻る。
るかどうかを調べる。もし、まだタイムアウトでないな
ら、プログラムは、″ノー″の経路を介してブロック1
06に戻る。このループはタイムアウトが生じるまで繰
返される。タイムアウトになる?、プログラムは、″イ
エス″の経路を介してブロック92に戻る。
ブロック102で、もし、まだタイムアウトでないなら
、プログラムは、″ノー″の経路を介してブロック94
に戻るループを形成する。
、プログラムは、″ノー″の経路を介してブロック94
に戻るループを形成する。
[動作]
本発明の方法及び回路の動作について次に説明する。前
述のように、本発明の回路は正の極性の信号を受取るよ
うに設計されている。信号は監視装置10(第1図)で
作成され、導体すなわちシリアル通信リンク34〜42
を介して複数の遠隔I10装置に送信される。第4図に
おいて、信号は導体48及び50を介して受信装置60
に伝送される。アドレスは、監視装置10から転送され
るメツセージのアドレス・バイトに入っている。
述のように、本発明の回路は正の極性の信号を受取るよ
うに設計されている。信号は監視装置10(第1図)で
作成され、導体すなわちシリアル通信リンク34〜42
を介して複数の遠隔I10装置に送信される。第4図に
おいて、信号は導体48及び50を介して受信装置60
に伝送される。アドレスは、監視装置10から転送され
るメツセージのアドレス・バイトに入っている。
このメツセージは、I10装置20及び22以外の他の
制御装置のためのものであったり、またはポーリングさ
れたメツセージであったりすることがある。ポーリング
されたメツセージとは、特定のI10装置に対し、監視
装置10に応答するように告げるメツセージである。順
方向に結線されたボート、例えば第1図のI10ボート
30に接続されているI10装置は、有効なメツセージ
を認め、導体112(第4図)に信号が出力される。
制御装置のためのものであったり、またはポーリングさ
れたメツセージであったりすることがある。ポーリング
されたメツセージとは、特定のI10装置に対し、監視
装置10に応答するように告げるメツセージである。順
方向に結線されたボート、例えば第1図のI10ボート
30に接続されているI10装置は、有効なメツセージ
を認め、導体112(第4図)に信号が出力される。
AND回路64から導体112への出力は、2つの正の
入力信号によって生成される。その信号の1つは送られ
てきたメツセージであり、もう1つの信号は正の制御信
号1である。導体112上の信号が正の場合、OR回路
70は導体72を介して導体76へ信号を送り、送られ
た信号はアドレス・デコーダ78によって解読される。
入力信号によって生成される。その信号の1つは送られ
てきたメツセージであり、もう1つの信号は正の制御信
号1である。導体112上の信号が正の場合、OR回路
70は導体72を介して導体76へ信号を送り、送られ
た信号はアドレス・デコーダ78によって解読される。
解読された信号は、導体80に出力され、正の制御信号
1によってAND回路82を通過し、OR回路86、導
体90を介して制御論理74に送り込まれ、該論理74
においてアドレスはロックされ、I10装置20だけが
監視装置10に応答することになる。
1によってAND回路82を通過し、OR回路86、導
体90を介して制御論理74に送り込まれ、該論理74
においてアドレスはロックされ、I10装置20だけが
監視装置10に応答することになる。
この時間内には、I10ボート32に接続されているI
10装置20はメツセージを読取ることができない。同
時に、信号を読取ろうとして、制御論理74はタイマを
セットし、タイマは所定の時間動作する。もし、第1図
のI10装置22(逆方向に結線されたI10ボート3
2に接続されている)がメツセージを読取ることができ
ないなら、信号はインバータ68(第4図)で反転され
、AND回路66の入力の1つに供給される。
10装置20はメツセージを読取ることができない。同
時に、信号を読取ろうとして、制御論理74はタイマを
セットし、タイマは所定の時間動作する。もし、第1図
のI10装置22(逆方向に結線されたI10ボート3
2に接続されている)がメツセージを読取ることができ
ないなら、信号はインバータ68(第4図)で反転され
、AND回路66の入力の1つに供給される。
制御論理74は、制御信号1の逆の極性を有する制御信
号2を生成する。制御信号2は、AND回路66に供給
された反転信号によってAND回路66を通過する。す
なわち、AND回路66への2つの入力信号はどちらも
正の信号であるので、導体114に信号が出力される。
号2を生成する。制御信号2は、AND回路66に供給
された反転信号によってAND回路66を通過する。す
なわち、AND回路66への2つの入力信号はどちらも
正の信号であるので、導体114に信号が出力される。
導体114の信号は、前述の、導体112゛の信号と同
様に処理される。その結果、(N+1)によって表わさ
れた別のアドレスが、I10ボート32に接続されてい
るI10装置22に割当てられる。その後、工10装置
22はアドレス(N+1)を有するメツセージに応答す
る。要するに、本発明は、学習期間を含み、その間に、
前述の1続きのプロセス・ステップが実行され、同種の
I10装置の各々は指定されたアドレスを覚える。アド
レスが指定された後、指定されたアドレスに基づいて、
監視装置と同種のI10装置との間で情報が交換される
。
様に処理される。その結果、(N+1)によって表わさ
れた別のアドレスが、I10ボート32に接続されてい
るI10装置22に割当てられる。その後、工10装置
22はアドレス(N+1)を有するメツセージに応答す
る。要するに、本発明は、学習期間を含み、その間に、
前述の1続きのプロセス・ステップが実行され、同種の
I10装置の各々は指定されたアドレスを覚える。アド
レスが指定された後、指定されたアドレスに基づいて、
監視装置と同種のI10装置との間で情報が交換される
。
[発明の効果]
前述の方法は自動的に行なわれ、操作員の介入を必要と
しないので、エラーが生じる可能性は大幅に減少される
。また、アドレスを特定するための物理的変更も不要で
ある。
しないので、エラーが生じる可能性は大幅に減少される
。また、アドレスを特定するための物理的変更も不要で
ある。
第1図は本発明を具現するデータ伝送システムのブロッ
ク図、 第2図は差動2線信号のための結線図、第3図はシング
ルエンドの通常のTTL、単線信号のための結線図、 第4図は遠隔接続されたI10装置内の、送られた検査
信号を、局所的に生成された信号とともに処理し、I1
0装置にアドレスを割当てる電気的回路の概要図、 第5図はアドレス割当ルーチンにおいてマイクロプロセ
ッサを制御するコンピュータ・プログラムの流れ図、 第6図は送られたメツセージの構成を示す図である。 10・・・・監視装置、12・・・・送信/制御装置、
14〜22・・・・I10装置、24〜32・・・・I
10ボート、34〜42・・・・シリアル通信リンク、
48.50・・・・導体、60・・・・受信装置、62
・・・・組合せ論理、64.66・・・・AND回路、
68・・・・インバータ、70・・・・OR回路、72
・・・・導体、74・・・・制御論理、76・・・・導
体、78・・・・アドレス・デコーダ、80・・・・導
体、82・・・・AND回路、84・・・・導体、86
・・・・OR回路、88・・・・AND回路、90,1
12,114・・・・導体。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 頓 宮 孝 − (外1名) FIG、2 FIG、 3 FIG、6
ク図、 第2図は差動2線信号のための結線図、第3図はシング
ルエンドの通常のTTL、単線信号のための結線図、 第4図は遠隔接続されたI10装置内の、送られた検査
信号を、局所的に生成された信号とともに処理し、I1
0装置にアドレスを割当てる電気的回路の概要図、 第5図はアドレス割当ルーチンにおいてマイクロプロセ
ッサを制御するコンピュータ・プログラムの流れ図、 第6図は送られたメツセージの構成を示す図である。 10・・・・監視装置、12・・・・送信/制御装置、
14〜22・・・・I10装置、24〜32・・・・I
10ボート、34〜42・・・・シリアル通信リンク、
48.50・・・・導体、60・・・・受信装置、62
・・・・組合せ論理、64.66・・・・AND回路、
68・・・・インバータ、70・・・・OR回路、72
・・・・導体、74・・・・制御論理、76・・・・導
体、78・・・・アドレス・デコーダ、80・・・・導
体、82・・・・AND回路、84・・・・導体、86
・・・・OR回路、88・・・・AND回路、90,1
12,114・・・・導体。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 頓 宮 孝 − (外1名) FIG、2 FIG、 3 FIG、6
Claims (1)
- 【特許請求の範囲】 シリアル通信リンクによって中央の監視装置に接続され
た同種の遠隔装置に独特のアドレスを割当てる方法であ
って、 (a) メツセージを生成し、 (b) 該メツセージを通常の極性または反対の極性で
上記遠隔装置の各々に送信し、 (C) 上記遠隔装置の各々で上記送信メツセージを受
信し、 (d) 上記遠隔装置の各々で所定の極性を有する制御
信号を生成し、 (e) 該制御信号と上記受信メツセージとを組合せて
合成信号を形成し、 (f) 該合成信号を読取り、 (g) 該合成信号を読取ることができるすべての上記
遠隔装置に独特なアドレスを割当てることを特徴とする
アドレス割当方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US546771 | 1983-10-31 | ||
US06/546,771 US4608562A (en) | 1983-10-31 | 1983-10-31 | Address personalization of a remotely attached device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6098738A true JPS6098738A (ja) | 1985-06-01 |
JPH0347786B2 JPH0347786B2 (ja) | 1991-07-22 |
Family
ID=24181940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59095794A Granted JPS6098738A (ja) | 1983-10-31 | 1984-05-15 | アドレス割当方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4608562A (ja) |
EP (1) | EP0143160B1 (ja) |
JP (1) | JPS6098738A (ja) |
CA (1) | CA1218127A (ja) |
DE (1) | DE3485565D1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4694293A (en) * | 1984-09-18 | 1987-09-15 | Nippon Gakki Seizo Kabushiki Kaisha | Data transmission system |
JPS61194989A (ja) * | 1985-02-22 | 1986-08-29 | Mitsubishi Electric Corp | 静止画伝送装置 |
US4910655A (en) * | 1985-08-14 | 1990-03-20 | Apple Computer, Inc. | Apparatus for transferring signals and data under the control of a host computer |
US4773001A (en) * | 1985-10-02 | 1988-09-20 | International Business Machines Corp. | Method and apparatus for communicating with remote units of a distributive data processing system |
US4910509A (en) * | 1988-03-17 | 1990-03-20 | Zenith Electronics Corporation | Bus expander for digital TV receiver |
US4872004A (en) * | 1988-05-02 | 1989-10-03 | Sun Electric Corporation | Plural source arbitration system |
US5510775A (en) * | 1990-03-07 | 1996-04-23 | Siemens Aktiengesellschaft | Method of personalizing an electronic module and electronic circuit and module for implementing the method |
US5276813A (en) * | 1990-08-31 | 1994-01-04 | International Business Machines Corp. | Acquiring addresses in an input/output system |
US5301360A (en) * | 1991-05-06 | 1994-04-05 | Motorola, Inc. | Digital option select system |
US5566304A (en) * | 1995-05-08 | 1996-10-15 | Apple Computer, Inc. | Method of dynamic selection between immediate and delayed read access acknowledgement |
US5664221A (en) * | 1995-11-14 | 1997-09-02 | Digital Equipment Corporation | System for reconfiguring addresses of SCSI devices via a device address bus independent of the SCSI bus |
US6725218B1 (en) | 2000-04-28 | 2004-04-20 | Cisco Technology, Inc. | Computerized database system and method |
US20020174197A1 (en) * | 2001-03-27 | 2002-11-21 | International Business Machines Corporation | Method and system for accurately determining a device location in an arbitrated loop |
US7127533B2 (en) * | 2003-12-19 | 2006-10-24 | Motorola, Inc. | Interrupt driven expanded option select interface for portable device |
CN100405313C (zh) * | 2005-07-22 | 2008-07-23 | 鸿富锦精密工业(深圳)有限公司 | 链接控制卡测试系统及方法 |
DE102020105221A1 (de) | 2020-02-27 | 2021-09-02 | HELLA GmbH & Co. KGaA | Verfahren zum Adressieren wenigstens eines Busteilnehmers und Busteilnehmer sowie System und Fahrzeug damit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3721763A (en) * | 1971-07-29 | 1973-03-20 | Us Navy | Single line bi-directional data transmission system |
FR2261674B1 (ja) * | 1974-02-20 | 1980-07-18 | Fauchez Jean Jacques | |
US4168469A (en) * | 1977-10-04 | 1979-09-18 | Ncr Corporation | Digital data communication adapter |
US4529980A (en) * | 1982-09-23 | 1985-07-16 | Chamberlain Manufacturing Corporation | Transmitter and receiver for controlling the coding in a transmitter and receiver |
-
1983
- 1983-10-31 US US06/546,771 patent/US4608562A/en not_active Expired - Fee Related
-
1984
- 1984-05-15 JP JP59095794A patent/JPS6098738A/ja active Granted
- 1984-07-03 EP EP84107676A patent/EP0143160B1/en not_active Expired
- 1984-07-03 DE DE8484107676T patent/DE3485565D1/de not_active Expired - Lifetime
- 1984-08-09 CA CA000460686A patent/CA1218127A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4608562A (en) | 1986-08-26 |
DE3485565D1 (de) | 1992-04-16 |
EP0143160A3 (en) | 1988-08-17 |
JPH0347786B2 (ja) | 1991-07-22 |
EP0143160B1 (en) | 1992-03-11 |
EP0143160A2 (en) | 1985-06-05 |
CA1218127A (en) | 1987-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6098738A (ja) | アドレス割当方法 | |
US3979723A (en) | Digital data communication network and control system therefor | |
US4034346A (en) | Interface for establishing communications between a data-processing unit and a plurality of stations | |
EP0336547B1 (en) | Computer network and method for operating it | |
EP0115348A2 (en) | Remote initialization of interconnected communications stations | |
EP0166441B1 (en) | Computer network | |
JPS583343A (ja) | 複数端末制御方式 | |
US5678056A (en) | Method and apparatus for control of serial communication by changing address conditions during and after communication start up | |
WO1987005767A1 (en) | Communication system having a control channel and an image channel | |
JPH01289339A (ja) | 通信制御装置 | |
JP3351581B2 (ja) | データ中継装置 | |
JPH0644165B2 (ja) | 電子複写機制御装置 | |
JPS61270952A (ja) | デ−タ伝送方式 | |
JPS6363239A (ja) | 情報網端末における電源制御装置 | |
JPS60200354A (ja) | 制御装置のアドレス設定方法 | |
JPS6269304A (ja) | リモ−トコントロ−ル装置 | |
JPH05308357A (ja) | 通信拡張装置 | |
JPS6059837A (ja) | 送達確認方式 | |
JPH0252540A (ja) | 端末機器インタフェース装置 | |
JPH01223850A (ja) | 通信制御装置 | |
JPH05265671A (ja) | ポート自動切換装置 | |
JPH01258521A (ja) | 同報通信方式 | |
JPH0548674A (ja) | データ通信装置 | |
JPH05298247A (ja) | 活線接続方式 | |
JPH0677975A (ja) | 通信領域の割付方式 |