JPS6096003A - デジタルｆｍ変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はデジタル人力信号をＦＭ変調信号に変換する
デジタルＦＭ変調回路に関する。

背景技術とその問題点 従来、デジタルＦＭ変調回路の一例として、第１図に示
すようなものがある。即ちこの従来の回路は、端子＋１
１を通じたアナログ人力信号が、Ａ／Ｄコンハーク（２
）において、例えば１サンプル（ワード）当り８ビツト
のデジタル信号に変換される。

このＡ／Ｄ変換回路（２）よりのデジタルワードは、加
算回路（３）に供給され、キャリア供給回路（４）から
の一定の値の８ビツトワードと加算される。この一定値
のワードは、ＦＭ変調のキャリアを形成するためのもの
である。

加算回路（３）の出力信号は、デジタル積分回路（５）
に供給される。このデジタル積分回路（５）は、加算回
路（５１）と、この加算回路（５１）の出力を１ワ一ド
分遅延して、この加算回路（５）に戻すようにする遅廷
回路（５２）　とからなる。したがって、この積分回路
（５）からは順次入力されるデータワードがワード単位
で累積的に加算された値をもつデジタル信号が得られる
ことになる。

この積分回路（５）の出カイば号は、ＲＯＭ　（６１の
アドレス人力として供給される。このＲＯＭ　＋６）に
は、第２図Ａに示ずような正弦波のデータが書き込まれ
ている。この場合、０位相のデータはＯ番地に、という
ように正弦波の各位相をアドレスとしζそのアドレスに
その位相におりる正弦波のレベル値がデータとし”ζ書
き込まれている。したがって、このＲＯＭ　＋６１から
は積分回路（５）からの出力データによって指定された
アドレスに書き込まれた正弦波形のレベル値が順次読み
出されることになる。

例えは、入力端子（１）を通じたアナログ信号が一定レ
ベルの直流信号である場合には、Ａ／Ｄコンバータ（２
）からは常に同じ値のデジタルワードが得られ、これに
キャリア供給回路（４）からの一定値が加算されること
になる。このため、積分回路（５）の出力データワード
は入力デジタルワードの値と一定値との和の分へ〇ずつ
値が増加するものとなる。

そして、例えばこのΔＤの大きさが比較的大きく、第２
図Ｂに示すように最初に積分回路（５）より得られるデ
ークワ−Ｌ′の値がａｌで、次に肖られる値が８２、次
がＢ３　・・・というような場合には、第２図ＡのＩＥ
弦波において○印を付して示す値のデジタル信号Ａｔ　
、　Ａ２　、　Ａ、３　・・・がこのＲＯＭ（６）より
読み出されることになる。一方、変化分ΔＤが小ざく、
第２図Ｃにネオように、ｂ１＋ｂ２＋ｂ３．ｂ４　・・
・というようにアドレスが変化する場合には、第２図Ａ
の正弦波においてＸ印をもっζ示ずレベルのデータＢ１
．Ｂ２．Ｂ３．Ｂ４・・・が、このＲＯＭ　＋６）より
順次読め出されるごとになる。

そして、このＲＯＭ　（６１の読め出し°７クセスタイ
ミングは一定で、第２図Ｂの場合と第２図Ｃの場合とで
同じであって、出力データの得られるタイミングは、第
２図り及びＥにネオようにＳｉ　、Ｓ２　＋Ｓ３　・・
・となる。そこで、第２図Ｂのようにアドレスの変化分
ΔＤが大きい場合には、ＲＯＭ　＋６１より得られる出
力データをアナログ信号に変換したものは、第２図りに
示すように比較的周波数のＭｌい信号になる。一方、第
２図Ｃにボしたように、アＦルスの変化分ΔＤが小さい
場合には、ＲＯＭ（６）より得られる出力データをアナ
ログ信号に変換したものは、同図Ｅにボずように比較的
周波数の低い信号となる。

以上のことから明らかなように、アナログ人力信号のレ
ベルが高い部分では周波数が１口、くなり、レベルが低
い部分では周波数が低くなるような信号に変換されてＲ
ＯＭ　（６１より得られることになり、これば取りも直
さずＦＭ変調信号である。ここで、人力アナログ信号の
レベルが０であれば、加算回路（３）の出力はキャリア
供給回路（４）からの一定値のデータであるから、積分
出力はこの一定値ずつ増加するデータとなる。したがっ
ζ、ＲＯＭ　（６）からはこの一定ｆ１ｂに応した周波
数（キャリア周波数）の信号となるデジタル信号が得ら
れることになる。

こうして、出力端子（７）にデジタルＦＭ変調信号が得
られるごとになる。

ところで、この従来のデジタルＦＭ変調信号の場合、Ｒ
ＯＭ　（６１に書き込む正弦波信号のデータは、最小第
２１３！ＩＡにボした正弦波の位相が０度から９０度ま
での＋サイクル分でよいが、このようなＲＯＭを用いた
としてもこれば比較釣人容量のＲＯＭであり、特に人力
信号のＳ／Ｎを成る程度以上に保とうとすると、このＲ
ＯＭ　１６１のビット数が増え、このＲＯＭの大きさが
回路の大きさの大部分を占めるようになり、回路を小型
化する場合に不都合を生じる。

また、このデジタルＦＭ変１ｆａ出力（ｇ号を比軸的ノ
イズの大きい伝送系を通ず場合、例えばＶＴＲで記録再
生をなすような場合を考えると、ＲＯＭ（６）の出力デ
ータとしては１１１ｉビツトである必要はない。何故な
ら、伝送系においζ、その最小ヒツト単位より大きなノ
イズが生じてしまうと、もはやその最小ビット単位の処
理はできなくなり、そのような高ビットにする意味がな
くなるからである。

そして、そのような場合、ＲＯＭ　（６１の出力ビツト
数はそのアドレスのビット数より少なく、例えばアドレ
スｌＯビットに対し、出力８ビツトとされる。

このとき、ＲＯＭ　＋６１は第３図に示すように、異な
る複数のアドレスに同じ値のデータが書き込まれている
状態となる。このため、ＲＯＭの利用９ＪＪ率が非常に
ｊ小くなる。

発明の目的 この発明は、従来のようなＲＯＭを用い°Ｊ゛に、しか
もＳ／Ｎを劣化させることなくデジタルＦＭ変調信号を
形成することができるようにしたものを提供しようとす
るものである。

発明のｉＩＪ！ この発明におい°ζは、ＲＯＭを用いる代わりにデジタ
ル積分回路の出力の各データを正弦波の位相データを規
準イーとする複数の比較回路で比較し、その出力によゲ
ζ、積分出力の正弦波に対する位相位１ｇを検出し、そ
の比較出力をエンコードし°ζその位相位置の正弦波レ
ベルを得るよつにしてデジタルＦＭ変調信号を得るもの
である。

実施例 第４図はこの発明の一例のブロック図で、この例におい
ては、出力として得るべきデジタルＦＭ変１！＋ｌ信号
のビット数を１ワードＮピッ１−とじたとき、デジタル
積分回路（５）の出力データワードが２′′−１個のデ
ジタル比較回路（８１）〜（８２町１の一方の入力端に
供給される。

これら比較回ｔｓ（８ｘ）〜（８２’−１）の他方の入
力端にはリニアに順次例えば増加する２’−１１１１＋
１のレベルを示すデータワードＲｔ、Ｒｚ　・・・Ｒ２
”−ｉがそれぞれ規準値として供給される。この場合、
積分回路（５）の出力データワードのビット数と規準デ
ータワードＲ１，Ｒ２・・・Ｒ２−１のビット数とは同
じとされる。

例えば、積分出力が１０ビツトで、エンコーダ出力が８
ビツトとした場合、デジタル比較回路の数は２５５４１
＆Ｉで、基準値も２５５レベル（０レベルを含めて２５
６レベル）となる。そしてその値を１０ビ・ノｈで表現
したとき、１０進数で最小レベル「４」、最大レベルｒ
’　１０２３Ｊとなるように、２２５個の基準ｆＩＩ）
［Ｒｘ　（＝　Ｉ’　４Ｊ　）　、Ｒ２、Ｒａ　・・・
Ｒ２５５（＝　１−１０２３Ｊ　）が定められる（第５
図参照）。

なお、これら、基準値Ｒ１，Ｒ２，・・・Ｒ２５５は、
第５図にポずように、正弦波の１周期の各位相に相当す
るものである。

比較回路（８１）〜（８２５５）においては、積分回路
よりの出力データワードとそれぞれの基準値とが比較さ
れ、基準値よりも積分出力データの方が大きいときその
比較出力が例えば１１」、小さいとき「０」となる。よ
って、この比較出力により積分出力データの大きざ、つ
まり第５図に示した正弦波の位相位置が表されることに
なる。

そして、これら２２５個の比較回路（８１）〜（８２５
５）の各出力がエンコーダ（９）に供給される。

このエンコーダ（９）ではこれら２５５個の比較出力か
ら、その比較出力によって表される位相位置の正弦波の
レベル値が８ビツトでエンコードされる。

このエンコーダ（９）はロジック回路で実現できる。

以上のことから、このエンコーダ（９）においては、第
１図の例で積分出力によっ゛でＲＯＭ　（６１のアドレ
スが指定されるのと同様に、積分出力により正弦波の位
相が指定され、その指定された位相の正弦波レベルがエ
ンコードされて得られるから、第２図で説明したように
このエンコーダ（９）からはＮビット−８ピツＩ・のデ
ジタルＦＭ変調信号が得られるものである。

この場合、第１図の例のＲＯＭは、入力アドレスビット
数に対し°ζζ出力データビヒト数低いとき、第３図に
示したように無駄が多く、それだｌＪ回路的にも大きく
なってしまっていたが、以上のようにした場合、デジタ
ル比較回路の数は出力ビット数Ｎにより定まるだけ設け
るごとになるため、有効に使用できるとともに、出カビ
・ノ１数が入力ビツト数より低いときは比較回路の数は
出力ビツト数Ｎに応じたものであるため回路規模的に入
力ビット数分設ける場合に比して大幅に削減でき、小型
にてき′る。

以上の例は正弦波の１周期分をエンコーダ（９）にてエ
ンコードする場合の例であるが、正弦波の対称性に注目
して、例えば十周期分をエンコードするようにしてもよ
い。

すなわち、第６図はその場合の例である。この例におい
ては、積分回路（５）の出力信号はイクスクルーシブオ
アケ−１−ＱＯＩの一方の入力端に供給され、また、こ
の積分回路（５）からの桁上げのビ・ノドＣＡがごのイ
クスクルーシブオアゲート００）の他方の入力端に供給
される。ごごで、積分回路（５）の出力をｉビットとす
るとごの出力は第７図Ａの実線でボずように〔００・・
・０〕から（１１・・・ｌ〕をくり返すように変化し、
しか４）　ｉ　＋１ビ・ノド目の桁上げビットＣＡ（第
７図Ｂ）はそのくり返し周期毎に状態を反転する信号と
なる。したがって、このイクスクルーソブオアゲート（
１０）がらは信％ｃＡが１１」となるときはｒ　ＯＪと
１”１」とが反転する信号が得られる。そして、エンコ
ーダ（１１）の出力ビツト数をＭとしたとき、このオア
ゲートα０）からの出力が２Ｈ−１個の比較回路（８ｚ
　）　（８２）・・・　（８’２”−１）において、正
弦波の位相０°がら１８０°までに相当するものを基Ｖ
＄値とする基準データＲｓ　＋　Ｒ２・・・Ｒ６−１と
比較され、その比較出力からエンコーダ（１１）におい
て正弦波の０’−１８０°の４色生夕相当する位相のレ
ベル値がＭビットの信号としてエンコード′され、この
エンコード値が出力として取り出され、これに加算回路
（１２）におい°ζζ信号Ｃ外その各ビットに加えられ
る。よって、エンコーダ（１１）がらは、第７図Ｃで実
線で不ずような状態（ただし、これはアナログレベルと
して示した）で得られるが、加算回路（１２）からは、
信号ＣＡが１１」となる期間では破線でネオように極性
反転された状態で得られることになる。よって、加算回
１１′８（１２）から得られるデータ出力のビット数は
（Ｍ＋１）ビットとなる。

なお、積分回路（５）の積分値の１回のくり返し出力に
対し、正弦波の０°から９０°までの十周期分の位相を
比較する２’−１（ｌｆＩｌの比較回路と、その比較出
力によってその十周期分のレベル値に変換するようにす
るコニンコーダとを設け、これらと積分回路（５）の出
力のＭＳＢ及び桁上げピントを用いて、１周期分の正弦
波の場合と同様の動作をなすこともできる。

発明の効果 以上のようにして、この発明によれば、ＲＯＭを用いる
代わりにデジタル比較回路とエンコーダを用いるもので
あるので、人力ビソト数に対して出力ビット数が少なく
なる場合に適用したときその回路規模が小さくなるとい
う効果がある。

【図面の簡単な説明】

第１図はデジタルＦＭ変調回路の従来の一例をボオブロ
ノク図、第２図はデジタルＦＭ変調を説明するための図
、第３図は第１図の従来例の説明のための図、第４図は
この発明の一例のブロック図、第５図はその説明のため
の図、第６図はこの発明の他の例のブロック図、第７図
はその説明のための図である。 （５）は積分回１洛、（８１）　（８’２）〜（８２Ｎ
−１）−デジタル比’Ｖｔ回１格、（９）及び（１１）
はエンコーダである。 第２図 翫 第４図 第５図

Claims (1)

【特許請求の範囲】
1. デジタル入力信号をデータワード単位で積分するデジタ
   ル積分回路と、その積分出力を予め与えられた三角関数
   波の各位相に相当する基準値とそれぞれ比較する複数個
   のデジタル比較回路と、その比較結果を位相情報として
   上記三角関数波のその位相のレベル値に相当するデジタ
   ルデータをエンコードするエンコーダとからなるデジタ
   ルＦＭ変調回路。