JPS60816B2 - ラジオ受信機のデジタル値設定装置 - Google Patents
ラジオ受信機のデジタル値設定装置Info
- Publication number
- JPS60816B2 JPS60816B2 JP51152176A JP15217676A JPS60816B2 JP S60816 B2 JPS60816 B2 JP S60816B2 JP 51152176 A JP51152176 A JP 51152176A JP 15217676 A JP15217676 A JP 15217676A JP S60816 B2 JPS60816 B2 JP S60816B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- signal
- frequency
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は、シンセサイザー方式のラジオ受信機におけ
るデジタル値設定装置に関する。
るデジタル値設定装置に関する。
一般に、シンセサイザー方式のラジオ受信機においては
、受信周波数等に対応した種々のデジタル値を、メモリ
素子に予め記憶させておき、選局時において、このメモ
リ素子に記憶された内容のうち所望のデジタル値を議出
し、このデジタル値に対応する放送を受信すること、換
言すればプリセット選局することが行なわれている。
、受信周波数等に対応した種々のデジタル値を、メモリ
素子に予め記憶させておき、選局時において、このメモ
リ素子に記憶された内容のうち所望のデジタル値を議出
し、このデジタル値に対応する放送を受信すること、換
言すればプリセット選局することが行なわれている。
これを第１図に示す回路構成について説明すると「 ラ
ジオ受信機１は、可変容量ダイオードを用いて構成され
た電圧制御形の局部発振回路２、局部発振周波数を１０
び分の１に分周するための分周器３、プログラマプルカ
ウンタ４、同カウンタ４を通じて出力された分周周波数
を基準周波数と比鮫するための位相比較器５、低域濠波
器６および一致回路７を備え、これらはＰＬＬ（フェー
ズ・ロック・ループ）形式の電子同調回路を構成してい
る。
ジオ受信機１は、可変容量ダイオードを用いて構成され
た電圧制御形の局部発振回路２、局部発振周波数を１０
び分の１に分周するための分周器３、プログラマプルカ
ウンタ４、同カウンタ４を通じて出力された分周周波数
を基準周波数と比鮫するための位相比較器５、低域濠波
器６および一致回路７を備え、これらはＰＬＬ（フェー
ズ・ロック・ループ）形式の電子同調回路を構成してい
る。
一致回路７は、プログラマブルカウンタ４の出力信号と
メモリ素子８の記憶内容とを比較する機能を有している
。
メモリ素子８の記憶内容とを比較する機能を有している
。
例えば、プログラマブルカゥンタ４は所定の初期値“１
０７１’より計数を開始するものとし、また、メモリ素
子８に記憶された内容のうち“７６０’’が読出され、
この値が一致回路７に印加されているものとすれば、プ
ログラマフルカゥンタ４は初期値“１０７”より計数を
開始し、６５３個のパルスを計数したとき、カウンタ４
の計数出力はメモリ素子８より読出された値“７６ぴと
一致することになる。このとき、一致回路７は１個のパ
ルスをプログラマブルカウンタ４および位相比較器５へ
送出する。一致回路７からのパルスにより、プログラマ
ブルカウンタ４はリセットされ、再び初期値“１０７’
’から“７６びまでの計数を繰返えす。即ち、プログラ
マブルカウンタ４は１／６５３の分周器として機能する
ことになる。なお、数値“１０７’’はＦＭ放送の中間
周波数１０．７ＭＨｚに、また数値“７６び は放送周
波数が７６．０ＭＨｚであるＦＭ放送を受信する場合の
受信周波数に対応した数値である。一方、位相比較器５
は、プログラマブルカウンタ４および一致回路７を通じ
て出力された局部発振周波数の分周出力を、ＩＫＨｚの
基準周波数と比較するものであり、この比較による位相
差に比例した信号電圧が、低域横波器６を通じて局部発
振回路２へ帰還される。
０７１’より計数を開始するものとし、また、メモリ素
子８に記憶された内容のうち“７６０’’が読出され、
この値が一致回路７に印加されているものとすれば、プ
ログラマフルカゥンタ４は初期値“１０７”より計数を
開始し、６５３個のパルスを計数したとき、カウンタ４
の計数出力はメモリ素子８より読出された値“７６ぴと
一致することになる。このとき、一致回路７は１個のパ
ルスをプログラマブルカウンタ４および位相比較器５へ
送出する。一致回路７からのパルスにより、プログラマ
ブルカウンタ４はリセットされ、再び初期値“１０７’
’から“７６びまでの計数を繰返えす。即ち、プログラ
マブルカウンタ４は１／６５３の分周器として機能する
ことになる。なお、数値“１０７’’はＦＭ放送の中間
周波数１０．７ＭＨｚに、また数値“７６び は放送周
波数が７６．０ＭＨｚであるＦＭ放送を受信する場合の
受信周波数に対応した数値である。一方、位相比較器５
は、プログラマブルカウンタ４および一致回路７を通じ
て出力された局部発振周波数の分周出力を、ＩＫＨｚの
基準周波数と比較するものであり、この比較による位相
差に比例した信号電圧が、低域横波器６を通じて局部発
振回路２へ帰還される。
このため、局部発振周波数の制御が行なわれる。今仮に
、局部発振回路２の発振周波数が６５．３Ｍ世になって
いるものとすれば、分筒器３にて１／１００に分周され
、更にプログラマブルカウンタ４にて１ノ６５３に分周
された後の局部発振周波数の分周出力はＩＫＨｚとなり
、基準周波数と一致することになる。換言すれば、局部
発振回路２の発振周波数が６５．３ＭＨｚになるまでＰ
．Ｌ．Ｌ．が動作することになり、発振周波数が６５．
小川ｚになったときＰ．ＬＬ．はロックされることにな
る。また、ＩＭ比の発振をなす水晶発振器９の発振出力
は、カウンター０１こよって１００び分の１に分周され
、ＩＫ比となされた基準周波数が、位相比較器５および
デジタルメモリ素子８に印加される。
、局部発振回路２の発振周波数が６５．３Ｍ世になって
いるものとすれば、分筒器３にて１／１００に分周され
、更にプログラマブルカウンタ４にて１ノ６５３に分周
された後の局部発振周波数の分周出力はＩＫＨｚとなり
、基準周波数と一致することになる。換言すれば、局部
発振回路２の発振周波数が６５．３ＭＨｚになるまでＰ
．Ｌ．Ｌ．が動作することになり、発振周波数が６５．
小川ｚになったときＰ．ＬＬ．はロックされることにな
る。また、ＩＭ比の発振をなす水晶発振器９の発振出力
は、カウンター０１こよって１００び分の１に分周され
、ＩＫ比となされた基準周波数が、位相比較器５および
デジタルメモリ素子８に印加される。
メモリ素子８は放送周波数に対応した種々のデジタル値
を記憶しており、この記憶内容は、アドレス選択によっ
て一致回路７およびデコーダ１１へ送出される。デコー
ダー１はメモリ素子８の記憶内容をコード化しトかつ、
時分割してデジタル表示素子１２を駆動させる機能を有
しており、１３は表示素子１２を時分割騒動させるため
のタイミングパルス発生器を示す。以上の説明は７６．
０ＭＨｚの放送を受信する場合を例とした説明であった
が、メモリ素子８に記憶された内容のうち、数値“９０
びを読出してこの数値を一致回路７に印加した場合には
、プログラマブルカウンタ４は１′７９３の分周器とし
て機能し、局部発振周波数が７９．３Ｍ比になったとき
Ｐ．Ｌ．Ｌ．はロック状態となり、結局、放送周波数が
９０．肌肘ｚの放送を受信でき、且つ、表示素子１２に
て受信周波数が表示されることになる。
を記憶しており、この記憶内容は、アドレス選択によっ
て一致回路７およびデコーダ１１へ送出される。デコー
ダー１はメモリ素子８の記憶内容をコード化しトかつ、
時分割してデジタル表示素子１２を駆動させる機能を有
しており、１３は表示素子１２を時分割騒動させるため
のタイミングパルス発生器を示す。以上の説明は７６．
０ＭＨｚの放送を受信する場合を例とした説明であった
が、メモリ素子８に記憶された内容のうち、数値“９０
びを読出してこの数値を一致回路７に印加した場合には
、プログラマブルカウンタ４は１′７９３の分周器とし
て機能し、局部発振周波数が７９．３Ｍ比になったとき
Ｐ．Ｌ．Ｌ．はロック状態となり、結局、放送周波数が
９０．肌肘ｚの放送を受信でき、且つ、表示素子１２に
て受信周波数が表示されることになる。
さて、次にメモリ素子８に対して放送周波数に対応する
数値を書き込む為の回路構成について説明する。可変抵
抗器１４はセットパルス発生器１５の差動増幅器からな
る電圧比較器１６の一方の入力端子に接続されている。
そして、電圧比較器１６の他方の入力端子に接続された
のこぎり波信号発生回路１７は、カウンター０の桁上げ
信号に同期したのこぎり波信号を発生する。セットパル
ス発生器１５６まちのこぎり波信号発生回路１７の出力
信号が可変抵抗器１４の出力電圧を越えたときセットパ
ルスを発生する。そして、このセットパルス発生時点に
おけるカウンタ１０の出力信号がメモリ素子８にセット
される。第１図および第２図を参照して更に詳述する。
数値を書き込む為の回路構成について説明する。可変抵
抗器１４はセットパルス発生器１５の差動増幅器からな
る電圧比較器１６の一方の入力端子に接続されている。
そして、電圧比較器１６の他方の入力端子に接続された
のこぎり波信号発生回路１７は、カウンター０の桁上げ
信号に同期したのこぎり波信号を発生する。セットパル
ス発生器１５６まちのこぎり波信号発生回路１７の出力
信号が可変抵抗器１４の出力電圧を越えたときセットパ
ルスを発生する。そして、このセットパルス発生時点に
おけるカウンタ１０の出力信号がメモリ素子８にセット
される。第１図および第２図を参照して更に詳述する。
カウンター川まＩＭＨｚの発振をなす水晶発振器９の発
振出力を計数するものであり、例えば０から１９９９ま
での２０００を計数するものである。のこぎり波信号発
生回路１７のＦＥＴ１８に、第２図のＡにＶ，で示すよ
うな桁上げ信号（カウンタが１９９９から０へ移行する
ときの出力）が加わると「ＦＥＴ１８はオフからオンへ
反転動作し「 コンデンサー９はＦＥＴ１８を通して急
速に放電される。そして、その後ＦＥＴ１８がオンから
オフへ復帰すると、コンデンサ１９はＦＥＴ２０を通じ
て徐々に充電されるので、ここに、第２図のＢに示すよ
うなのこぎり波信号Ｖ２がとり出される。ただし、ＦＥ
Ｔ２０に代えて抵抗を用いてもよく、また、のこぎり波
は三角波や台形波に近いものであってもよい。電圧比較
器１６の出力信号Ｖ４は、第２図のＢ，Ｃに示すように
、のこぎり波信号Ｖ２が可変抵抗器１４により設定され
る比較電圧Ｖ３よりも低いとき“Ｌ”となり、比較電圧
Ｖ３よりも高いとき“Ｈ”となる。
振出力を計数するものであり、例えば０から１９９９ま
での２０００を計数するものである。のこぎり波信号発
生回路１７のＦＥＴ１８に、第２図のＡにＶ，で示すよ
うな桁上げ信号（カウンタが１９９９から０へ移行する
ときの出力）が加わると「ＦＥＴ１８はオフからオンへ
反転動作し「 コンデンサー９はＦＥＴ１８を通して急
速に放電される。そして、その後ＦＥＴ１８がオンから
オフへ復帰すると、コンデンサ１９はＦＥＴ２０を通じ
て徐々に充電されるので、ここに、第２図のＢに示すよ
うなのこぎり波信号Ｖ２がとり出される。ただし、ＦＥ
Ｔ２０に代えて抵抗を用いてもよく、また、のこぎり波
は三角波や台形波に近いものであってもよい。電圧比較
器１６の出力信号Ｖ４は、第２図のＢ，Ｃに示すように
、のこぎり波信号Ｖ２が可変抵抗器１４により設定され
る比較電圧Ｖ３よりも低いとき“Ｌ”となり、比較電圧
Ｖ３よりも高いとき“Ｈ”となる。
出力信号Ｖ４を反転させ、かつ、遅延させた出力信号Ｖ
５を、ィンバータ２１，２２，２３によってつくり出し
、両出力信号Ｖ４，Ｖ５をＡＮＤゲート回路２４に加え
ると、出力信号Ｖ４の立ち上り時の微分パルスに相当し
た出力信号Ｖ６すなわち第２図のＥに示すメモリセット
用のパルス信号が得られる。以上の説明から容易に理解
できるように、可変抵抗器１４を操作してセットパルス
Ｖ６の発生タイミングを可変すれば、カウンター０が出
力する０から１９９９のうちの任意の数値をメモリ素子
８｝こセットできることになる。
５を、ィンバータ２１，２２，２３によってつくり出し
、両出力信号Ｖ４，Ｖ５をＡＮＤゲート回路２４に加え
ると、出力信号Ｖ４の立ち上り時の微分パルスに相当し
た出力信号Ｖ６すなわち第２図のＥに示すメモリセット
用のパルス信号が得られる。以上の説明から容易に理解
できるように、可変抵抗器１４を操作してセットパルス
Ｖ６の発生タイミングを可変すれば、カウンター０が出
力する０から１９９９のうちの任意の数値をメモリ素子
８｝こセットできることになる。
従って可変抵抗器１４を操作することにより、所望の放
送周波数に対応する数値をメモリ素子８に書込むことが
できる。以上はＦＭラジオ受信機についてのべたが、Ａ
Ｍラジオ受信機においても同様に実施できる。そして、
このようなＰＬＬシンセサイザー方式のラジオ受信機は
、受信時の同調周波数が安定で、しかも、受信放送の中
心周波数のみを選択的に受信できるので、微調整が不要
という利点を備える。ところで、ＡＭ放送の放送局は現
在のところ、５３郎Ｈｚ〜１６０郎Ｈｚの周波数帯にお
いて１０ＫＨｚおきに設置されているが、将来は眺＆お
きに設置されることになっている。この場合、適確な同
調操作を得るためには、ＩＫＨｚを１ステップとして１
ステップずつアップ・ダウンを進めるよりも、９ステッ
プ単位でアップ・ダウンを進めた方が有利である。また
、靴伍間隔の放送が多い短波放送帯では、弧Ｈｚ間隔で
の同調操作を行なうのが有利である。この発明は前述の
諸点に留意してなされたもので、この発明のデジタル値
設定装置によると、Ｚ鰍Ｈｚ間隔、靴Ｈｚ間隔またはＩ
ＫＨｚ間隔等の同調操作が簡単且つ確実に達成できるも
のである。
送周波数に対応する数値をメモリ素子８に書込むことが
できる。以上はＦＭラジオ受信機についてのべたが、Ａ
Ｍラジオ受信機においても同様に実施できる。そして、
このようなＰＬＬシンセサイザー方式のラジオ受信機は
、受信時の同調周波数が安定で、しかも、受信放送の中
心周波数のみを選択的に受信できるので、微調整が不要
という利点を備える。ところで、ＡＭ放送の放送局は現
在のところ、５３郎Ｈｚ〜１６０郎Ｈｚの周波数帯にお
いて１０ＫＨｚおきに設置されているが、将来は眺＆お
きに設置されることになっている。この場合、適確な同
調操作を得るためには、ＩＫＨｚを１ステップとして１
ステップずつアップ・ダウンを進めるよりも、９ステッ
プ単位でアップ・ダウンを進めた方が有利である。また
、靴伍間隔の放送が多い短波放送帯では、弧Ｈｚ間隔で
の同調操作を行なうのが有利である。この発明は前述の
諸点に留意してなされたもので、この発明のデジタル値
設定装置によると、Ｚ鰍Ｈｚ間隔、靴Ｈｚ間隔またはＩ
ＫＨｚ間隔等の同調操作が簡単且つ確実に達成できるも
のである。
つぎに、この発明のラジオ受信機におけるデジタル値設
定装置を、第３図以下の図面に示した実施例とともに説
明する。 Ｚ第３図には第１図と
共通するものに同一の図番が付してあり、第１図のラジ
オ受信機１とほぼ同様の構成を有するＰＬＬシンセサイ
ザー方式のＡＭラジオ受信機が図番２５で示してある。
そして、ＡＭラジオ受信機２５の位相比較器に基準周波
数信号を送り込むカウンター０が、のこぎり波信号発生
回路１７に桁上げ信号を送り込み、のこぎり波信号発生
回路１７がカウンタ１０の出力信号に同期したのこぎり
波信号Ｖ２を発生し、のこぎり波信号Ｖ２および可変抵
抗１ ４の出力電圧Ｖ３が、セットパルス発生器２６の
電圧比較器２７に印放されるのは前述と同様である。と
ころで、本装置においては、水晶発振器９のＩＭＨｚの
発振出力を入力とする９進カウンタ２８が設けられ、こ
の９進カウンタ２８の９進出力信号Ｖ９がＤ型フリップ
フロツプ回路２９のＴ端子に印加される。
定装置を、第３図以下の図面に示した実施例とともに説
明する。 Ｚ第３図には第１図と
共通するものに同一の図番が付してあり、第１図のラジ
オ受信機１とほぼ同様の構成を有するＰＬＬシンセサイ
ザー方式のＡＭラジオ受信機が図番２５で示してある。
そして、ＡＭラジオ受信機２５の位相比較器に基準周波
数信号を送り込むカウンター０が、のこぎり波信号発生
回路１７に桁上げ信号を送り込み、のこぎり波信号発生
回路１７がカウンタ１０の出力信号に同期したのこぎり
波信号Ｖ２を発生し、のこぎり波信号Ｖ２および可変抵
抗１ ４の出力電圧Ｖ３が、セットパルス発生器２６の
電圧比較器２７に印放されるのは前述と同様である。と
ころで、本装置においては、水晶発振器９のＩＭＨｚの
発振出力を入力とする９進カウンタ２８が設けられ、こ
の９進カウンタ２８の９進出力信号Ｖ９がＤ型フリップ
フロツプ回路２９のＴ端子に印加される。
そこで、予め、カウンタ１０の内容が零のとき、ゲート
回路３０を通じて送出されたクリア信号Ｖ，で９進カウ
ンタ２８をリセットする構成としておけば、９進カウン
タ２８に９個の入力パルスＶｏが加わる都度、Ｄ型フリ
ツプフロップ回路２９のＴ端子にパルス信号Ｖ９が現わ
れる。このため、Ｄ型フリップフロップ回路２９は第４
図に示すように、電圧比較器２７の出力信号Ｖ４を９進
出力信号Ｖ９によって同期化し、フリツプフロツブ回路
２９から信号Ｖ５が、そして、微分回路３１からメモリ
書き込み用のセットパルスＶ６がそれぞれ送出されるこ
とになる。このセットパルスＶ６が発生する時点は、カ
ウンタ１０の出力が９の倍数になっている時点と一致し
ていることはこれまでの説明から明白であろう。この様
にして、可変抵抗器１４を操作して出力電圧Ｖ３を増減
させた場合、メモリ素子８には、蛇Ｈｚに対応する“９
”間隔の数値が順次書込まれることになる。また、９進
カウンタ２８に代えて５進カウンタを用いると、カウン
夕１０の内容を郎Ｈｚに対応する“５”の間隔でもつて
メモリ素子８に記憶させることができる。さて、これま
での説明は、放送周波数が畑Ｈｚの倍数になっている場
合についてであったが「局間が舵Ｈｚであっても放送周
波数が鰍伍の倍数になっていない場合について、次に説
明する。
回路３０を通じて送出されたクリア信号Ｖ，で９進カウ
ンタ２８をリセットする構成としておけば、９進カウン
タ２８に９個の入力パルスＶｏが加わる都度、Ｄ型フリ
ツプフロップ回路２９のＴ端子にパルス信号Ｖ９が現わ
れる。このため、Ｄ型フリップフロップ回路２９は第４
図に示すように、電圧比較器２７の出力信号Ｖ４を９進
出力信号Ｖ９によって同期化し、フリツプフロツブ回路
２９から信号Ｖ５が、そして、微分回路３１からメモリ
書き込み用のセットパルスＶ６がそれぞれ送出されるこ
とになる。このセットパルスＶ６が発生する時点は、カ
ウンタ１０の出力が９の倍数になっている時点と一致し
ていることはこれまでの説明から明白であろう。この様
にして、可変抵抗器１４を操作して出力電圧Ｖ３を増減
させた場合、メモリ素子８には、蛇Ｈｚに対応する“９
”間隔の数値が順次書込まれることになる。また、９進
カウンタ２８に代えて５進カウンタを用いると、カウン
夕１０の内容を郎Ｈｚに対応する“５”の間隔でもつて
メモリ素子８に記憶させることができる。さて、これま
での説明は、放送周波数が畑Ｈｚの倍数になっている場
合についてであったが「局間が舵Ｈｚであっても放送周
波数が鰍伍の倍数になっていない場合について、次に説
明する。
第５図において、９進カウン夕２８にはスイッチ３２を
付加されており、カウンタ１０の出力が“０”になった
ときゲート回路３０より生じるロードパルスが９進カウ
ンタ２８に印加され、この時点において、スイッチ３２
によって選択された０〜８のうちの任意の値が初期値と
して９進カウンタ２８に設定される構成となっている。
従って、初期値を１に設定した場合、９の倍数の周波数
（Ｋ世）からＩＫＨｚを差し引いた周波数に対応する数
値が、そして、前記初期値を２に設定した場合には、９
の倍数の周波数（Ｋ比）から本日ｚを差し引いた周波数
に対応する数値がそれぞれメモリ素子８に記憶されるこ
とになる。ただし、スイッチ３２に代えてＲＯＭ（固定
メモリ素子）等を使用してもよい。第６図に示す実施例
において、ゲート回路３３はカウンタ１０の出力が‘‘
０”〜“８”のときのみ開くものであり、セレクタ３５
は、ゲート回路３３より印加される数値（０〜８）が、
スイッチ３４で選択された数値（‘‘０”〜“８”のう
ちの任意の数）と一致したとき９進カウンタ２８に対し
てリセットパルスを出力するものである。
付加されており、カウンタ１０の出力が“０”になった
ときゲート回路３０より生じるロードパルスが９進カウ
ンタ２８に印加され、この時点において、スイッチ３２
によって選択された０〜８のうちの任意の値が初期値と
して９進カウンタ２８に設定される構成となっている。
従って、初期値を１に設定した場合、９の倍数の周波数
（Ｋ世）からＩＫＨｚを差し引いた周波数に対応する数
値が、そして、前記初期値を２に設定した場合には、９
の倍数の周波数（Ｋ比）から本日ｚを差し引いた周波数
に対応する数値がそれぞれメモリ素子８に記憶されるこ
とになる。ただし、スイッチ３２に代えてＲＯＭ（固定
メモリ素子）等を使用してもよい。第６図に示す実施例
において、ゲート回路３３はカウンタ１０の出力が‘‘
０”〜“８”のときのみ開くものであり、セレクタ３５
は、ゲート回路３３より印加される数値（０〜８）が、
スイッチ３４で選択された数値（‘‘０”〜“８”のう
ちの任意の数）と一致したとき９進カウンタ２８に対し
てリセットパルスを出力するものである。
この場合には、メモリ素子８に対して９間隔にてデジタ
ル値がセットされ、且つスイッチ３４にて選択された数
値が例えば“８”である場合には“９”で除したときの
余りが“８”となるデジタル値がセットされることにな
る。第７図に示す実施例では、カウンタ１０の計数値が
０のとき、ゲート回路３６でもつて９進カウンタ２８を
リセットさせる。
ル値がセットされ、且つスイッチ３４にて選択された数
値が例えば“８”である場合には“９”で除したときの
余りが“８”となるデジタル値がセットされることにな
る。第７図に示す実施例では、カウンタ１０の計数値が
０のとき、ゲート回路３６でもつて９進カウンタ２８を
リセットさせる。
そして、９進カウンタ２８の計数値が０〜８のうちのい
ずれにおいてカウンタ１０の内容をメモリ素子８にセッ
トさせるかを、スイッチ３７で設定し、セレクタ３８で
もつて選択させる。以上のようにこの発明によれば、カ
ウンタの出力をＮ間隔にてメモリ素子に確実にセットで
きるものであるから、例えば歌Ｈｚ間隔の放送周波数に
対して確実且つ簡単に同調をとることができるものであ
る。
ずれにおいてカウンタ１０の内容をメモリ素子８にセッ
トさせるかを、スイッチ３７で設定し、セレクタ３８で
もつて選択させる。以上のようにこの発明によれば、カ
ウンタの出力をＮ間隔にてメモリ素子に確実にセットで
きるものであるから、例えば歌Ｈｚ間隔の放送周波数に
対して確実且つ簡単に同調をとることができるものであ
る。
尚、メモリ素子に対して、Ｎ間隔にて数値をセットする
には、例えば第１図において示すゲート２４をカゥンタ
１０の出力がＮの倍数のときにのみ開くように構成すれ
ば良いのであるが、この場合には可変抵抗器１４の操作
位置によってメモリ素子８に対して何等数値が書込めな
い不感帯を生じるという不都合がある。しかしこの発明
によれば、セットパルスを９進カウンタの出力に同期さ
せる構成としたから、可変抵抗器１４の操作位置に拘ら
ず、必ずＮ間隔の数値を書込むことができ、前述した不
惑帯を生じることはない。
には、例えば第１図において示すゲート２４をカゥンタ
１０の出力がＮの倍数のときにのみ開くように構成すれ
ば良いのであるが、この場合には可変抵抗器１４の操作
位置によってメモリ素子８に対して何等数値が書込めな
い不感帯を生じるという不都合がある。しかしこの発明
によれば、セットパルスを９進カウンタの出力に同期さ
せる構成としたから、可変抵抗器１４の操作位置に拘ら
ず、必ずＮ間隔の数値を書込むことができ、前述した不
惑帯を生じることはない。
第１図はデジタル値設定装置を備えたラジオ受信機のブ
ロック図、第２図のＡ〜Ｅ‘ま同ラジオ受信機の各部の
電圧波形図、第３図はこの発明のデジタル値設定装置の
１実施例のブロック図、第４図は同装置の各部の電圧波
形図、第５図乃至第７図はそれぞれこの発明のデジタル
値設定装置の他の実施例の要部のブロック図である。 ８・・・・・・メモリ素子、１０・・・・・・カウンタ
、１４…・・・比較電圧を発生させる為の可変抵抗器、
１７…・・・のこぎり波信号発生回路、２６・・…・セ
ットパルス発生器、２８・・・・・・９進カウンタ。 第１図第２図 第３図 第４図 第５図 第６図 第７図
ロック図、第２図のＡ〜Ｅ‘ま同ラジオ受信機の各部の
電圧波形図、第３図はこの発明のデジタル値設定装置の
１実施例のブロック図、第４図は同装置の各部の電圧波
形図、第５図乃至第７図はそれぞれこの発明のデジタル
値設定装置の他の実施例の要部のブロック図である。 ８・・・・・・メモリ素子、１０・・・・・・カウンタ
、１４…・・・比較電圧を発生させる為の可変抵抗器、
１７…・・・のこぎり波信号発生回路、２６・・…・セ
ットパルス発生器、２８・・・・・・９進カウンタ。 第１図第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- １ 発振出力を入力として一定周期でパルス信号を発生
させるカウンタと、同カウンタの出力パルス信号に同期
したのこぎり波信号を発生させるのこぎり波信号発生回
路と、前記発振出力を入力とするＮ進カウンタと、前記
のこぎり波信号が所定の比較電圧と略一致したとき前記
Ｎ進カウンタの出力信号に同期したセツトパルスを発生
させるセツトパルス発生器と、デジタルメモリ素子を備
え、前記セツトパルスによって前記カウンタの出力をＮ
間隔にて前記メモリ素子にセツトすることを特徴とする
ラジオ受信機のデジタル値設定装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51152176A JPS60816B2 (ja) | 1976-12-18 | 1976-12-18 | ラジオ受信機のデジタル値設定装置 |
| CA284,377A CA1111107A (en) | 1976-08-25 | 1977-08-09 | Entry apparatus of digital value in memory |
| DE19772738410 DE2738410A1 (de) | 1976-08-25 | 1977-08-25 | Eingabeeinheit zum einspeichern von digitalwerten in einen speicher |
| US06/039,454 US4466127A (en) | 1976-12-18 | 1979-05-16 | Entry apparatus of digital value in memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51152176A JPS60816B2 (ja) | 1976-12-18 | 1976-12-18 | ラジオ受信機のデジタル値設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5376607A JPS5376607A (en) | 1978-07-07 |
| JPS60816B2 true JPS60816B2 (ja) | 1985-01-10 |
Family
ID=15534697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51152176A Expired JPS60816B2 (ja) | 1976-08-25 | 1976-12-18 | ラジオ受信機のデジタル値設定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4466127A (ja) |
| JP (1) | JPS60816B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3913278A1 (de) * | 1989-04-22 | 1990-10-25 | Thomson Brandt Gmbh | Rundfunkempfaenger mit digitaler frequenzeingabe |
| US6324120B2 (en) | 1990-04-18 | 2001-11-27 | Rambus Inc. | Memory device having a variable data output length |
| US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
| IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| EP0567033B1 (en) * | 1992-04-23 | 1997-12-10 | Hitachi, Ltd. | Frequency synthesizer |
| JPH0969758A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 受信機 |
| US7616454B2 (en) * | 2005-12-16 | 2009-11-10 | System General Corporation | Control circuit having programmable waveform for limiting output power of power converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3849635A (en) * | 1973-04-12 | 1974-11-19 | Rca Corp | High speed programmable counter |
| JPS5415164B2 (ja) * | 1974-05-20 | 1979-06-13 | ||
| JPS5185303A (ja) * | 1975-01-23 | 1976-07-26 | Tokyo Shibaura Electric Co |
-
1976
- 1976-12-18 JP JP51152176A patent/JPS60816B2/ja not_active Expired
-
1979
- 1979-05-16 US US06/039,454 patent/US4466127A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4466127A (en) | 1984-08-14 |
| JPS5376607A (en) | 1978-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236251A (en) | Frequency synthesizer receiver having memory for storing frequency data | |
| US4088959A (en) | Multiple-band digital frequency synthesizer receiver | |
| US4264863A (en) | Pulse swallow type programmable frequency dividing circuit | |
| US4403344A (en) | Receiver having program reserving function | |
| US4061980A (en) | Radio receiver with plural converters and frequency control | |
| US4048570A (en) | Multiple-band digital frequency synthesizer receiver | |
| US4305157A (en) | Tuning circuit using a phase-locked loop | |
| JPS60816B2 (ja) | ラジオ受信機のデジタル値設定装置 | |
| US4392253A (en) | Phase locked loop circuit | |
| EP0303715B1 (en) | Receiver | |
| JPS61502437A (ja) | 周波数制御発振器 | |
| US4267601A (en) | Tuning control apparatus for a frequency synthesizer tuner | |
| US4267603A (en) | Memory control circuit | |
| JPS5936449B2 (ja) | ラジオ受信機のデジタル値設定装置 | |
| US4097810A (en) | Phase locked loop tuning system with a preset channel memory | |
| US4162450A (en) | Programmable divider | |
| JPS5931043Y2 (ja) | 分周回路 | |
| US4352204A (en) | Entry apparatus of digital value in memory | |
| CA1111107A (en) | Entry apparatus of digital value in memory | |
| JPS6242535B2 (ja) | ||
| US4172997A (en) | Digital tuner for a communication receiver, typically an AM receiver | |
| JPS5934015B2 (ja) | デイジイタル値のセツト回路 | |
| JPH0334262B2 (ja) | ||
| JPS5818360Y2 (ja) | シンセサイザ型ラジオ受信機 | |
| JPS6322493B2 (ja) |