JPS6079598A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体記憶装置に利用
して有効な技術に関し、例えば書替えｉ（能な読出し専
用の半導体記憶装置におけるデータの書込み回路に適用
して有効な技術に関する。

［背景技術］ ＥＰＲＯＭ（エレク１−リカリ・プログラマブル・リー
ド・オンリ・メモＩＪ）装置のような書替え可能な半導
体記憶装置は、ＦＡＭＯ８（フローティングゲ−１−・
アバランシェ・インジェクションＭＯ８）のような不揮
発性メモリ素子によって記憶部が構成されており、］二
記Ｆ　Ａ　Ｍ　ＯＳのフローティングゲ−１−に対し電
荷を注入することにより書込みが行なわれる。

６４にピッ１〜Ｅ　Ｐ　ＲＯ’Ｍ装置においては、一般
に書込み時にメモリ素子のドレインとコン１へロールゲ
ートに対し外部から＋２１Ｖのような高い書込み電圧（
Ｖｐｐ）を印加して、ソース・ドレイン間に電流を流し
、ドレイン近くの空乏層の電界で加速された電子の衝突
電離によって生じた電子をブローティングゲートに対し
注入させるようになっていた。

ＥＰＲＯＭは、その大容量化に伴ってますます集積度が
高くなり、素子」法が小さくなる傾向にある。ところが
、素子寸法が小さくなるほどＭ□５ＦＥＴの耐圧が低く
なるため、２１Ｖよりも低い電圧で書込みが行なえるよ
うにすることが望まれる。

しかし、書込み電圧Ｖｐｐが低くなるほど、第４図に示
すように書込み時間Ｔｐｗが長くなって書込み速度が低
下し、いわゆる書込み効率が悪くなるという問題点があ
る。同図において、縦軸のΔＱは書込み時にフローティ
ングゲ−１・に注入される電荷量である。

［発明の目的コ この発明の目的は、比較的低い電圧によって効率良く書
込みを行なうことのできる書替え可能な読出し専用の半
導体記憶装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、この発明は例えば書替え可能な読出し専用の
半導体記憶装置において、内部にチャージポンプ回路の
ような昇圧回路を設けて、書込みの時にとの昇圧回路か
ら少なくともデータ線上のカラムスイッチや書込み制御
用のＭ　ＯＳ　Ｆ　Ｅ　Ｔもしくはメモリ素子のコン１
−ロールゲ−１へに対して、電流を流さずに高い電圧を
供給できるようにすることによって、メモリ素子に対し
書込み時に高い電圧が印加されるようにして、外部から
り、えられる書込み電圧が低くても効率良く書込みを行
なえるようにするという上記目的を達成するものである
。

［実施例コ 第１図は、本発明をＥＰＲＯＭの書込み回路に適用した
場合一実施例を示すものである。

図において、１はＦＡＭＯ８のような不揮発性メモリ素
子Ｍ１１　、　Ｍｌ　２．・・・・がマトリックス状に
配設されてなるメモリアレイである。これらのメモリ素
子のうち同一行に配置されたメモリ素子のコントロール
ゲート電極は、それぞれのワード線Ｗ、、Ｗ２．・・・
・に共通に接続されている。

また、同一列に配置されているメモリ素子のドレインは
、それぞれのデータ線り１．Ｄ２．・・・・に共通に接
続され、各メモリ素子のソースは回路の接地電位に接続
されている。

２は、外部から供給されるＸ系のアドレス信号Ａｘに応
して、メモリアレイ１内の対応する１本のワード線Ｗを
選択レベルにするＸデコーダ回路、３は外部から供給さ
れるＹ系のアドレス信号Ａｙに応じて、メモリアレイ１
内の各データ線り上に設けられているカラムスイッチＱ
　ｙ　１ｔ　Ｑ　ｙ　２１・・・・のうち対応する１つ
のカラムスイッチをオンさせる選択信号を出力するＹデ
コーダ回路である。

上記Ｙ゛デコーダ回路によって１つのカラムスイッチが
オンされると、選択さｉシたデータ線がコモンデータ線
ＣＤに接続される。これよってＸデコーダ回路２とＹデ
コーダ回路３によって選択されたワード線とデータ線の
交点に位置するメモリ素子が選択されたことになる。し
がして、選択されたメモリ素子は、フローティングゲ−
１−に電荷があるかないかによってしきい値電圧が異な
っており、しきい値電圧が高い場合には選択されたメモ
リ素子はオフ状態にされ、しきい値電圧が低い場合には
オン状態にされる。その相違がデータ線のレベル差とな
って表われるので、コモンデータ線上のレベルをセンス
アンプ４が検出することによりデータが読み出される。

読み出されたデータは、出力回路５へ送られて外部へ出
力さｔＬる。

−に記データ線Ｄ１．ｌ）２．・・・は、コモンデータ
線ＣＤごとに設けられた書込み制御用のＭ　ＯＳＦ　Ｅ
　’ｒＱ　ｗを介して書込み電圧供給端子６に接続され
ている。そして、この書込み制御用Ｍｏ５ｔ・Ｅ　Ｔ　
Ｑ　ｗのゲート端子に、書込み回路７がら供給される書
込み駆動信号によって動作される昇圧電圧供給切換回路
８から供給される電圧が印加され、書込みデータに応じ
てＭＯ３ＦＥＴＱｗがオン。

オフされるようになっている。

書込み回路７は、入力回路１０から供給される入力デー
タに応じた書込み駆動信号を形成して出力する。昇圧電
圧供給切換回路８は、こ°の書込み駆動信号によってオ
ン、オフされるＭＯ８ＦＥＴＱ１と、このＭＯ８ＦＥＴ
Ｑ、のトレイン側に直列に接続された２個のデプレッシ
ョン型のＭＯ３ＦＥＴＱ２．Ｑ３と、ＭＯＳ　ＦＥ’Ｆ
Ｑ２　、Ｑ３の接続ノードと電源電圧Ｖ　ｃ、　ｃとの
間に接続されたエンハンスメン１へ型のＭ　ＯＳ　Ｆ　
Ｅｌ、’　Ｑ　４とから構成されている。そして、上記
Ｍ　ＯＳ　Ｐ　ＩＦ、　ＴＱ　４は、図示しない制御回
路において外部から供給されるチップイネーブル信号Ｃ
Ｅのような制御信号に基づいて形成される内部書込み制
御信号ｗｅをゲー１へに受けてオン、オフされる。

また、上記２つのデプレッション型ＭＯ８ＦＥＴＱ２　
、Ｑ３は、そのグー１〜端子がＭＯ３ＦＥＴＱ１との接
続ノードｎ。に接続され、ＭＯＳＦＥＴ　Ｑ　２のドレ
インにはチャージポンプようなＡ圧回路９から供給され
る内部書込み電圧Ｖ　Ｐ　Ｐ　、が印加される。この内
部書込み電圧ｖｐ　Ｐｔは、電源電圧Ｖｃｃおよび書込
み時に端子６に供給される＋１２．５Ｖのような書込み
電圧Ｖ　Ｐ　Ｐよりも高くなるようにされる。

第２図には、−１−記昇圧回路９を構成するチャージポ
ンプの一例が示されている。このチャージポンプは、イ
ンバータＧ１〜Ｇ　：ｌからなる発振器９ａを有し、こ
の発振器９　ａの出力かＭ　Ｏ３Ｆ　Ｉ”：　ＴＱ５の
ゲー１−に供給されることによりＭ　ＯＳ　＋パ１・；
’ｆ　Ｑ　５は、オン、オフを繰り返す。Ｍ　ＯＳ　Ｆ
”　＋１：　ｉ’Ｑ５かオンされると、Ｍ　ＯＳ　Ｆ”
　ＥＴ　Ｑ　、−、と０７を通ってノーｌ’　ｎ　１と
Ｔ＋　７．との間に設けられたキＸ・バシタＣに゛屯６
１１が流れ込んで蓄積される。Ｍ　ｏ　ｓＦ　ＩパＩΣ
’［’　Ｑ　５がオフされるど、Ｍ　ＯＳ　Ｆ　ｌ’：
　ＴＱ　６を介してノー１’　ｎ　、に電源電圧ＶＰＰ
の電位が伝わってノートｎ１のレベルがセパするため、
キャパシタＣを介してノー１’　ｎ　２のレベルが押し
１・、げられる。するとノートｎ２の側の電荷かダイオ
−１〜接続されたＭ　ＯＳ　Ｆ　Ｅ　ＴＱ　８を通って
ノードｎ３側に送り込まれて、ノードＴ１３のレベルが
送り込まれた電荷によって少し」１昇される。−に記動
作を繰り返すことによって、ノート１１３のレベルは徐
々に一］二昇し、Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ　７の耐圧
によって決まるような電位まで上昇する。この場合、ノ
ードｎ３側にクランプ回路（クランプダイオード）を設
けておくことによって、ノードＩＩ　３のレベル＼ を一定にさせることもてきる。実施例においては、チャ
ージポンプ（９）の出力電圧が、メモリ素ｒ・を構成す
るｌ？　Ａ　Ｍ　ＯＳのアバランシュ降伏による書込み
可能な電圧よりも高い、例えば＋１６Ｖのような昇圧電
圧Ｖ　ｐＰ　１になるようにされる。そしてこの昇圧電
圧Ｖ　Ｐ　Ｐ　１が」二記貝圧電圧供給すＪ替回路８内
のＭ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ　２のドレインに供給され
るようにされている。

しかして、」−記のごときチャージポンプ（９）は、電
流供給能力が比較的低いため、これを受けるＡ圧電圧供
給切換回路８が前述のごとく、２個のデプレッション型
のＭＯ３Ｉ’ＥＴＱ２　、Ｑ：うと内部書込み制御信号
ｗｅによってオン、オフされるエンハンスメン１〜型Ｍ
　ＯＳ　Ｆ　Ｅ　ｉ’　Ｑ　４とで構成されている。

一方、この実施例では、各ワード線Ｗ＋　、Ｗ２　。

・・・・十およびＹテコ−９回路３がら出力される選択
信号）伝送する各ラインＬ　！７　Ｓ　Ｉ：にも、上記
１１ト込み回路７の構成と同じようなデプレッション型
Ｍ　ＯＳ　Ｆ　Ｅ　ＴＱ　２　、　Ｑ　３とエンハンス
メンｌ−型ＭＯ８Ｆ・Ｅ　７１７　Ｑ　４とからなるＡ
圧電圧供給切換回路８ｘと８ｙかそれぞれ設けられてい
る。そして、このｆ１圧電圧供給切換回路８ｘ、８ｖ内
のＭ　ＯＳｌ・川ζ１゛Ｑ２の１−レインに対しても、
１−記昇ハ・回路９から昇圧型１「Ｖ　１１１１　、か
供給されるようにされている。

−１−記ワー１へ線十の渭圧電圧供給明換回路８ｘに才
９いては、書込み時に制御信号ｗ　ｃかハイヘルになる
と、Ｍ　ＯＳ　Ｆ　Ｅ　ＴＱ　４かオンされる。このど
き、Ｘテコーダ回路２によってツー１−線ｗ１がノ１選
択レベル（０■）されていると、Ｘテコ−９回路２内部
の最終段のグランド側のＭ　ＯＳ　Ｉ■己′１゛がオン
されているため、上記ＭＯ８ＦＥＴＱ４からノードｎ。

を通ってＸデコーダ回路２内に電流が流れ込む。このと
き、Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ　２とＱ３の接続ノード
の電位が４■程度になるように素子の定数が決定されて
おり、これしこよってＭＯＳＦＥＴ　Ｑ　２がカットオ
フ状態にされ、非選択のＦＡＭＯ８のコントロールゲー
トに対しては、昇圧電圧ｖｐ　Ｐ、が供給されない。

しかして、制御信号ｗｅがハイレベルになる書込み時に
、Ｘデコーダ回路２によってワード線Ｗ１が選択レベル
（５■）にされると、ＭＯＳＦＥＴ　Ｑ　２とＱ３の接
続ノードの電位が５Ｖ近くまで上がるため、Ｑ４がカッ
トオフされる。そのため、ノードｎ０のレベルがどんど
ん上昇して昇圧電圧Ｖ　Ｐ　Ｐ　１まで達し、選択され
たＦＡＭＯ８のコントロールゲートに対し＋１６Ｖのよ
うな高い電圧が印加される。

一方、同様にして、Ｙデコーダ回路３によってオン状態
にされるカラムスイッチＱｙには、昇圧回路９ａからｆ
ｒ７ＪＥ電圧Ｖ　Ｐ　Ｐ　ｔが供給され、書込み制御用
のＭ　ＯＳ　Ｆ　Ｅ　Ｔ、　Ｑ　ｗＯゲー１−シこは、
入力データに応じて昇圧電圧ｖ　ｐ　ｐ　ｉもしくは接
地電位が供給される。

ここで、ＭＯ３Ｆ’ＥＴＱｗが謁′ンされるとゲー１へ
に供給された電圧ＶＰＰ、がドレイン側の；１：・込み
電圧ＶＰＰよりも高いため、そのオン抵抗が充分に小さ
くされる。また、選択されているカラ１１スイッチＱｙ
＋Ｊ書込み電圧ＶＩＩＰより高い電ハでオンされるため
、オン抵抗が極めて小さくされている。

そのため、オンされた書込み制御用Ｍ　ＯＳ　Ｉ”　Ｉ
＝：Ｔ　Ｑ　ｗとカラムスイッチＱｙを介して１１）込
み電圧ＶＰＰに近い電圧が選択されたＦΔＭ　ＯＳの１
−シ・インに印加されるようになる９、つまり、Ｍ　Ｏ
Ｓ　ＦＥ　Ｔ　Ｑ　ｗとカラムスイッチＱｙのグー１〜
電圧が低いとオン抵抗が大きくなって、！”ΔＭ　ＯＳ
のトレイン電圧が電源電圧ＶｐＰまて上がＣ）なくなる
が、この実施例によれば、はぼ書込み電圧Ｖ　Ｐ　ｐに
近い電圧がそのままＦΔＭＯ８のドレインに供給される
ようになる。

その結果、コン１〜ロールゲー１〜に対して高い昇圧電
圧ＶＰＰ＋が印加されたことと相俟って、選択されたＦ
ΔＭＯ３の書込み効率が向」ニされる。

なお、読出し時には制御信号ｗｅがロウレベルにされる
ため、昇圧電圧供給切換回路８．８ｘ。

８ｙ内の各Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ　４がカッ１−オ
フされるため、電流が流されることがない。また、書込
み時に入力データに応じて書込み回路７から供給される
書込み駆動信号がハイレベルであると、ＭＯ３ＦＥＴＱ
１がオンされるため昇圧電圧供給切換回路８内のノード
ｎ。は、オンされたＭＯ８ＦＥＴＱ１によって接地電位
（０■）に近い電位にされる。そのため、ＭＯ８ＦＥＴ
Ｑｗがオフされ、書込み電圧ＶＰＰがデータ線に供給さ
れなくなりそのとき選択されているメモリ素子（ＦΔＭ
Ｏ３のトレイン電圧は低くされ、アバランシェ降伏によ
るフローティングゲ−１−への電荷の注入はなされない
。

上記実施例では、各ワード線Ｗとカラ１１スイツチＱｙ
への選択信号の伝送ラインＬ、ｙｓ・およびシト込み駆
動信号を供給するラインー１−にそれぞれＭ　Ｏで置き
換えればよい。

さらに、上記実施例では、メモリ素子として）） ができる。

図に示すようにメモリ素子ＭとスイッチＭ　ＯＳ　ＦＥ
　Ｔ　Ｑ　ｃ、とからなり、メモリ素子Ｍに電荷を注入
するには、メモリ素子のグー１〜電極に高い電圧を印加
してやる必要がある。そこで、前記実施例における昇圧
回路９と昇圧電圧供給切換回路８を用いて、メモリ素子
Ｍのグー１−電極と、データ線−１−のカラムスイッチ
Ｑｙおよび書込み制御用のＭＯ３ＦＥＴＱＷのグー１〜
電極に昇圧された電圧を印加させるようにすればよい。

ただし、ＥＥＰＲＯＭでは書込み電流をあまり必要とし
ないので、メモリ素子のドレインに供給する書込み電圧
は低くてもよい。そのため、本発明を適用することによ
りＥＥＰＲＯＭを完全に卯−電源（５■）によって動作
させることができるようになる。Ｅ　Ｅ　、Ｆ’　ＲＯ
Ｍを単一電源で動作させる場合、特に」１記実施例のご
とくカラムスイッチと書込み制御用ＭＯ３ＦＥＴのゲー
１−に高電圧を印加してオン抵抗を下げて、メモリ素子
のトレインに供給される電圧が４ｚがらないようにして
やる必要性がある。

なお、メモリセルとし、てスイッチＭ　ＯＳ　Ｆ　Ｅ’
ｒとＭＮＯＳとによって構、成されたものを使うＥｌ・
、ＦＲＯＭは、特開昭５５　１５６３７０号に示されて
いるので、訂しい説明は省略する。

［効果コ （１）書替え可能な読出し専用の半導体記憶装置にＡ圧
回路を設けて、１Ｆき込み動作のとき、１−記昇圧回路
で形成された電圧をメモリ素子のゲー１〜に供給するよ
うにしたことにより、メモリ素子には、昇圧回路によっ
て低い電圧から１圧された高電圧が印加されるようにな
るため、メモリ素ｒ・ｌ＼の書き込み効率を良くするこ
とができる。１番い換えるならば、低い電圧で効率良く
メモリ素ｒｌ＼の書き込み動作を行なうことができるよ
うになるという効果が得られる。

（２）ヤト替えｎＪ能か読出し専用の半導体記’ＩＱ　
Ｗ’！（置に、低い電圧を昇圧することによって高電圧
を形成するチャージポンプ回路を設け、書込み動イ１の
とき、複数のメモリ素ｒ−（複数のり−１−線）のうち
、高電圧を供給すべきメモリ素子（ワード線）に対して
のみチャージポンプ回路から電流を供給し、これにより
、そのメモリ素子のゲー１〜に高電圧を印加するように
したことにより、チャージポンプ回路からは、所望のメ
モリ素子（所望のワード線）に対してのみ選択的に電流
が供給されるようになるため、電流供給能力の比較的低
いチャージポンプ回路であっても、所望のメモリ素子に
対して充分な電流を供給することができ、これによりそ
のメモリ素子のゲートに高電圧を印加することができる
ようになる。すなわち、チャージポンプ回路を使うこと
により、比較的低い電圧で効率良くメモリ素子への書き
込み動作を行なうことができるようになるという効果が
１■られる。

（３）書替え可能な読出し専用の半導体記憶装置に、低
電圧を昇圧することによって高電圧を形成するＥ圧回路
を設けて、書込み動作のとき、書込み制御用Ｍ　ＯＳ　
Ｆ　Ｅ　Ｔもしくはカラムスイッチを構成するＭ　ＯＳ
　Ｆ　Ｅ　Ｔのゲートに一］二記昇圧回路からの高電圧
を供給するようにしたことにより、１）込み制御用ＭＯ
３ＦＥＴもしくはカラムスイッチを構成するＭ　ＯＳ　
Ｆ　Ｅ　”ｌ’のオン抵抗を充分に小さくすることがで
きるため、このＭ　ＯＳ　Ｆ　Ｅ　’ｌ’におけるレベ
ル損失を小さくできる。これにより、別・込み制御用Ｍ
　ＯＳ　Ｆ　ＥＴ及びカラ１１スイツチを（１１７成す
るＭＯＳＦＥＴを介してメモリ素子に供給すべき書込み
電圧を小さくしても、メモリセルの書込みを効率良く行
なうことができるようになるという効果が得られる。

（４）書替え可能な読出し専用の半導体記憶装置に、低
電圧を４圧することによって高電圧を形成するチャージ
ポンプ回路を設け、書込み動作のとき、複数の書込み制
御用Ｍ　ＯＳ　Ｆ　Ｉ’：　”Ｉ’　＋ル〈はカラムス
イッチを構成する複数のカラ１１スイッチＭＯ８ＦＥＴ
のうち所望のメモリ素子（所望のデータ線）に書込み電
圧を伝えるための書込み制御用ＭＯ３ＦＥＴもしくは７
’Ｊ　”ｉ　ｌｘ　スイッチＭ　ＯＳ　Ｉ”　ｌ’；′
ｒのゲー１−にのみ」―記チャージポンプ回路がｌ゛、
電流を供給し、これにより、そのＪ）込み制御用ＭＯ８
Ｆ　Ｅ　”Ｉ”もしくはＪｙ　”、ｒ　１％　スイッチ
Ｍ　ＯＳ　Ｆ　Ｅ　’ｌ”　（７）ゲー１−に高電圧が
印加されるようにしたことにより、チャージポンプ回路
から選択的に書込み制御用Ｍ’０３ＦＥＴもしくはカラ
ムスイッチＭＯ３ＦＥＴに電流が供給されるため、電流
供給能力の比較的低いチャージポンプ回路であっても、
所望の書込み制御用ＭＯ８ＦＥＴもしくはカラムスイッ
チＭＯ８ＦＥＴに対して充分な電流を供給することがで
き、これによりその書込み制御用ＭＯ３ＦＥＴもしくは
カラムスイッチＭ　ＯＳ　Ｆ　Ｅ　Ｔのゲートに高電圧
を印加することができるようになる。

言い換えるならば、チャージポンプ回路を使うことによ
り、所望の書込み制御用ＭＯ３ＦＥＴもしくはカラムス
イッチＭ　ＯＳ　Ｆ　Ｅ　Ｔのオン抵抗を充分に小さく
することができ、低い書き込み電圧で効率良くメモリ素
子への書込み動作を行なうことができるようになるとい
う効果が得られる。

（５）上記（１）及び（３）により、更に低い書込み電
圧で効率良く書込み動作を行なうことができるようにな
るという相乗効果が得られる。

（６）上記（２）及び（４）により、チャージポンプ回
路を効率良く使うことができ、低い書込み電圧で効率良
くメモリ素子への書込み動作を行なうことができるよう
になるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は」１記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもなし）。

［利用分野］ 以−ヒの説明では主として本発明者によ−〕でなされた
発明をその背景となった利用分野である書替え可能な半
導体記憶装置に適用したものについて説明したが、この
発明はこれに限定されるものでなく、電源電圧よりも高
電圧を必要とするすへての半導体集積回路に利用できる
ものである。

【図面の簡単な説明】

第１図は、本発明をＥ　ｌ）　ＲＯＭに適用した場合の
一実施例を示す回路構成図、 第２図は、昇圧回路の一例を示す回路構成図、第３図は
、Ｅ　Ｅ　Ｉ）　ＲＯＭのメモリセルの構成を示す説明
図、 第４図は、ＥＰＲＯＭにおける書込み電圧と書込み効率
との関係を示す説明図である。 １・・・・メモリセル、２・・・・Ｘデコーダ回路、３
・・・・Ｙデコーダ回路、４・・・・センスアンプ、５
・・・・出力回路、６・・・・書込み電圧供給端子、７
・・・・書込み回路、８．８Ｘ、８ｙ・・・・昇圧電圧
切換供給回路、９・・・・昇圧回路（チャージポンプ）
、１ｏ・・・・六カ回路、Ｍ・・・・メモリ素子（ＦＡ
ＭＯ３，ＭＮＯＳ）、Ｗ・・・・’７−ド線、Ｄ・・・
・データ線、Ｑｙ・・・・カラムスイッチ、Ｑｗ・・・
・書込み制御用トランジスタ、ＶＰＰ・・・・書込み電
圧、ｖｐ　Ｐ、・・・・昇圧電圧。

Claims (1)

1. 【特許請求の範囲】 １、データ書込み時に読出し時よりも高い電圧が印加さ
   れることにより書込みが行なわれるようにされた不揮発
   性メモリ素子からなるメモリアレイを備えた半導体記憶
   装置において、外部から供給される電源電圧を受けてこ
   れよりも高い電圧を発生する昇圧回路と、この昇圧回路
   において発生された昇圧電圧を、上記不揮発性メモリ素
   子に供給するための昇圧電圧供給切換回路とが設けられ
   てなることを特徴とする半導体記憶装置。 ２、上記昇圧電圧供給切換回路が、直列接続された２個
   のデプレッション型Ｍ　ＯＳ　Ｆ　Ｅ　Ｔと、これらの
   ＭＯＳＦＥＴの接続ノードと回路の電源電圧端子との間
   に介挿され適当な制御信号によって動作されるエンハン
   スメント型ＭＯ３ＦＥＴとにより構成されてなることを
   特徴とする特許請求の範囲第１項記載の半導体記憶装置
   。