JPS607166A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPS607166A JPS607166A JP58113748A JP11374883A JPS607166A JP S607166 A JPS607166 A JP S607166A JP 58113748 A JP58113748 A JP 58113748A JP 11374883 A JP11374883 A JP 11374883A JP S607166 A JPS607166 A JP S607166A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power source
- switching element
- protected
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体素子等を誘起電圧から保護するのに
適した保護回路に関する。
適した保護回路に関する。
半導体素子、例えばレーデダイオードや集積回路素子（
ＩＣ）では、取扱い者の帯電に起因した静電気の誘導に
よシ入力端にサージ電圧が誘起され、これによって素子
が破壊されることがある。このような誘起電圧による素
子破壊を防止する目的で、一般に半導体素子に保護回路
が付加される。
ＩＣ）では、取扱い者の帯電に起因した静電気の誘導に
よシ入力端にサージ電圧が誘起され、これによって素子
が破壊されることがある。このような誘起電圧による素
子破壊を防止する目的で、一般に半導体素子に保護回路
が付加される。
第１図はこのような保護回路の一例を示すもので、被保
護素子としてのレーザダイオード１の電流入力端２とア
ース端子３間に保護用ダイオード４を接続して、電源の
オフ時にレーデダイオード１に印加される電圧を一定値
以下に規制し、過電流が流れるのを防止する。この場合
、レーデダイオード１のオン時には保護用ダイオード４
に電流が流れないようにするために、ダイオード４とし
てツェナーダイオードを用い、そのオン電圧をレーザダ
イオード１の閾値電圧よシ十分高くしている。
護素子としてのレーザダイオード１の電流入力端２とア
ース端子３間に保護用ダイオード４を接続して、電源の
オフ時にレーデダイオード１に印加される電圧を一定値
以下に規制し、過電流が流れるのを防止する。この場合
、レーデダイオード１のオン時には保護用ダイオード４
に電流が流れないようにするために、ダイオード４とし
てツェナーダイオードを用い、そのオン電圧をレーザダ
イオード１の閾値電圧よシ十分高くしている。
しかしながら、レーデダイオード１の電流−電圧特性は
ｑ：電子電荷 ｋ：デルラマン定数
Ｔ：絶対温度 Ｖ：ダイオード端子電圧ｎ：デバイスに
よ＃）沃まる定数（夕１）で示されるように指数関数的
変化を示し、しかも温度によって閾値電圧が大きく変化
するため、ツェナーダイオードのみでは確実な保護作用
は期待できない。
よ＃）沃まる定数（夕１）で示されるように指数関数的
変化を示し、しかも温度によって閾値電圧が大きく変化
するため、ツェナーダイオードのみでは確実な保護作用
は期待できない。
そこで、抵抗５とコンデンサ６を用いてレーデダイオー
ド１にかかるサージ電圧波形をなまらせることが行なわ
れている。しかし、この方法はレーデダイオード１に対
し直列に入る抵抗５によって大きな電力損失が生じ好ま
しくない。
ド１にかかるサージ電圧波形をなまらせることが行なわ
れている。しかし、この方法はレーデダイオード１に対
し直列に入る抵抗５によって大きな電力損失が生じ好ま
しくない。
この発明の目的は、レーデダイオード等の被保護素子を
大きな電力損失を伴なうことなく電源オフ時のサージ電
圧から確実に保護することが可能な保護回路を提供する
ことである。
大きな電力損失を伴なうことなく電源オフ時のサージ電
圧から確実に保護することが可能な保護回路を提供する
ことである。
この発明に係る保護回路は、被保護素子に対し並列的に
保護用スイッチング素子を設け、このスイッチング素子
を被保護素子の電源がオフの状態で被保護素子の入力端
に電圧が誘起されたとき導通状態とし、電源がオンのと
きは非導通状態とするようにしたものである。
保護用スイッチング素子を設け、このスイッチング素子
を被保護素子の電源がオフの状態で被保護素子の入力端
に電圧が誘起されたとき導通状態とし、電源がオンのと
きは非導通状態とするようにしたものである。
この発明によれば、電源オフの状態で静電気等に起因す
るサージ電圧が加わった場合、直ちに保護用スイッチン
グ素子が導通することによって、被保護素子に過大電流
が流れるのを防ぎ、確実な保護作用を得ることができる
。
るサージ電圧が加わった場合、直ちに保護用スイッチン
グ素子が導通することによって、被保護素子に過大電流
が流れるのを防ぎ、確実な保護作用を得ることができる
。
また、保護用スイッチング素子は被保護素子に並列的に
設けられてお勺、電源に対し被保護素子と直列に接続さ
れるインピーダンス要素は不要なので、保護回路の電力
損失を小さく抑えることが可能である。
設けられてお勺、電源に対し被保護素子と直列に接続さ
れるインピーダンス要素は不要なので、保護回路の電力
損失を小さく抑えることが可能である。
５−
〔発明の実施例〕
第２図はこの発明の一実施例に係る保護回路の構成を示
すものである。被保護素子としてのレーデダイオード１
１のアノード側は電流入力端子１２に接続され、カソー
ド側はアース端子Ｉ３に接続されている。電流入力端子
１２は電流供給回路１４を介して主電源１５に接続され
ている。電流供給回路１４はレーデダイオード１１に対
しレーザ発振に必要な大電流を安定に供給するための回
路である。主電源１５は直流電源であシ、その正極側は
端子１６に接続され、負極側はアース端子１３に接続さ
れている。
すものである。被保護素子としてのレーデダイオード１
１のアノード側は電流入力端子１２に接続され、カソー
ド側はアース端子Ｉ３に接続されている。電流入力端子
１２は電流供給回路１４を介して主電源１５に接続され
ている。電流供給回路１４はレーデダイオード１１に対
しレーザ発振に必要な大電流を安定に供給するための回
路である。主電源１５は直流電源であシ、その正極側は
端子１６に接続され、負極側はアース端子１３に接続さ
れている。
保護回路は次のように構成されている。まずレーデダイ
オード１１に並列に、レーデダイオード１１とは極性を
逆にして逆方向サージ吸収用のダイオード１７が接続さ
れるとともに、保護用スイッチング素子としてのバイポ
ーラトランジスタ１８（以下、第１のトランジスタとい
う）のコレクタ・エミ、り間が接続されている。
オード１１に並列に、レーデダイオード１１とは極性を
逆にして逆方向サージ吸収用のダイオード１７が接続さ
れるとともに、保護用スイッチング素子としてのバイポ
ーラトランジスタ１８（以下、第１のトランジスタとい
う）のコレクタ・エミ、り間が接続されている。
すなわち第１のトランジスタ１８はＮＰＮ型であ６−
）、そのコレクタは電流入力端子１２に接続され、エミ
ッタはアース端子１３に接続されている。この第１のト
ランジスタ１８は制御回路１９によって制御される。
ッタはアース端子１３に接続されている。この第１のト
ランジスタ１８は制御回路１９によって制御される。
制御回路１９は、第１のトランジスタ１８のベース（制
御端子）と電流入力端子１２との間に接続された第１の
抵抗２０と、第１のトランジスタ１８のベースとアース
端子１３間にコレクタ・エミッタ間が接続された制御用
スイッチング素子としてのＮＰＮ型バイポーラトランジ
スタ２１（以下、第２のトランジスタという）、および
第２のトランジスタ２１のベース（制御端子）と主電源
１５の正極側端子１６との間に接続された第２の抵抗２
２によって構成されている。
御端子）と電流入力端子１２との間に接続された第１の
抵抗２０と、第１のトランジスタ１８のベースとアース
端子１３間にコレクタ・エミッタ間が接続された制御用
スイッチング素子としてのＮＰＮ型バイポーラトランジ
スタ２１（以下、第２のトランジスタという）、および
第２のトランジスタ２１のベース（制御端子）と主電源
１５の正極側端子１６との間に接続された第２の抵抗２
２によって構成されている。
次に、この保護回路の動作を説明する。今、主電源１５
がオフの状態で、なんらかの原因、例えば取扱者が触れ
る等によシ箪流入力端子１２にサージ電圧が誘起された
とする。主電源１５がオフのとき、第２のトランジスタ
２１はオフであるから、端子１２に誘起された電圧は第
１の抵抗２０を介して第１のトランジスタ１８のベース
・エミッタ間に加わシ、第１のトランジスタ１８を導通
状態とする。この第１のトランジスタ１８が導通状態と
なシ始める端子１２の電圧は、レーザダイオード１ノの
閾値Ｅ圧より十分低いので、端子１２に誘起された電圧
は直ちに導通状態となる第１のトランジスタ１８によっ
て吸収される。従ってレーザダイオード１１にはサージ
電圧による過大電流は流れない。なお、端子１２側が負
極性となるような逆方向のサージ電圧に対しては、ダイ
オード１７が導通するので、レーデダイオード１１に過
大な逆バイアス電圧が加わることはない。
がオフの状態で、なんらかの原因、例えば取扱者が触れ
る等によシ箪流入力端子１２にサージ電圧が誘起された
とする。主電源１５がオフのとき、第２のトランジスタ
２１はオフであるから、端子１２に誘起された電圧は第
１の抵抗２０を介して第１のトランジスタ１８のベース
・エミッタ間に加わシ、第１のトランジスタ１８を導通
状態とする。この第１のトランジスタ１８が導通状態と
なシ始める端子１２の電圧は、レーザダイオード１ノの
閾値Ｅ圧より十分低いので、端子１２に誘起された電圧
は直ちに導通状態となる第１のトランジスタ１８によっ
て吸収される。従ってレーザダイオード１１にはサージ
電圧による過大電流は流れない。なお、端子１２側が負
極性となるような逆方向のサージ電圧に対しては、ダイ
オード１７が導通するので、レーデダイオード１１に過
大な逆バイアス電圧が加わることはない。
このようにして、静電気等に起因するサージ電圧に対し
てレーデダイオード１１を確実に保護することができる
〇 一方、主電源１５がオンになると、第２の抵抗２２を通
して第２のトランジスタ２１のベースに電流が流れてト
ランジスタ２１が導通状態となる。貧２′のトランジス
タ２１の導通によシ第１のトランジスタ１８のベース電
位がほぼアース電位となるため、トランジスタ１８は非
導通状態となる。この状態では主電源１５よシミ流供給
回路１４を介してレーデダイオード１１に電流が流れ、
第１のトランジスタ１８には全く電流は流れない。第２
の抵抗２２には電流が流れるが、これは第２のトランジ
スタ２１のベース電流であり、極めて微少である。従っ
て保護回路による電力損失は極めて僅かである。また、
この状態では端子１２にサージ電圧が誘起されても、低
インピーダンス状態にある電流供給回路１４や主電源１
５によってサージ電圧が吸収され、レーデダイオード１
１には加わらない。
てレーデダイオード１１を確実に保護することができる
〇 一方、主電源１５がオンになると、第２の抵抗２２を通
して第２のトランジスタ２１のベースに電流が流れてト
ランジスタ２１が導通状態となる。貧２′のトランジス
タ２１の導通によシ第１のトランジスタ１８のベース電
位がほぼアース電位となるため、トランジスタ１８は非
導通状態となる。この状態では主電源１５よシミ流供給
回路１４を介してレーデダイオード１１に電流が流れ、
第１のトランジスタ１８には全く電流は流れない。第２
の抵抗２２には電流が流れるが、これは第２のトランジ
スタ２１のベース電流であり、極めて微少である。従っ
て保護回路による電力損失は極めて僅かである。また、
この状態では端子１２にサージ電圧が誘起されても、低
インピーダンス状態にある電流供給回路１４や主電源１
５によってサージ電圧が吸収され、レーデダイオード１
１には加わらない。
レーデダイオード１１の実際の使用に際しては、レーデ
ダイオード１１の発光をフォトダイオード等でモニタし
、その光出力が一定となるように電流供給回路１４を制
御することが一般に行なわれる。このような場合、正常
動作時に９− 第１のトランジスタ１８が導通してレーデダイオード１
１への供給電流をパイ・母スしてしまうと、制御特性が
乱される。しかし主電源１５がオンとなったとき、まず
第２のトランジスタ２１が導通状態となってから電流供
給回路１４を介してレーデダイオード１１に電流が供給
されるようにすれば、このような問題は解消される。
ダイオード１１の発光をフォトダイオード等でモニタし
、その光出力が一定となるように電流供給回路１４を制
御することが一般に行なわれる。このような場合、正常
動作時に９− 第１のトランジスタ１８が導通してレーデダイオード１
１への供給電流をパイ・母スしてしまうと、制御特性が
乱される。しかし主電源１５がオンとなったとき、まず
第２のトランジスタ２１が導通状態となってから電流供
給回路１４を介してレーデダイオード１１に電流が供給
されるようにすれば、このような問題は解消される。
なお、この発明は種々変形して実施が可能であシ、例え
ば保護用スイッチング素子および制御用スイッチング素
子としては、バイポーラトランジスタに限らず接合型Ｆ
ＥＴ、ＭＯＳ ＦＥＴ。
ば保護用スイッチング素子および制御用スイッチング素
子としては、バイポーラトランジスタに限らず接合型Ｆ
ＥＴ、ＭＯＳ ＦＥＴ。
ＰＮＰＮスイッチ等を用いるととも可能であ夛、また双
方向性のものを用いてもよい。
方向性のものを用いてもよい。
また、この発明に係る保護回路はレーデダイオード以外
の素子の保護にも有効であシ、例えば保護用スイッチン
グ素子をＭＯ８ＩＣ等の半導体集積回路素子の入力ピン
とアース端子間に接続して、ＩＣの保護回路として用い
ることもできる。
の素子の保護にも有効であシ、例えば保護用スイッチン
グ素子をＭＯ８ＩＣ等の半導体集積回路素子の入力ピン
とアース端子間に接続して、ＩＣの保護回路として用い
ることもできる。
１０−
また、この発明に係る保護回路は単体で構成してもよい
が、被保護素子と一体化して構成してもよい。
が、被保護素子と一体化して構成してもよい。
第１図は従来のレーザダイオード用保護回路を示す図、
第２図はこの発明の一実施例に係る保護回路の構成を示
す図である。 １ノ・・・レーザダイオード（被保護素子）、１２・・
・電流入力端子、１３・・・アース端子、１４・・・電
流供給回路、１５・・・主電源、１７・・・逆方向サー
ジ吸収用ダイオード、１８・・・保護用スイッチング素
子、１９・・・制御回路、２１・・・制御用スイッチン
グ素子。 出願人代理人 弁理士 鈴 江 武 彦１１− 第１図 第２図
第２図はこの発明の一実施例に係る保護回路の構成を示
す図である。 １ノ・・・レーザダイオード（被保護素子）、１２・・
・電流入力端子、１３・・・アース端子、１４・・・電
流供給回路、１５・・・主電源、１７・・・逆方向サー
ジ吸収用ダイオード、１８・・・保護用スイッチング素
子、１９・・・制御回路、２１・・・制御用スイッチン
グ素子。 出願人代理人 弁理士 鈴 江 武 彦１１− 第１図 第２図
Claims (5)
- （１）被保護素子と並列的に設けられた保護用スイッチ
ング素子と、このスイッチング素子を前記被保護素子の
電源がオフの状態で前記被保脛素子の入力端子に電圧が
誘起されたとき導通状態とし、前記電源がオンのときは
非導通状態とする制御回路とを具備してなることを特徴
とする保護回路。 - （２）保護用スイッチング素子は制御端子を有するもの
であシ、制御回路はこの制御端子と被保護素子の入力端
子の間に接続されこの入力端子に誘起された電圧を前記
制御端子に伝えて保題用スイッチング素子を導通させる
第１の抵抗と、前記制御端子とアース間に接続され被保
護素子の電源がオンのとき導通して前記制御端子の電位
を一定値に規制し保護用スイッチング素子を非導通状態
とする制御用スイッチング素子とを含むものであること
を特徴とする特許請求の範囲第１項記載の保護回路。 - （３）制御用スイッチング素子は制御端子を有するもの
であり、この制御端子は第２の抵抗を介して被保護素子
の電源に接続されていることを特徴とする特許請求の範
囲第２項記載の保護回路。 - （４）被保護素子はレーデダイオードであシ、その電源
は主電源およびこの主電源とレーデダイオードの電流入
力端子との間に接続された電流供給回路とからなるもの
であることを特徴とする特許請求の範囲第１項または第
２項記載の保護回路。 - （５）被保護素子は半導体集積回路素子であシ、保護用
スイッチング素子はこの集積回路素子の入力ピンとアー
ス端子との間に接続されていることを特徴とする特許請
求の範囲第１項または第２項記載の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113748A JPS607166A (ja) | 1983-06-24 | 1983-06-24 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113748A JPS607166A (ja) | 1983-06-24 | 1983-06-24 | 保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607166A true JPS607166A (ja) | 1985-01-14 |
Family
ID=14620121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113748A Pending JPS607166A (ja) | 1983-06-24 | 1983-06-24 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607166A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103904634A (zh) * | 2014-04-09 | 2014-07-02 | 西安电子科技大学 | 一种dpl电流驱动保护电路 |
| EP3561071A1 (en) | 2006-02-13 | 2019-10-30 | Fluidigm Canada Inc. | Gene expression assays conducted by elemental analysis |
-
1983
- 1983-06-24 JP JP58113748A patent/JPS607166A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3561071A1 (en) | 2006-02-13 | 2019-10-30 | Fluidigm Canada Inc. | Gene expression assays conducted by elemental analysis |
| CN103904634A (zh) * | 2014-04-09 | 2014-07-02 | 西安电子科技大学 | 一种dpl电流驱动保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834378B2 (en) | SCR controlled by the power bias | |
| US6339236B1 (en) | Light responsive semiconductor switch with shorted load protection | |
| JPH0237234Y2 (ja) | ||
| US4573099A (en) | CMOS Circuit overvoltage protection | |
| US4319144A (en) | Single polarity circuit | |
| EP1356524B1 (en) | Esd protection devices | |
| US5818088A (en) | Electrostatic discharge protection network and method | |
| US10367350B2 (en) | Central combined active ESD clamp | |
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| EP0915551A2 (en) | Schmitt trigger-configured ESD protection circuit | |
| US5347185A (en) | Protection structure against latch-up in a CMOS circuit | |
| US4924344A (en) | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits | |
| US3435295A (en) | Integrated power driver circuit | |
| KR880002637B1 (ko) | 트랜지스터 보호회로 | |
| EP0166932B1 (en) | Protective circuit arrangement | |
| KR860000714B1 (ko) | 집적회로 보호장치 | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| KR970072377A (ko) | 보호 회로 | |
| JPS607166A (ja) | 保護回路 | |
| KR890016813A (ko) | 과도상태 보호기 | |
| US4845584A (en) | Transistor protective circuit | |
| KR100204375B1 (ko) | 공급 전압원에서 공급되는 집적 회로의 입력을 과 전압으로부터 보호하기 위한 회로 장치 | |
| US4333120A (en) | Transistor protection circuit | |
| JPH02266614A (ja) | 固体リレー回路の負荷過渡電圧保護回路 | |
| JP3003825B2 (ja) | サージ電圧保護回路 |