[go: up one dir, main page]

JPS6064442A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6064442A
JPS6064442A JP58173541A JP17354183A JPS6064442A JP S6064442 A JPS6064442 A JP S6064442A JP 58173541 A JP58173541 A JP 58173541A JP 17354183 A JP17354183 A JP 17354183A JP S6064442 A JPS6064442 A JP S6064442A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wire
insulating film
bonding
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58173541A
Other languages
English (en)
Other versions
JPH0469424B2 (ja
Inventor
Toshiyuki Yoda
敏幸 誉田
Junichi Kasai
純一 河西
Katsushi Yoshitoshi
吉利　勝志
Akihiro Kubota
昭弘 窪田
Koichi Kobayashi
幸一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58173541A priority Critical patent/JPS6064442A/ja
Publication of JPS6064442A publication Critical patent/JPS6064442A/ja
Publication of JPH0469424B2 publication Critical patent/JPH0469424B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （８）　発明の技術分野 本発明は半導体装置にかかり、特にワイヤ短絡防止構造
に関する。
（ｂｌ　従来技術と問題点 半導体装置の目覚ましい進歩によってＩＣ１ＬＳＩ、Ｖ
ＬＳＩと極めて高集積化されているが、それに伴って半
導体チップから導出するボンディングワイヤの数も多く
なり、且つ半導体チップも大きくなってきた。
そうすると、多数のボンディングワイヤの中には、長い
距離を接続しなければならないボンディングワイヤも現
れ、その場合にワイヤの垂れ下りが起こり易くなる。ワ
イヤの垂れはボンディング機の調整不良にも原因がある
が、ボンディング機を長時間使用していると次第に調整
が崩れてくる問題もある。そのためワイヤ垂れを起こし
、次のプラスチック樹脂封止工程や試験工程において多
数の接触不良品を検出し、歩留が低下して手痛い損害を
被ることがある。
第１図はボンディングワイヤを配線した工程後の全体断
面図、第２図１８）、　（ｂ）は上記のような問題点の
一例を図示した部分図で、同図（ａｌは断面図、同図（
ｂ）は平面図である。１は半導体チップ、２はボンディ
ングワイヤ、３はステージ、４はワイヤ接続端子で、ボ
ンディングワイヤ２が垂れて半導体チップｌの表面周縁
（矢印部分）で接触しており、このような状態になると
半導体装置は正常な電気特性が得られない。
（Ｃ）　発明の目的 本発明はこのような問題点を除去した半導体装置を提案
するものである。
＋ｄｌ　発明の構成 その目的は、半導体チップとボンディングワイヤとの短
絡防止用絶縁フィルムがパンケージ側のワイヤ接続端子
の先端部分、・もしくは該半導体チップ表面に、その周
縁部からはみ出ずように貼付されている半導体装置によ
って達成される。
（ｅ）　発明の実施例 以下３図面を参照して実施例によって詳細に説明する。
第３図＋ａ）、　（ｂ）は本発明にかかる一実施例図で
、同図（ａｌは一部断面図、同図（ｂｌは全体の平面図
である。図において、１０は耐熱性テープに接着剤を付
けた絶縁フィルムを示しており、ポンディングパッド領
域を除く半導体チップ１の全面を周縁からはみ出すよう
に絶縁フィルム１０で覆っている。耐熱性テープは例え
ば商品名ＫＡＰＴＯＮフィルム、接着剤はポリイミドな
どを使用し、厚みは接着剤を含めて１００μｍ前後のも
のである。このようにすれば、第３図（ａｌに図示され
ているようにボンディングワイヤ２が垂れ下っても、絶
縁フィルム１０のために半導体チップｌと接触すること
はなくなり、樹脂封入までその形状を維持し、また封止
後に絶縁フィルム１０を残存していても耐熱性絶縁体の
ため悪影響はない。
第３図（ｂｌに全体の平面図を示しているが、本例はＬ
ＳＩメモリ、例えば６４にビットＤＲＡＭのチップ部分
の平面図である。著しく高集積化されると、半導体チッ
プ１は大きくなるものの、パンケージの型式に規正され
て、チップ形状は一方向に細長くならざるを得ない。且
つ、ポンディングパッド領域は長手方向の両端に設けら
れる。従って、図示のようにボンディングソイ４ツ２が
極めて長くなって、本発明による構造が必要になるわけ
である。
次に、第４図（ａ）、　（ｂ）は本発明にかかる他の実
施例を示した図で、同図（８１は部分断面図、同図（ｂ
ｌは全体平面図である。本例では絶縁フィルム１１をワ
イヤ接続端子４の先端部分に貼付しており、この絶縁フ
ィルム１１によって半導体チップ１との接触を防いでい
る。この場合、絶縁フィルムの厚さは２００〜３００μ
ｍと厚くする。
また、第５図（ａ）、　（ｂ）は本発明にかかる更に他
の実施例を示した図で、同図（１１）は部分断面図、同
図（ｂ）は全体平面図である。本例では絶縁フィルム１
２を半導体チップ１の表面周囲に貼付しており、同様に
接触防止の効果がある。
これらの絶縁フィルムの取りつけはいづれも半導体チッ
プ１をステージ３に取りつけた後、ワイヤをボンディン
グする前に行う。かくすることによって、ボンディング
ワイヤが垂れ下っても、半導体チップとは絶縁が維持さ
れる。
（ｆｌ　発明の効果 以上の説明から判るように、本発明によればボンディン
グワイヤの接触が防止されて、半導体装置の歩留並びに
信頼性が向上するものである。
なお、本発明はプラスティック樹脂封止型半導体装置だ
けでなく、セラミック容器などパッケージ封止型半導体
装置にも適用できることは云うまでもない。
【図面の簡単な説明】
第１図はワイヤ配線の全体断面図、第２図（ａ）。 （ｂｌは従来の問題点を示す部分断面図と部分平面図、
第３図（ａｌ、　（ｂｌは本発明にかかる一実施例の一
部断面図と全体平面図、第４図ｆ８）、　ｆｂ）は本発
明にかかる他の実施例の部分断面図と全体平面図、第５
図（ａ）、　（ｂ）は本発明にかかる更に他の実施例の
部分断面図と全体平面図である。 図中、１＋↓半導体チップ、２はボンディングワイヤ、
３はステージ、４はワイヤ接続端子、１０゜１１．１２
は絶縁フィルムを示している。 第１図 第３図 ０　。 〆−／Ｓ Ｃ５ｂ −ノ　−ノ

Claims (1)

    【特許請求の範囲】
  1. 半導体チップとボンディングワイヤとの短絡防止用絶縁
    フィルムがパッケージ側のワイヤ接続端子の先端部分、
    もしくは該半導体チップ表面に、その周縁部からはみ出
    すように貼付されていることを特徴とする半導体装置。
JP58173541A 1983-09-19 1983-09-19 半導体装置 Granted JPS6064442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58173541A JPS6064442A (ja) 1983-09-19 1983-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58173541A JPS6064442A (ja) 1983-09-19 1983-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JPS6064442A true JPS6064442A (ja) 1985-04-13
JPH0469424B2 JPH0469424B2 (ja) 1992-11-06

Family

ID=15962441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58173541A Granted JPS6064442A (ja) 1983-09-19 1983-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6064442A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334803A (en) * 1991-10-30 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of producing the same
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
US5710457A (en) * 1994-10-28 1998-01-20 Nec Corporation Semiconductor integrated circuit
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265868U (ja) * 1975-11-11 1977-05-16
JPS5375763A (en) * 1976-12-16 1978-07-05 Nec Corp Manufacture for semiconductor device
JPS5784752U (ja) * 1980-11-12 1982-05-25

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5265868U (ja) * 1975-11-11 1977-05-16
JPS5375763A (en) * 1976-12-16 1978-07-05 Nec Corp Manufacture for semiconductor device
JPS5784752U (ja) * 1980-11-12 1982-05-25

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334803A (en) * 1991-10-30 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of producing the same
USRE35496E (en) * 1991-10-30 1997-04-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of producing the same
US5710457A (en) * 1994-10-28 1998-01-20 Nec Corporation Semiconductor integrated circuit
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Also Published As

Publication number Publication date
JPH0469424B2 (ja) 1992-11-06

Similar Documents

Publication Publication Date Title
US6307257B1 (en) Dual-chip integrated circuit package with a chip-die pad formed from leadframe leads
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US6359340B1 (en) Multichip module having a stacked chip arrangement
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
KR20000064450A (ko) 멀티칩디바이스및상하반복공정으로리드를응용하는제조방법
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
JP2924840B2 (ja) Ｔａｐｅ−ＢＧＡタイプの半導体装置
JPS5992556A (ja) 半導体装置
JPS6064442A (ja) 半導体装置
JPS61287254A (ja) 半導体装置
KR20010022174A (ko) 반도체 장치 및 그 제조방법
JPH0546098B2 (ja)
JPS59224152A (ja) 集積回路装置
JP2633557B2 (ja) 樹脂封止型集積回路装置
JPH06295934A (ja) フィルムキャリアリード及びそれを用いたｌｓｉ構造
JPS6095958A (ja) 半導体装置
JPS6159758A (ja) 樹脂封止型半導体装置
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
JPH0621329A (ja) 樹脂封止型半導体装置
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JPS6118157A (ja) 半導体装置
JPS6022329A (ja) 半導体装置
JPS63150953A (ja) 半導体装置用リ−ドフレ−ム
JPH0621322A (ja) 半導体記憶装置