[go: up one dir, main page]

JPS6064403A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6064403A
JPS6064403A JP17344883A JP17344883A JPS6064403A JP S6064403 A JPS6064403 A JP S6064403A JP 17344883 A JP17344883 A JP 17344883A JP 17344883 A JP17344883 A JP 17344883A JP S6064403 A JPS6064403 A JP S6064403A
Authority
JP
Japan
Prior art keywords
thick film
semiconductor element
temperature coefficient
positive temperature
glass frit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17344883A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17344883A priority Critical patent/JPS6064403A/ja
Publication of JPS6064403A publication Critical patent/JPS6064403A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 B a T x Os系半導体からなる素子は所定温度
以上で急激に抵抗値が増大するスイッチング特性及びス
イッチング後の自己発熱特性を有し、昇温特性が速く自
己温度制御機能を有し、外部の制御回路を必要としない
ため広く利用されている。
従来の正特性サーミスタ発熱体はB a T i O3
系半導体粉末を加圧成形した後、焼成して得ていたが、
実用可能な厚膜状の正特性サーミスタ発熱体を得ること
は困難であるとされていた。
従来、B a T 103系半導体を膜状に加工する方
法としては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものをAQ片に
研磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ E a T iO3系半導体粉末に導電性の添加剤
とガラスフリットを加えてベースト状とし、基板」〕に
スクリーン印刷した後、焼成する。
しかし、前記■の方法ではB a T i O3系半導
体の結晶粒子径が大きくもろいため、膜状に寸で研磨す
ることは甚だ困難である。また、前記■の方法では操作
が面倒であり、発熱体に適した大電力を得ることがむつ
かしい。さらに、前記■の方法では面積抵抗が高くなり
易く制御が困難であり、発熱体には適さず、またあらか
じめガラスフリットを調合、焼成しておかなければなら
ず、面倒であると共にガラスフリットの材質によっては
BaTiO3系半導体の持つスイッチング特性及び自己
発熱特性を劣化させる。そして、ガラスフリットを加え
ることによF) B a T t O3系半導体とガラ
スフリットの耐熱性、熱膨張係数の差から熱衝撃に弱く
、熱伝導が妨げられる。さらに、導電性の添加剤とガラ
スフリットを均一に混合することは困難であり、特性に
ばらつきを生じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さをブW決し、ガラスフリットを用いずに厚膜状に
することにより熱衝撃性、熱伝導性に優れ、均一な特性
を持つ厚膜型正特性半導体素子を容易に製造できる方法
を提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、B a
 T iO3系半導体粉末にSm6Si3.SmSiま
たはSmSi2のうち少なく吉も1種類を全重量に対し
て1〜60重量%加えてペースト状にした混合物を基板
上に塗布して厚膜状とした後焼成することにより厚膜型
正特性半導体素子をイ(Jようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり、B a T s Oa系粉末
同志を物理的に接続するのにガラスフリットが必要であ
った。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとしてSm5si3゜SmS
i またばSmSi2を用いたところに慣徴を有してい
る。このSm5St3.SmSi、SmSi2は常温で
は導体であり、1000〜11oo℃以−1−の温度に
なると一部分が分解してオシ子表面に3102が析出す
るが1粒子内部は元のままで表向のSiO2膜により分
解が阻止される。従って、BaTi○3系半導体粉末と
Sm5Si3.Sm5i−!f、たはSmSi2粉末を
混合して焼成すると、Sm 、S i3. SmS i
またはSmSi2の表面に析出するS t O2がガラ
スフリットと同じ役割をし、粒子内部が導電性添加剤の
役割をするため、Sm5Si3.SmSiまたはSmS
i2を添加するだけでガラス7リツトを必要としない厚
膜型正特性半導体素子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラススリットに較べ熱伝導性が良くなシ、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 E a T IO3に1.0モルチのLa2O3を加え
1300℃で焼成した後、粉砕してB a T i O
3系半導体を得る。前記B a T i O3系半導体
粉末に全重量に対して6.0重用チの3rnSi粉末を
加え均一に混合し、さらにα−テルピネオールを加えて
ペースト状混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAqなとの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
より塗布し、室温から10℃/mLnの昇温速度で13
50℃まで昇温し、1時間保持した後、炉内放冷する。
このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてB a T 103に3.0モル
チのLa2O3を加え1260℃で焼成した後、−粉砕
してBaTiO3 系半導体粉末に全重量に対して20.0重@チのSmS
i2粉末を加え均一に混合し、さらにα−テルピネオー
ルを加えてベース!・状混合物1にする1、ついで、実
施例1と同様に前記基板2上にあらかじめ前記電極3,
4を設けておき、前記電極3゜4の一部が残るように前
記ペースト状混合物1をスクリーン印刷などより塗布し
、室温から10℃/駆の昇温速度で1300℃まで昇温
し、30分間保持した後、炉内放冷する。このようにし
て)11IIψ型半導体素子を得た。
こうして得だ厚膜型半導体素子の室温での面積抵抗は実
施例1の場合3.7にΩ/cdlであシ、実施例2の場
合1.4KQlcdtであシ、各々の温度と抵抗値の関
係は第2図に示した通りであった。第2図でAは実施例
1により得られた素子の特性、Bは実施例2の場合の特
性である。
発明の効果 以上のように本発明の製造方法によれば、Sm 5S 
i3. SmS iまたはSmSi2 粉末が従来の導
電性添加剤とガラスフリットの両方の役割をはだし、電
気的接続、物理的接続に十分な効果があり、ガラスフリ
ットなしで厚膜状正特性半導体素子が得られることとな
る。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のSm6Si3゜SmSi、
SmS’2を用いることにより、熱伝導が良くなり熱衝
撃性も向上する。さらに、スクリーン印刷などにより製
造できることから作業が容易で量産が可能である。
なお、本発明においてB a T i O3系半導体粉
末としてはBa T iOsに各種の添加剤を加えて半
導体化したものであればなんでもよい。また、Sm6S
i3゜SmSi、SmSi2粉末の添加用:を全重量に
対して1〜60重量%と規定したのは、1重量−未満で
は面積抵抗が大きくなシすぎ発熱体に不適当であり、B
 a T i O3粉末同志の物理的固定もできなく、
一方6ON量チを越えると面積抵抗が小さくなりすぎ、
自己制御特性(PTC特性)が小さくなり発熱体に不適
当になるためである。
また、実施例では導電性金属として1種類添加した場合
のみ示したが、複数種類の全添加量が規定量内であれば
同様の効果があることを確認した。
さらに、B a T 10s系半導体粉末とSm6Si
3゜SmS i 、SmS t2粉末をペースト状にす
るのに有機溶剤(実施例ではa−テルピネオ;ル)を用
いたが、ペースト状にできるものであればなんでもよい
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・−・・・ペースト状混合物、2・・・・・・基板
、3,4・・・・・・電極。

Claims (1)

    【特許請求の範囲】
  1. B a T i O3系半導体粉末に5rrh ss 
    is 、5rnS zまたはSmSi2のうち少なくと
    も1種類を全重量に対して1〜60重量%加え、ペース
    ト状にした混合物を基板上に塗布して厚膜状とした後、
    焼成してなることを特徴とする厚膜型正特性半導体素子
    の製造方法。
JP17344883A 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法 Pending JPS6064403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17344883A JPS6064403A (ja) 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17344883A JPS6064403A (ja) 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS6064403A true JPS6064403A (ja) 1985-04-13

Family

ID=15960659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17344883A Pending JPS6064403A (ja) 1983-09-19 1983-09-19 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6064403A (ja)

Similar Documents

Publication Publication Date Title
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012705A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101002A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法