JPS605087B2 - フイルタ - Google Patents

Description

【発明の詳細な説明】 本発明はディジタル・フィル外こ係る。

ディジタル・フィル夕は入力信号ｘのサンプルを使用し
て出力信号ｙ即ちフィル夕を通過した周波数のみを含む
スペクトルの信号のサンプルを発生する装置である。

信号ｘの時刻ｉでのサンプルをｘｉとし、ｘｉに先行す
る第１番目、第２番目、………第ｋ番目のサンプルを夫
々ｘｉ‐，，ｘｉ‐２，・・・・・・・・・ｘｉ‐ｋと
するならば、出力信号ｙのサンプルｙｉは式ｙｉ＝さ，
ａｋ‐又ｉ−ｋ ‘１｝と書かれる演算を
遂行することによって得られる。

この演算はｘｉ‐，とｘ；−ｎとの間の入力サンプルの
各々を一定の係数ａ，乃至ａｎで重み付け、そして重み
付けられたサンプルの各々を加えることによってｙｉが
得られるということを意味する。この演算を遂行しうる
フィル夕はｎ係数トランスバーサル・フィル夕と呼ばれ
る。しかしながら、サンプルｙｉは又先行するサンプル
ｙｉ‐，，ｙｉ‐２，・・・・・・・・・を使用し、式
ｍのサンプルｘｉ−ふと同様の方式でこれらのサンプル
を処理することによっても得られる。この場合にｙｉは
次式から導かれる。

式■を遂行しうるフィル夕はレカーシブ・フィル夕と呼
ばれ、ｐ＋ｑ：ｎならばｎ個の係数を有する。ｘｉ−ｋ
はｘｉに先行するｋ番目のサンプルであると上述したけ
れども、フィルタ機能は入力信号ｘのサンプルを繰返す
か又は飛越すことによって達成されるから、他の任意の
サンプルをそのように名付けてもよい。

フィル夕において、式【１｝及び【２）のいずれかから
ｙｉを導くためには、ｎ回の乗算が必要とされる。

従って、フィル夕は与えられた時間内に出力ｙの各々の
サンプルを発生するためにｎ個の乗算器又はｎ回の乗算
を遂行し得る計算段を含まなければならず、従ってこれ
らの構成はコスト高であり、フィル夕の性能に厳しい制
限となる。それゆえ、ｙｉを発生するのに乗算器数を最
小にすることが望ましい。過去においては、この問題を
解決するための解法が提案されている。これらのうちの
或るものは乗算の部分積を前もって貯えておくメモリを
使用することによってｙのあらゆるサンプルを形成する
のに必要とされる乗算を完全に除くことから成る。しか
しながら、このような混み入った方式を使用することは
多くの用途において是認されない。乗算数を減少させる
のに提案されている他の幾つかの解法はフィルタ演算を
再構成することを要求している。本発明はこの方式に属
する。上記の問題に関する限り、式｛１｝及び■のいず
れを使用してもよい。

いずれの場合においても、電気信号の重み付けられたサ
ンプルの和が形成されなければならない。従って、その
結果はトランスバーサル・フィル夕及びレカーシブ・フ
ィル夕の両方に適用できる。簡単のために、本発明は式
（１ーを用いて説明する。ｙｉ＝さ，ａｋ・Ｘｉ−ｋ
‘１｝本発明の目的は、２つの項（その
一方の項は入力信号ｘのサンプルの和、他方の項はａで
表わされる係数の和）の夫々の積を加えて主項ｚｉを形
成するための第１装置及び該第１装置から供給される結
果へ補正項を算術的に加える第２装置を使用することに
よってフィル夕された信号の各々の出力信号サンプルｙ
ｉを発生するディジタル・フィル夕を提供するにある。

各サンプルは式 で表わされ、この式‘１｝はｋ‘こ奇数値を与えること
によって得られるｙｌ／ｉと、ｋ‘こ偶数値を与えるこ
とによって得られる項ｙ２／ｉに分けることができる。

即ちｙ・＝ｙ÷十ｙき ここで、ｙま及びｙ多は ただしｎ：ａｈ（ｍは整数） である。

ここでｎはサンプルｙｉの個数であり、上述の如く偶数
であるが、もし実際の回路で奇数個のサンプルｙｉしか
得られない場合は、値が０のダミー・サンプルを便宜上
追加して偶数個のサンプルにすればよい。

一方、主頃ｚｉは ｏ／２ Ｚｉ＝ｐ茎．（ａ２ｐ−・十ａ２ｐ） （Ｘｉ−２ｐ＋，十×ト２ｐ） ‘５１
ただしｎ＝２ｈ（ｍは整数）によって定義され、この式
【即ま同様に Ｚｉ＝Ｚチ十Ｚき 【６）と表わす
ことができる。

ここで、ｚまはｐを奇数（即ちｐ＝２ｑ十１とした場合
のｚｉの各項であり、ｚ多‘まｐを偶数、即ちｐ＝幻と
した場合のｚｉの各項である。まず、ｎ／４が整数（即
ちｎ＝４１，１＝１，２，３，・・・・・・・・・）の
場合を考えるととなり、これらの式【７｝及び■は夫々
ｎ／４の乗算を必要とする。

式｛３’及び【４｝はパラメータｑで表わすように変形
することができる。

即ち、式脚は最初ｐ＝町十１とし、しかる後にｐ＝幻と
することによって、と表わされる。

式■を同様にして変形すれば、式■は主項ｚ；を得るの
に必要な乗算回数を半分に減少させるが、不所望な項が
導入されるのでこれを除かねばならない。従って補正項
が必要となる。この解法を使用に値し・するためには、
ｙｉ＊を得る必要な総乗算回数がｎよりも小さくなけれ
ばならない。ｚｉ及びｙｉの式の内の諸項を適切に選択
することによってこれを達成することを以下に示す。で
あるから、式‘７’及び■が選択的に使用しうる。

上記の式は又ｙｉ＋３＝Ｚま十３十… と書き表わされる。

式‘９’，｛１■，（１１）をみればわかるように、ｙ
ｉの式（９｝の頃ａ４ｑ＋．・ｘｉ‐４ｑ−，はｙＭの
式側中にも現われており（矢印参照）、式側の項ａ４ｑ
・ｘｉ‐牧十，もまた式（１０｝中に現われている。

（矢印参照）。従って、ｙの各々のサンプル（例えばｙ
ｉ）を決定する過程でその次のサンプル（例えばｙｉ＋
，）を形成するのに使用される項の計算がなされ、これ
によって必要な総菜算回数を減らすことができる。即ち
、必要な総菜算回数は通常のフィル夕のｎ回の代わり‘
こ料＋毒＝奪回である。乗算回数はｎの値に比例して減
少するので、ｎの大きなフィルタ程効果が大であること
は明らかである。

次にｎ／４が整数でなく、ｎ／４−１／２が整数（即ち
ｎ＝４１−２，１＝１，２，３………）の場合について
考える。

この場合、ｚき，ｚＺ，ｙ手，ｙ多を計算する各式にお
けるＺ（サンメーション）のｑの上限をすべてｎ／４−
１／２に変更する。従って式（９｝‘こおいて、ｚ≧は
（ｎ／４一１／２）回の乗算を必要とし、第２項は（ｎ
／４一１／２十１）回の乗算を必要とし、第３項は（ｎ
／４一１ノ２）回の乗算を必要とするので、式【９｝を
計算するのに要する総乗算回数は（知／４−１／２）回
になる。一方、式働においては、第１項（ｚ＾，）、第
２項、第３項を計算するのに夫々（ｎ／４一１／２十１
）回、（ｎノ４−１／２十１）回、（ｎ／４−１／２）
回の乗算を要とするので総乗算回数は（軌／４十１／２
）回になる。従って、式【９｝と式皿に対する総菜算回
数の平均は｛（軌／４−１／２）十（軌／４十１／２）
｝×１／２＝軌／４となる。

例えば、ｎ＝２２の場合、式■に対しては１６回の乗算
、式側に対しては１７回の乗算を必要とするので、平均
では１サンプル当り１６．５回の乗算回数になる。

実際の場合に、ｎの値が１００のオーダになるというこ
とは決してまれではない。

しかしながら、説明のため、ｎ＝６とする。そうすると
、式‘７１及び（８）‘ま夫々、Ｚま＝（ａｌ＋ａ２）
（Ｘｉ−・十Ｘト２）十（雀十熱）（ｘｉ−５十ｘｉ−
６）ＺＺ＝（ａ３十ａ４）（Ｘｉ−３十Ｘｉ・４）とな
る。

式側乃至（１１）は次に第１図を参照すると、本発明
のディジタル・フィル夕の実施例が図示されている。

このフィル外ま６つの係数（ｎ＝６）を有する。入力信
号ｘの夫々のサンプルは遅延線ＳＲＩへ供給される。フ
ィル夕が出力信号サンプル蛇を形成する時刻ｉ＝６にお
いては、貯蔵装置例えば遅延線はｘの４つの入力信号サ
ンプル即ちｘ，，も，ｘ３，及び×４をその貯蔵段に貯
えており、１つの入力信号サンプル梅をその入力段に受
取っている。

遅延線ＳＲＩはその入力段、中間段及び出力段に夫々等
間隔で設けられた３つのタップを有す・る。

一般的に言うと、例示の遅延線でなく後述のようにシフ
ト・レジス夕で貯蔵装置を構成するときは、遅延線の入
力段は第１の貯蔵段として教え、そこから１つおきの段
にタップを設ける。例示の第１のタップは乗算器ＭＩの
２つの入力の内の１つへ懐線されており、他の２つのタ
ップは夫々２個の乗算器Ｍ２及びＭ３の夫々の２つの入
力の内の１つの入力へ接続されている。ＭＩの第２入力
はクロック信号ＴＩが論理的な１のレベル（ＴＩ＝１）
にあるとき動作されるアンド・ゲ−トＡＩ及びオア回路
０１を経て係数ａ，又はクロック信号ＴＩ＝０（即ちＴ
Ｉ＝１）のとき動作されるアンド・ゲートＡＩ及びオア
回路０１を通して係数−ａ２のいずれか一方を受け取る
。同様に、乗算器Ｍ２はＴＩ＝１であるときアンド・ゲ
ートＡ２及びオア回路０２を通して係数−ａ４又はＴＩ
＝１のときアンド・ゲートＡ′２及びオア回路０２を通
して係数ａ３のいずれか一方を受け取る。又、乗算器Ｍ
３はＴＩ：１であるときアンド・ゲートＡ３及びオア回
路０３を怪て係数ａ５又はＴＩ＝１のときアンド・ゲー
トＡ′３及びオア回路０３を通して係数一触のいずれか
一方を受け取る。これらの乗算の出力は乗算器ＳＩ及び
Ｓ２で一緒に加えられる。加算器Ｓ２の演算結果は直接
に、又は反転器１及び１つのサンプルを貯える遅延器Ｄ
Ｌのいずれか一方により第３加算器Ｓ３へ供給される。
今説明したフィル夕の部分（入力×からＳ３の出力まで
の部分）の目的は式ｚの補正項を形成することにあり、
これは主項と加え合わされて出力信号ｙの所望のサンプ
ルを与える。

フィル夕は更に加算器Ａｄを含み、この加算器はＳＲＩ
の入力段に受取られたサンプルと第１の貯蔵段に貯蔵さ
れているサンプルとの和（図示の例では均十鶴）を形成
する。

この和はこの例では、１つの入力段と４個の貯蔵段を有
する遅延線ＳＲ２へ供給される。和×５十ｘ４は又、Ｔ
Ｉ＝１のとき動作されるアンド・ゲートＡ４及びオア回
路０４を経て乗算器Ｍ４の１つの入力へ供給される。Ｔ
Ｉ＝１のとき、アンド・ゲートＡ′４及びオァ回路０４
を経てＳＲ２の第２貯蔵段に貯えられている和を受け取
る。Ｍ４の第２入力はＴＩ＝１のとき係数（ａ，十も）
を、又ＴＩ＝１のとき係数（ａ３十ａ４）を受取る。Ｓ
Ｒ２の出力段（最終貯蔵段）からの和は乗算器Ｍ５の２
入力の内の１つの入力へ供給され、他方の入力はＴＩ＝
１のときアンド・ゲートＡ６を経て（魚十を）を受け取
る。Ｍ４及びＭ５からの出力は加算器Ｓ４で一緒に加え
られて主項を発生する。主頃を補正項へ加えることによ
ってフィル夕の出力Ｙで得られるｙの所望のサンプルが
得られる。

動作において、時刻ｉ：６において、前の諸演算から発
生されている和良０ち（ｘ４十為）、（梅十杉）、（均
十×，）及び（ｘ，十為）を貯蔵段に含むＳＲ２の入力
段へ（ｘ５＋均）が供給される。

その時刻に、ＴＩ＝１となり、従ってＭ４は項ｚ奪＝（
ａ３十ａ４）（ｘ３十柚）を発生する。乗算器Ｍ１，Ｍ
２及びＭ３は夫々ａ，ｘ５，一ａ４×３及び年〆，を発
生する。

結果として、加算器Ｓ２はａ，ｘ５−ａ４×３十ａ５×
，を形成する。遅延線ＤＬはｙ５が形・成された時刻に
遂行された演算の反転した結果、即ちａ嫌４一ａが２十
を〆ｏを含む。Ｓ３によって形成される補正項はａ，ｘ
５一ａ４×３十年〆・十ａ２均一ａ３×２十ａ６＆とな
る。

この項をｚ鰍こ加算器Ｂ５で加えれば、均ｉ（ａ３十ａ
４）（×３十＆）十ａ，＊＋ａ２均一ａ４×３−ａ３×
２十年Ｘ，十熱×。

ニａ，Ｘ５十ａが４十ａ３×３十ａ４×２十も×，十熱
×ｏ が得られる。

次の時刻則ちｉ＝７において、信号ＴＩ＝１となり、ｚ
を形成する回路はｚラニ（ａ，十ａ２）（ね＋Ｘ６） 十（雀十も）（×２十×．） を発生する。

Ｓ３によって発生される補正項は 一ａ２×６一ａ，×５十ａ３×４ 十ａ４×
３一念×２一も×，となる。

Ｓ５の出力から得られるｙのサンプルは ｙ７ニ（ａ，十ａ２）（ｘ５十為） 十（鶴十ａ６）（×，十×２） 一ａが６一ａ，Ｘ５十ａ３×４十ａ４×３‐秘２‐聡ｌ ＝ａ，×６十角卒５十ａ３×５ 十ａ４Ｘ３十鱗２十体， となる。

上述の過程がｙの他のサンプルを相継いで発生するよう
に繰返される。

第１図は遅延線（若しくはシフト・レジスタ）ＳＲＩ及
びＳＲ２の入力段及び貯蔵段に含まれる各ワード対（例
えばＳＲＩに於ては（ｘ，，私），（柚，ｘ４）・・・
…、ＳＲ２に於ては（ｘ，十神，ｘ２十ｘ，），（＆＋
柚，為十杉）、……）の内の一方のワードのみが各時刻
ＴＩ若しくはＴＩに実際に使用されることを示している
。

本発明は単一のフィル夕を使用して２つの異なる信号を
処理したい場合（この場合には各々の信号のサンプルが
多重化技法の原理に従ってＳＲＩへ選択的に供給されね
ばならない。）用途に於ては特に有用である。しかしな
がら、同じ信号ｘから導かれる２つの信号Ｙ及びＷを同
時に発生するために、本発明の方式で２つのフィル夕の
夫々の係数を選択的に一緒に使用することが可能である
。用いられる用途の形式にかかわらず、必要とされる乗
算器の総数はＴＩ＝１の時に使用される乗算器の数とＴ
Ｉ＝１の時に使用される乗算器の数と和に等しい。第２
図は２つの異なるフィルタ機能を使用して同じ入力信号
ｘを処理するように企図された本発明の実施例である。

それ故、この実施例は２つのフィル夕された信号Ｙ及び
Ｗを発生する。第１の実施例の場合と同じように、ｘの
サンプルが遅延線ＳＲＩへ供給され、連続する２つのサ
ンプルの和が加算器Ａｄから発生され、遅延線ＳＲ２へ
供給される。ＳＲＩは上述したように３つのタップを設
けられている。しかしながら、これらのタップは第１組
の乗算器Ｍ１，Ｍ２及びＭ３へ接続されるばかりでなく
第２組の乗算器Ｍ１，Ｍ２及びＭ３へ接続されている。
第１組の乗算器からの出力は乗算器ＳＩ及びＳ２で一緒
に加算され、又第２組の乗算器からの出力は他の２つの
加算器Ｓ′１及びＳ′２で一緒に加算される。Ｓ′２の
出力は反転器１′２及び１ワードを貯える遅延線ＤＬ′
２の夫々の入力へ接続されている。１′２の出力はＴＩ
＝１のとき動作されるゲートＧ３及びオア回路０１！を
経て加算器Ｓ６の２入力の内の１入力へ、又ＴＩ＝１の
とき動作されるゲートＧ８及びオア回路０３１を経て加
算器Ｓ′６の２入力の内の１入力へ接続されている。

Ｓ２の出力はＴＩ＝１のとき動作されるゲートＧ６及び
オア回路０２１を経てＳ６の第２入力へ、又ＴＩ＝１の
とき動作されるゲートＧ９及びオァ回路０４１を経てＳ
′６の第２入力へ接続されており、又反転器１２の入力
へ接続されている。反転器１２の出力は１ワードの貯蔵
容量を有する遅延線ＤＬ２の入力へ接続されている。Ｄ
Ｌ２の出力はＴＩ＝１のとき動作されるゲートＧ５及び
オア回路０２１を経てＳ６の第２入力、又ＴＩ＝１のと
き動作されるゲートＧＩＯ及びオア回路０４１を経てＳ
′６の第２入力へ接続されている。頃ｚを形成するため
の他の乗算器Ｍ′４がある。

Ｍ′４からの出力は乗算器Ｓ′４によってＭ４及びＭ５
からの出力へ加えられる。Ｓ４の出力はＴＩ＝１のとき
動作されるゲートＧＩを経て加算器Ｓ７の２入力の内の
１入力へ、又ＴＩ＝１のとき動作されるゲートＧ２を経
て加算器Ｓ′７の第１入力へ接続されている。Ｓ６及び
Ｓ′６の出力は夫々Ｓ７及びＳ′７の第２入力へ接続さ
れている。Ｓ７及びＳ′７からの出力は夫々出力信号Ｙ
及びＷのサンプルを発生する。第１及び第２のフィルタ
演算に対応する係数は夫々ａ，乃至る及びＱ乃至ｂ６と
して示される。

これらの係数は後で定義されるシーケンスに従って乗算
器の入力ＣＩ乃至Ｃ９へ供給される。既述の諸式から次
式 ｙｉ：ｙざ十ｙ； Ｚｉ＝ｙｌ十ｙＡ，十ｙ手−， が導かれる。

従って、次式のように書き表わし得る。

但し、ｚ仙及びｚ（ｙ）は夫々フィルタｗ及びｙに関係
付けられる主項を表わしている。

そして演算過程は上述した方式で続く。

ｚを形成する演算装置の部分は関数Ｙ及びＷに選択的に
必要になり、そして係数“ａ”を使用してｚ（ｙ）を、
それから係数“ｂ”を使用してｚ（Ｗ）を選択的に形成
する。

同機に、補正項の内の偶係数項及び奇係数項を形成する
演算装置の部分は次のサンプルが形成されるまでこのよ
うに形成された項が貯えられるならばＹ及びＷに選択的
に必要になる。次の表は係数及び加算器Ｓ′２及びＳ２
から発生される情報の時間に関しての分布を示している
。

例えば、時刻ｉ十１におけるサンプルＹｉ＋，は次の方
式で形成される。Ｓ′２からの出力は１′２によって反
転され、一Ｙ≧十２を形成し、これはＴＩ＝１になるこ
とによってＳ６の第１入力へ供給される。ＤＬ２の内容
、即た一ｙ亨はＳ６の第２入力へ供給されＳ６の出力−
Ｙ亀２−ｙＮまＳ７の第２入力へ供給されＳ７の第１入
力はｚ偽）を受け取る。それ故、加算器Ｓ７はを発生す
る。

その間、ＤＬ′２からの出力、即ちＷ件，はＳ′６の第
１入力へ供給され、Ｓ′６の第２入力はＳ２からの出力
則ちＷ＾，を受け取る。

Ｓ′７の第１入力は論理的な０のレベルにあるから、Ｓ
′６からの出力、即ちＷｉ＋，は変えられないままＳ′
７を通過する。従って、Ｎ個のｎ係数を有するフィル夕
を使用して単一の信号を処理したい場合には、本発明は
乗算数を総数でＮｎ／４の乗算数だけ減少させることが
できるということが認められる。

【図面の簡単な説明】

第１図は本発明の１つの実施例を示す図、第ｌａ図はク
ロック信号ＴＩの動作を例示する波形図、第２図は本発
明の第２の実施例を示す図である。 ＳＲ１，ＳＲ２・・・遅延線、Ｍ１，Ｍ２，Ｍ３，Ｍ４
，Ｍ５・・・乗算器、ＳＩ，Ｓ２，Ｓ３，Ｓ４，Ｓ５・
・・加算器、ＤＬ・・・遅延線。 ＦＩＧ．ｌ ＦＩＧ．ＩＱ Ｃ〕 く〇 一一

Claims (1)

1. 【特許請求の範囲】 １ 各出力信号サンプルを一連の入力信号サンプルから
   導くフイルタにおいて、（ａ） 各入力信号サンプルの
   値を先行する入力信号サンプルの値へ加算して和（ｘ＿
   １＋ｘ＿０，ｘ＿２＋ｘ＿１，ｘ＿３＋ｘ＿２，ｘ＿４
   ＋ｘ＿３，ｘ＿５＋ｘ＿４，ｘ＋ｘ＿５，……）を作る
   加算手段と、上記加算手段で作られた和をクロツク信号
   Ｔ１及び＠Ｔ１＠毎にシフト貯蔵する貯蔵手段ＳＲ２と
   、上記貯蔵手段の１つおきの各段（ｘ＿１＋ｘ＿０，ｘ
   ＿３＋ｘ＿２，ｘ＿５＋ｘ＿４，ｘ＿７＋ｘ＿６，……
   ）から貯蔵内容を取出し得る取出手段と、クロツク信号
   Ｔ１毎に上記１つおきの段のうち各偶数番目の段から取
   出される貯蔵内容（ｘ＿３＋ｘ＿２，ｘ＿７＋ｘ＿６，
   ……）に対しフイルタ係数の和（ａ＿３＋ａ＿４，ａ＿
   ７＋ａ＿８……）を夫々乗じて〔（ａ＿３＋ａ＿４）（
   ｘ＿３＋ｘ＿２），（ａ＿７＋ａ＿８）（ｘ＿７＋ｘ＿
   ６），……〕重み付けし且つクロツク信号＠Ｔ１＠毎に
   上記１つおきの段のうち各奇数番目の段から取出される
   シフト後の貯蔵内容（ｘ＿２＋ｘ＿１，ｘ＿６＋ｘ＿５
   ，……）に対しフイルタ係数の和（ａ＿５＋ａ＿６，ａ
   ＿１＋ａ＿２，……）を夫々乗じて〔（ａ＿５＋ａ＿６
   ）（ｘ＿２＋ｘ＿１），（ａ＿１＋ａ＿２）（ｘ＿６＋
   ｘ＿５），……〕重み付けする乗算手段と、上記重み付
   けされた値をクロツク信号毎に夫々加算する加算手段と
   を含む主項を発生する装置と、（ｂ） 上記フイルタの
   入力へ供給される入力信号サンプルの値（ｘ＿０，ｘ＿
   １，ｘ＿２，ｘ＿３，……）をクロツク信号Ｔ１及び＠
   Ｔ１＠毎にシフト貯蔵する貯蔵手段ＳＲ１と、上記貯蔵
   手段の１つおきの各段（ｘ＿１，ｘ＿３，ｘ＿５，……
   ）から貯蔵内容を取出し得る取出手段と、クロツク信号
   Ｔ１毎に上記１つおきの段から取出される貯蔵内容（ｘ
   ＿１，ｘ＿３，ｘ＿５……）に対しフイルタ係数（ａ＿
   ５，−ａ＿４，ａ＿１，……）を夫々乗じて（ａ＿５ｘ
   ＿１，−ａ＿４ｘ＿３，ａ＿１ｘ＿５，……）重み付け
   し且つクロツク信号＠Ｔ１＠毎に上記１つおきの段から
   取出されるシフト後の貯蔵（ｘ＿２，ｘ＿４，ｘ＿６，
   ……）に対しフイルタ係数（−ａ＿６，ａ＿３，−ａ＿
   ２，……）を夫々乗じて（−ａ＿６ｘ＿２，ａ＿３ｘ＿
   ４，−ａ＿２ｘ＿６，……）重み付けする乗算手段と、
   上記重み付けされたサンプルをクロツク信号毎に夫々加
   算する加算手段と、処理されつつあるサンプルに先行す
   るサンプルが形成されたクロツク信号時に上記重み付け
   られた各々のサンプルの加算値を貯える装置と、上記貯
   える装置の内容を反転して上記重み付けられた各々のサ
   ンプルの加算値に加える手段とを含む、補正項を発生す
   る装置と、（ｃ） クロツク信号Ｔ１及び＠Ｔ１＠別に
   上記主項と上記補正項とを加え合わせる手段とを含むフ
   イルタ。