[go: up one dir, main page]

JPS60501634A - 平担な活性層を有するレーザ・アレーの製造方法 - Google Patents

平担な活性層を有するレーザ・アレーの製造方法

Info

Publication number
JPS60501634A
JPS60501634A JP59502065A JP50206584A JPS60501634A JP S60501634 A JPS60501634 A JP S60501634A JP 59502065 A JP59502065 A JP 59502065A JP 50206584 A JP50206584 A JP 50206584A JP S60501634 A JPS60501634 A JP S60501634A
Authority
JP
Japan
Prior art keywords
layer
phase
substrate
semiconductor laser
laser array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59502065A
Other languages
English (en)
Other versions
JPH0573075B2 (ja
Inventor
ボテツ,ダン
コノリー,ジヨン チヤールズ
Original Assignee
ア−ルシ−エ− コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ア−ルシ−エ− コ−ポレ−ション filed Critical ア−ルシ−エ− コ−ポレ−ション
Publication of JPS60501634A publication Critical patent/JPS60501634A/ja
Publication of JPH0573075B2 publication Critical patent/JPH0573075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/813Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223Buried stripe structure
    • H01S5/2232Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H01S5/2234Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223Buried stripe structure
    • H01S5/2237Buried stripe structure with a non-planar active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 位相ロックド半導体レーザ アレーおよびその製造方法 この発明は、個々の光学的フィールドが相互に作用し合って単一のコヒーレント な出力光ビームを発生す、る半導体レーザの単一板(モノリシック)アレーに関 するも一般に半導体レーザは反対導電形式の被覆領域間に薄い活性領域が形成さ れた半導体材料の本体からなる。このようなレーザからの出力を大きくするため に、活性領域の反射係数と被覆層の反射係数との中間の反射係数をもった案内層 が上記被覆層の一方と活性領域との間に挿入されている。活性層で発生された光 は、活性層と案内層の両方を伝播して、本体の放射面においてより犬き々ビーム が形成される。薄い活性層は、横方向の振動、す々わち層の面に垂直な方向の振 動を基本光学モードに制限する。横方向、層の面内の方向、およびレーザ面間の 線に垂直な方向では、同じような制限は存在せず、一般には幾つかの異った光学 モードで同時に振動が生ずる。
振動を横方向の基本光学モードに制限する光学的ウェーブガイドを生成するレー ザ構造中に横方向の変化を導入することが有効であることが判った。基体中の単 一チャンネル上に液相エピタクシによって形成されたチャンネル化基体レーザは 、層の厚みの横方向の変化によって形成され、堤だチャンネル上の放射領域の側 部にある吸収基体にきわめて接近した光学的ウェーブガイ1ごを持っている。し かしながら、電流の横方向の流わはチャンネル上の放射領域に自動的に制限され ず、むしろチャンネルの側部における基体の方向に流fqる傾向かある。この横 方向の電流の流れを制限するために、一般にはチャンネルの側部における基体中 または」二層中に逆バイアスされたP−N接合が形成される。参考とじてと5に 示されている米国特許第4 、34’7 、486号においで、ボテノ(Bot ez )氏は、基体の表面中に1対のチャンネルを有し、そftらの間にメサを 有するレーザを開示している。このチャンネル化された表面を覆う層は、平面1 だけ凸面にχ」する場合とは逆に凹面上で急速な液相エピタクシ成長する傾向が あることから、その厚みは横方向に変化している。。
この構成はメサ上の領域に電流が流れるのを制限し、寸だ層の厚みが横方向に変 化しているから、40 ミIJワット以上の出力に才で、メサ」二全体にわ/こ って発振を基本ンテラル(横方向)モードに制限している。
コヒーレント光ビームの出力を個々のレーザの能力以上に増大させるために、個 々のレーザの発振モードが互いに結合されて単一の位相ロックされた結合さねた 発振器を構成する、一定間隔で離れた分離形レーザ装置のモノリシック・アレー が提案されている。このようなレーザは、パルス・モードでのみ動作する平板状 基体上に)Y′坦な・層を有する縞状酸化物で特定されたアレーと、放射領域が 基体上のメサを覆っている〆す形ウェーブガイ1“・レーザのアレーとを含んで いる。このアレーはパルス的動作では位相ロックド・モードで動作するが、持続 波動作では部分的にのみ位相ロックされる。米国特許第4.385.389号明 細書中でボテツ氏は、基本的なラテラル・モーモで持続波動作することのできる 米国特許第4・34′7・486号明細書に示されている形式の複数の分離形レ ーザ素子からなる位相ロックド・アレーを示している。
このアレーでは、個々の装置はラテラル放射の高い漏洩をもっているから、アレ ーの個々の素子の発振モード間の結合は比較的長い距離にわたって生ずる。しか しながら、チャンネル対を使用しまた層の彎曲のために必要となるポテツ氏のア レーの内部素子間の大きな間隔は、遠視野像におけるローブの数が多く彦るため 好ましくない。
従って、放射素子間の間隔が最小で、しかもOoでピークを示す単一の狭いビー ムで動作する位相ロックド・レーザ・11ノーを提供することが望寸しい。
発明の概要 位相ロックド・財−ザ・アレーは、表面に実質的に平行な複数のチャンネルを有 する基体を含んでいる。第1の被覆層、案内層と活性層とからなる空胴層、およ び第2の被覆層は基体の表面とチャンネル上に頃次重なり合っている。チャンネ ル上の第2の被覆層上に広い面積の電気接触部が設けられている。
各別のチャンネル上の個々の発振器は、主として案内層内においてそれらの瞬間 的な電界の重畳によって互いに結合されている。別々のチャンネル上に形成され たウェーフカイドは出方の広範囲にわたる高次ラテラル・モードの発振を抑制す る。広い面積の電気接触部を設けることにより、電流をチャンネル上の領域に制 限する必要なく、また閾値電流をそれ程増大させることなく、チャンネルを横切 って充分に一様な電流分布を与えることができる。
この発明はまたチャンネルの形成された基体上に平坦な活性層と案内層とを有す るレープ′・アレーを作る方法を含んでいる。この方法は、基体の表面上に、表 面に複数の波形を有するメサを形成し、続いて液相エピタクシによってチャンネ ル上に第1の被覆層、活性層、第2の被覆層を順次に被着し、さらに広い電気接 触部を形成する工程を含んでいる。被着の初期工程期間中に波形部分の凸面部分 がメルトバックすることにより、陸部分と共の層の成長を遅らせ、それによって チャンネルの形成された表面上に平坦な層を形成することができる。
図面の簡単な説明 施例の斜視図である。
第2図および第3図はこの発明の位相ロンクド・アレーの第2および第3の実施 例の断面図である。
第4図乃至第6図(は表面にチャンネルをもったメサの形成の個々の工程におけ る基体の断面図である。
好ましい実施例の詳細な説明 各図面において、この発明の別々の実施例における同じ素子には同じ参照番号が 付されている。
第1図において、レーザ・アレー10は一定間隔の平行な端面14を有する単結 晶半導体材料の本体12からなり、端面上4はレーザ波長の光を反射し、端面1 4の少なくとも一方はそこから光が放射されるように部分的に透明になっている 。本体J2はまた端面14間にこれと垂直に伸ひる一定間隔の実質的に平行々側 面16を有している。
本体]2は一定間隔の平行な第1お・よび第2の主表面20.22を有し、これ らの主表面は端面14および側面16のそハぞれの間に双方と垂直に伸びている 。第1の主表面20には表面24を有するメサ23が形成されている。一定間熱 の実質的に平行な複数のV字形のチャンネル26は、端面14間に表面24から メサ23へある距離伸びている。第1の被覆層2Bは基体およびメサの表面20 .24−をそれぞれ覆っており、且つチャンネル26を満たしている。第1の被 覆層28を覆う案内層32と案内層32上を覆う活性層34とからなる空胴領域 3ofd第1の被覆層2B上に形成さねている。
第2の被覆層36は空胴領域30上に形成されており、蓋板層38は第2の被4 16上υて形成されている。チャンネル26上を通って伸びる開孔42を有する 電気絶縁層40は蓋板@38十に形成されている。広い面積の電気的接触部44 は開孔42の領域内の被覆層38および電気絶縁層40上に形成されている。基 体の電気的接触部irsにI基体18の第2の主表面22上に形成されている。
第2図に示すレーザ・アレー]、oo if: zチャンネルコ02が基体18 の実質的に平坦な主表面104に入り込む距離伸びている点で第1図のアレーコ −0と異っている。1だチャンネル102はその底か平坦である点でアレー工O のチャンネル26と異っている。
第3図に示すレーザ・アレー200は、V字形チャンネル202が基体18の実 質的に平坦な主表面204に入り込む距離伸びている点でアレーlOと異ってい る。アレー200は、被覆層2日および36、案内層32、および活性層34が 横方向に厚さが変化し、」−記案内層32および活性層34はチャンネル202 上で最も厚くなっている点でアレーlOおよび100と異っている。
この発明のレーザ・アレーは必要な反射係数の差をもったGaAs 、 AlG aAsのような材料で形成されている。これ以外にInp 、、 GaおよびA sのような他のIII族あるいは■族の元素を使用することもできる。テレー〇 特定の層のだめに使用することのできる合金は、活性層34−の反射係数34が 案内層32の反射係数よりも大きく、案内層32の反射係数は被覆層28および 36の反射係数よりも大きくなるようにされている必要かある。
基体18および第1の被覆層28は一方の導電形式であり、第2の被覆層36お よび蓋板層38は反対の導電形式である。
空胴領域30では、案内層32と活性層34の位置は互いに交換することができ る。案内層32は第1の被覆層28と活性層34との間に位置していることが好 ましく、この場合は、第]の被覆層2日と同じ導電形式をもっている。ある場合 には、案内層32は活性層34と第2の被覆層36との間に配置、されており、 この場合は案内層32は第2の被覆層硲6と同じ導、電形式をもっている。
基体」8は、(100)結晶学面と平行な第1の主表面20を有するN形GaA sからなることが好ましい。基体はとの配向とずれていてもよいが、(100) 面を使用することが望外しい。チャンネルは一様な間隔であることが望ましく、 丑だ一般に約1.5μm(ミクロン)乃至2.4571mの間にあり、表面20 における幅は、約4μm乃至6/imのチャンネルの相互間の代表的な中心間の 間隔が約3.5μm乃至4.5/1mとなっている。上記以上の中心間距離も有 効であるが、その場合は他の寸法はそれに従って変化する。一般にチャンネルV 字形でそれらの間に平坦な表面をもっている。これ以外にチャンネルは第2図に 示すような平坦な底のチャンネルのよう々他の形状であってもよい。
第1の被覆層2日、は一般にN形のA IYGa + r A sによって構成 され、Vは約0.20乃至0.45、好ましくは約0.25乃至0.35である 。この層28はチャンネル間の陸部分上では比較的薄く、約0.1μm乃至0  、4.#mの間にあり、一般には約0.2571mの厚みで、チャンネル内を満 たしていることが望外しく、その上に次の層が被着される第1の被覆層28の平 坦な表面を形成している。あるいは第1の被覆層28の被覆を、チャンネルが満 たされず、そのため第1の被覆層28の表面が彎曲するように制御される場合も ある。
案内層32は一般にN形のAlx G a 1□Asによって形成され、Xは約 0.]5乃至0.30の間、好寸しくけ約0.18乃至0.25の間にある。こ の層は通常は平坦で、その厚みは約0.3.#m乃至0.6μmの間、好捷しく は約0 、4μmである。第3図に示すように層が平坦でなければ、チャンネル 上では通常約0.3μm乃至0.6.l1mの厚み、チャンネル間の陸部分上で は約0.1μm乃至0.4/Zmの1厚みである。
活性層具は通常Al、Ga、 、Asによって構成されており、yは約o、o乃 至0.15の範囲、好なしくは約0.03乃至0.12の範囲にあり、ドープさ れて、いないことが好ましい。活性層34が平坦であれば、一般には約0.05 pm乃至0 、12.!1mの厚さである。もしそ7hが逃゛曲した表面−Lに 形成されておれば、通常チャンネル上では約0.05μm乃至0112μmの厚 みであり、チャンネル間の平坦な陸部分上ではさらに薄いが、0ではない。
第2の被覆層36は一般にP形のA ]、z G’a + Z A sによって 構成され、2は約0.25乃至0,45の間にあり、好ましくは約0.28乃至 0.35の範囲にある。この層は一般には約0.18μm乃至1.5μmの範囲 の厚みである。
蓋板層38は一般にP形のGaAsによって構成へれ、下層の半導体桐料と上層 の金属接触部との間を容易に電気的にオーム接触するために使用されている。こ の層は通常約0.5メm乃至1.0kmの厚みである。
電気的絶縁層40は、酸素あるいは蒸気中でシランのより うなシリコン含有ガスの熱的分解によって蓋板層38上に被着された2酸化シリ コンから碌ることか好ましい。開孔40は、標準の写真石版マスキング技法およ びエンチング処理を使って電気的絶縁層を貫通して蓋板層3日にまで形成されて いる。次いで広い面積の電気的接触部44が開孔42に露出された蓋板層38上 に被着される。広い面積の電気的接触部44は順次に蒸発されたチタン、白金、 および金によって形成されることが好捷しい。基体1日の主表面22」二にはす すと銀を順次蒸着、焼結し、さらにニッケル層および金の層をめっきすることに より基体用の電気接触部4−6が被着される。米国特許第4.178.564号 明細書中でラダニ(Ladany)氏他が述べているように、アレーの放射端面 14は通常レーザ光の波長の約A波長の厚みのAl2O3あるいは同様な材料の 層によって被覆されている。米国特許第3.701.04’7号明細書中でカブ ラン(Caplan)氏他が述べているよう1て、反対側の端面14は金層で被 覆された5102のような電気絶縁物からなる反射面で便われている。あるいは 米国特許第4,092,659号明細書中でエテンバーグ(Ettenberg )氏が述べているように、鏡は多層反射面であってもよい。これら3つの米国特 許は本明細書中で参考として引用されている。
この発明のレーデ・アレーは、周知の写真石版マスキング技法およびエツチング 処理を使用し、次いで本明細1中に参考として引用されている米国特許第3.7 5+3.801号明細書中でロックウッド(LOCkWOOd)氏他が示してい る標準の液相エピタクシ技法によってチャンネルを形成し、さらに米国特許第4 .34’7,486号明細書中でボテツ(Botez )氏が述べている方法に よってチャンネルを含む基体表面上に層を被着して構成される。チャンネルを形 成するだめのエツチング処理は、特定の結晶学配向を有する表面の選択的な化学 的エツチング寸だはイオン・エツチングを含むことができる。これらの技術は当 技術分野で周知である。
上記の方法以外に第4図および第5図に示すように先づ一連の隣接するV字形の チャンネルを形成し、それに体300は、好捷しくはその(コ、oo)結晶学面 の主表面302上に形成された5102のよう々耐エツチング材料からなる複数 の縞304を有している。縞は標準の写真石版マスキング技法およびエツチング 処理を使用して形成され、好ましくは(100)配向面上に(01イ)結晶学方 向に沿って配列されている。次いで基体の露出しだ表面上に選択的々エツチング が施こされて第5図に示すようなV字形のチャンネルが形成される。V字形のチ ャンネル402は、縞304を支持するだめに元の表面の小部分のみが残留する 点に才で上記縞304の下をエツチングすることによって形成される。縞の領域 外の表面302も除去されて新しい表面404が形成され、表面に複数の波形を もった〆すが残存する。
波形表面を有する基体(寸前記ロックウッド氏他が述べているような液相エピタ クシ装置中に挿入され、溶液に接角虫され、その溶液からチャンネル402およ び表面404に第1の層が被着されるっ液相エピタクシ被着処理の始期で生ずる 一連の事象は溶液の特性および溶液に接、触する基体表面の形状に強く依存する 。最も簡単な場合は、被着されるべき元素の飽和溶液および基体材料に対する溶 剤である元素が平坦な表面と接触される。この点では基体と溶液は平衡している ので、被着も基体のメルトバックも生しない。次に基体と溶液の組合わせが冷却 されると、溶液は過飽和状態になり、被着が生ずる。
しかしながら、表面が平坦でなく局部的に変化した曲率半径をもっていると、接 触溶液の飽和度も局部的に変化する。溶液が平坦な面に対して丁度飽和している と、表面の凹面部分では過飽和状態になり、表面の凸面部分では未飽和状態にな る。従って、表面の彎曲部分上では2つの効果が生ずる。先づ第1に、溶液が過 飽和状態)である表面の凹面部分では被着が起り、第2に溶液が未飽和の表面の 凸面部分では溶解が生ずる。
これらの原理を第6図に示すような基体300の波形表面上に適用すると、波形 の凸面部分、すなわちチャンネルを形成する突出部の尖端はメルトバックを受け 、チャンネルを形成する波形の凹面部分相互間の平坦な陸部分を形成する。この メルトバックは新しく形成された陸部分上の成長を遅らせる。成長はチャンネル 402内で進行し、所定時間の経過後はチャンネル402上の被着層の表面と陸 部分502の表面は平坦になる。その後は成長は全平坦面上で一様に行なわれる 。
溶液の温度、使用される過冷却の程度、冷却率を注意深く制御することにより、 チャンネル上に平坦な層を形成するように波形表面上KAIGaAa被覆層を被 着することができるということが判った。特に、初期成長温度として、一般に’ 700’C乃至soo’c、好寸しくけ約760”Cの溶液が平衡する温度を使 用すべきであることが判った。溶液および基体が低温に冷却される温度の範囲は 約2°C乃至10’Cの間、好ましくは4°C乃至5°Cの間である。冷却速度 は毎分的0.5°C乃至5℃、好ましくは1°Cである。
この温度の範囲では、成長速さは、一般に使用される850°C乃至950°C の間の成長温度の範囲よりも著しく遅い。さらに、凸面のメルトバックを制御す ることができ、また平坦な表面を形成するようにチャンネル内の充填はより一層 容易に生ずる。温度が高くなればなる程、砒素の損失による波形表面の熱分解率 はより高くなる。
小間隔のレーザの位相合わせされたアレーを構成するための新規な方法の工程は 、両端面間に伸びる波形の軸とである。一般には、被着されるべき元素を含む溶 液は、本明細書中で参考として引用した米国特許第3 、 ’741 、825 号明細書中でロックウッド(Lockwood )氏他が述べているようにソー ス・ウェハと接触して第1の温度で平衡している。溶液および基体は、凹表面お よび平面部分に対しては過飽和成長状態を生成し、凸表面部分に対しては僅かに 未飽和成長状態となるような温度範囲を通じて別々に冷却されることが好ましい 。溶液と基体は、ウェハを摺動させて溶液と接触させることにより接触され、・ それによって、波形部分の凸部または尖頭部の部分的なメルトバックを生じさせ 、波形部分の凹部すなわちチャンネル相互間に陸部分を形成する。第1の被着層 の被着がはじまり、また被着された層の平坦な表面が元の波形部分の凸部および 凹部上に形成される才で」二記第1の被着層の被着が継続する。次いて標準の液 相エピタクシ技法を使用してこの平坦な表面上にレーザ・アレーの残りの半導体 層が被着される。
順バイアス状態でレーザ・アレーを動作させると、活性チャンネル全体にわたっ て横方向(で伸びる広い面積の電気的接触部を通して電流が流れ込む。活性領域 の各チャンネル上でレーザ発生動作が生じ、各チャンネル上の活性層および案内 層の両方の内部でレーザ光ビームが伝播する。個々の発振器からの放射は、一般 にこの形式の単一発振に必要とされるような、電流をチャンネル上の活性層の部 分に閉じ込めるために何らの横方向の導電度の変化をも使用することなく基本的 ラテラル・モードであることが判つン逅。チャンネル間の陸部分」二の活性層お よび案内層にきわめて接近した吸収基体と結合された広い面積の接触部からの一 様な電流の組合7;っせけ基本的なラテラル・モードでのみ発振を牛じさせるの に充分であ4 ることは明らかである。この構成において、個々の発振器を互いにきわめて接近 させることにより、閾値電流が過大になるという損失を受けることなく上記の点 が可能である。
隣接するチャンネル上の発振器間の結合は、それらの瞬間的な光学場の重畳によ って行なわれる。この結合は、結合された発振器の各々が基本的ラテラル・モー ドで発振し、端面に直角な単一の出力ビームを発生することのできる発振器間で 00の位相シフトで行なわれる。あるいは、基本モードで発振する発振器に対し て、発振器の横方向の分離によって約5°乃至10?の角度だけ離れた出力ビー ム中に1対の対象的出力ローブを生じさせることのできる発振器間で180℃位 相シフトで結合を行なうこともできる。
この発明を次の例によって説明する。しかしこの発明は次に説明する詳細な例に 限定されるものではない。
この発明の方法を使用して9素子位相ロックド・レーザ・アレーを構成した。N 形GaAs基体ウェハの(100)表面上に、5IO2から彦る3/1mの縞相 互間に2.Jimの開孔を含む縞の群を有するマスクを形成した。縞の長手方向 は基体の(011)結晶学方向に沿って配列されている。次いで基体は、H2S O4:8H,、,0□:8H,Oからなるエツチング溶液中でエツチングされ、 チャンネル群が形成される。5in2の縞のエツチングで深さが約2.2ノ1m 、中心間の間隔が5ノ1mの15 はゾ3角形のチャンネルを形成する。チャンネル頼域の外側の材料も取除かれて 、基体材料の3角形の部分は各セントに対する基体の残りの部分のエツチングに よって形成された表面から突出する。
次いで、]一つのピン(容器)に3グラムのGa 、 25ミリグラム(mg  )のGaAs 、、1.9ミリグラムのA1.200ミリク゛ラムのSnを混ぜ 合わせて調整された庵液を含むロンクララF氏他が述べている形式のマルチ−ビ ン・ポートニ基体を挿入する。溶液は760℃でソース・ウエノ・に対して平衡 している。次いで、基体と第1の被覆層用の成長溶液は、毎分約1 ’Cの割合 で760℃の初期温度から約4°C乃至5°C個々に冷却される。次いで第1の 被覆層を被着させるために基体と溶液を接触させる。最初3角形の突出部分は約 1.37tmだけメルトノ<ツクされ、0.9ノ1mの深さの3角形のチャンネ ルがそれらの間の平坦な陸部分と共に形成される。次いで層の被着が行なわれて 、次の順序で層、すなわち、酸部分上に0.25ノ1mの厚みのN形のA1.3 G a o 、y A s層、O,ミprnの厚みのN形A l o 、 22  G a o 、 78 A Sの案内層、0.06.Amの厚みのA10.0 7Ga[,93””活性層、Q、8.Ijrnの厚みのP形のAlG、35Ga Q、65”’の第2の被覆層、および0.3μmの厚みのP形のGaAs M板 層が被着される。蓋板層−ヒに約0 、1)imの厚みの8102絶縁層が被着 され、次いで標準の写真石版およびエツチング技法を使用してチャンネル」二に 広い面積の接触部用の50.I’mの幅の開孔が形成される。真空蒸着によって 酸化物および蓋板層上にTi、PL。
Auが被着される。AgおよびSnの真空蒸着とそれに続く焼結工程によって基 板の電気的接触部が形成される。次いでこの基板はN1でめっきされ、さらにA uで被覆される。
次いでウェハは短冊状に割られる。短冊の第コ、の面は約0 、2’i’、lj mの厚みのAI、tOjで被覆され、第2の面は6層の誘電体積層反射層で被覆 される。次いで、短冊から作られた個々のダイスは試験用に組立てられる。
装置はl KHzの周波数の持続波の’1oons (ナノ秒)のパルスを使用 してパルス・モードで試験される。個々の装置は250ma乃至400maの閾 値電流を示し、最高4001のピーク・パルス出力、最高80mwの持続波出力 を示したつ試験された幾つかの装置は1800の位相シフト動作と一致する20 −ブの遠距離電磁界(フラウンホーファ領域)パターンを示した。他の装置はパ ルス・モード動作で00の位相シフト動作の乍−ロープ特性を示した。これらの 遠距離電磁界パターンの特性は、放射素子間の結合が駆動レベルの増加と共に増 加することが示す持続波出力の増加によって改善された。
補正書の翻訳文提出書 (特許法第184条の7第1項) 昭和60年2月15日 区 特許庁長官 志 賀 学 殿 A 特許出願の表示 PCT/US84100548 !1発明の名称 位相ロックド半導体レーザ・アレーおよびその製造方法3、特許出願人 住 所 アメリカ合衆国 ニューヨーク州 10020ニユーヨーク ロックフ ェラー プラサ30名称(’75’7)アールシーニー コーポレーション≠代 理人 住 所 郵便番号 651 神戸市中央区雲井通7丁目1番1号 よ 補正書の提出年月日 1984年9月119日 衣 添附書類の目録 (1) 補正書の翻訳文 1通 請求の範囲 (1) レーデ波長の光を反射し、少なくとも一方は部分的に透明な1対の間隔 を尿って平行に形成された端面を有し、且つ第]および第2の反対面の主表面を 有し、一方の主表面にチャンネルを具備した基体を含む半導体材料の本体と、 −に記基体の第1の主表面とチャンネルの表面上形成された第1の被覆層と、 上記第]の被覆層上に形成された案内層と、上記案内層上に形成された活性層と 、 空胴領域上に形成された第2の被覆層と、上記第2の被覆層に対する広い面積の 電気的接触部と、上記基体の第2の主表面に対する第2の電気的接触部とを含み 、 特徴として、上記基体の上記第1の主表面は、上記端面間に伸び、間隔を保って 実質的に平行に形成された複数のチャンネルとそれらの間のメサとを含み、」二 詔広い面積の電気的接触部は上記チャンネル上を横方向に伸び、 上記広い面積の電気的接触部の下のチャンネル上てレーザ発振が生じ、上記チャ ンネルは、これらのチャンネル上のレーザ発振モードが互いに位相ロックド・モ ードとなるような実効的距離だけ間隔を保って形成されている 位相ロックド半導体レーザ゛・アレー。
(2)第1の被覆層はチャンネルを充填し月つ乎坦な表面を有していることを特 徴とする請求の範囲第1項記載の位相ロックド半導体レーザ・アI/−0(3)  案内層および活性層はチャンネル上およびそれらの間のメサ上で実質的に一様 な厚みを有することを特徴とする請求の範囲第2項記載の位相ロックド半導体レ ーザ・アレー。
(4) チャンネルはV字形であり、一様な間隔を保って形成されていることを 特徴とする請求の範囲第3項記載の位相ロックド半導体レーザ・アレー。
(5) チャンネル間のメサは基体の残りの部分の第1の表面から外側に向けて 突出していることを特徴とする請求の範囲第4項記載の位相ロックド半導体アレ ー。
(6) 蓋板層が第2の被覆層」二に形成され、電気的絶縁層が上記蓋板層上に 形成され月つそれを貫通してチャンネル」二に伸びる開孔を有し、上記電気的絶 縁層中の開孔領域中の蓋板層上に広い面積の電気的接触部が形成されていること を特徴とする請求の範囲!]−項記載の位相ロックド半導体レーデ・アレー。
(7)基体および蓋板層はGaAsで構成され、第1および第2の被覆層はAl GaAsの合金で構成され、案内層は上記第」−および第2の被覆層よりも少な い量のアルミニウムを含むAlGaAsで構成されていることを特徴とする請求 の範囲第6項記載の位相ロックド半導体レーザ・アレー。
(8) 〆す上の案内層の厚みはメサ上の第コ−の被覆層」二の厚みよりも犬で あることを特徴とする請求の範囲第3項記載の位相ロックド半導体レーザ・アレ ー。
(9)基体の表面上に第1の層を形成する工程と、基体を・その」二に形成され た第1の層と共に別々の溶液に順次接触さ゛せ、別々の溶液および基体を冷却し て上記第1の層の表面上にレーザの残りの層を被着させる工程とからなり、 特徴として、上記第1の層を形成する工程は基体の表面」−に複数の波形を形成 する工程を含み、上記波形は上記基体の残りの部分の表面から外側に突出してお シ、波形部分を有する基体の表面を第1の溶液に接触させて、波形部分の凸状部 分を部分的に溶解させて上記波形部分の凹状部分間に陸部分を形成し、さらに上 記波形部分の凹状部分お・よび陸部分上に第1の層を、この第1の層が平坦な表 面を持つまで被着させる、平坦な活性層と案内層を有する位相ロックド半導体レ ーザ・アレーを製造する方法。
(10)第1の溶液を形成する工程は、この第1の溶液を平衡温度で平衡化し、 且つ該第1の溶液を低い温度に冷却する段階を含むことを特徴とする請求の範囲 第9項記載の位相ロックド半導体レーザ・アレーを製造する方法。
(11)基体は上記低温にあることを特徴とする請求の範囲第1O項記載の位相 ロックド半導体レーザ・アレーを製造する方法。
(12) 基体はGaAsであり、第コの溶液はAl 、Ga 、、およびAs を含むことを特徴とする請求の範囲第11項記載の位相ロックド半導体レーザ・ アレーを製造する方法。
(13)基体の平坦な部分と接触する溶液が飽和する上記低い温度は約’700 ’C乃至800°Cの間にあることを特徴とする請求の範囲第12項記載の位相 ロンクド半導体レーザ・アレーを製造する方法。
(14) 上記低い諦度は約’l’60℃であることを特徴とする請求の範囲第 13項記載の位相ロックド半導体レーザ・アレーの製造方法。
(15) 平衡状態と低い温度との間の差は約2°C乃至]−〇°Cの間にあり 、冷却速度は毎分約0.5°C乃至5°Cの間にあることを特徴とする請求の範 囲第14項記載の位相ロンクド半導体レーザ・アレの製造方法。
(16)上記温度差は約4°C乃至5°Cの間にあり、冷却速度は毎分1°Cで あることを特徴とする請求の範囲第15項記載の位相ロックド半導体レーザ・ア レーの製造方法。
国際調査報告

Claims (1)

  1. 【特許請求の範囲】 (1) レーザ波長の光を反射し、少なくとも一方は部分的に透明な1対の間隔 を保って平行に形成された端面を有し、且つ第1および第2の反対面の主表面を 有し、一方の主表面にチャンネルを具備した基体を含む半導体材料の本体と、 上記基体の第1の主表面とチャンネルの表面上に形成さ第1た第1の被覆層と、 上記第1の被覆層上に形成された空胴領域と、−に記空胴領域上に形成された第 2の被覆層と、上記第2の被覆層に対する広い面積の電気的接触部と、上記基体 の第2の主表面に対する第2の電気的接触部とを含み、 特徴として、」1記基体の上記第1の主表面は、上記端面間に伸び、間隔を保っ て実質的に平行に形成された複数のヂA′ンネルとそれらの間のメサとを含み、 上記広い面積の電気的接触部は上記チャンネル上を横方向に伸び、 上記広い面積の電気的接触部の下のチャンネル−Lでレーザ発振が生じ、上記チ ャンネルは、これらのチャンネル上のレーザ発振モードが互いに位相ロックド・ モードとなるような実効的距離だけ間隔を保って形成されている、 位相ロックド半導体レーザ・アレー。 (2) 空胴領域は第]の被莫層十に形[戊された案内層と、該案内層上に形成 された活性層とからなることを特徴とする請求の範囲第1項記載の位相ロックド 半導体レーザ・アレー。 (3) 第1の被覆層はチャンネルを充填しており、平坦な表面を有することを 特徴とする請求の範囲第2項記載の位相ロックド半導体レーザ・アレー。 (1)案内層および活性層はチャンネル上およびそれらの間のメサ上で実質的に 一様な厚みを有することを特徴とする請求の範囲第3項記載の位相ロックド半導 体レーザ・アレー。 (5) チャンネルばV字形であり、一様な間隔を保って形成されていることを 特徴とする請求の範囲第4項記載の位相ロックド半導体レーザ・7L/−8(6 ) チャンネル間のメサは基体の残りの部分の第1の表面から外側に向けて突出 していることを特徴とする請求の範囲第5項記載の位相ロックド半導体レーザ・ アレー。 (7)蓋板層が第2の被覆層上に形成さね、電気的絶縁層が上記蓋板層上に形成 されHつそれを貫通してチャンネル上に伸びる開孔を有し、」−記電気的絶縁層 中の開孔領域中の蓋板層上に広い面積の電気的接触部が形成さねていることを特 徴とする請求の範囲第2項記載の位相ロンクド半導体レーザ・アレー。 (8)基体および蓋板層はGaAsで構成され、第]および第2の被覆層はA  ]、G a、A sの合金で構成され、案内層は」二記第1 オ、1: ヒIK  2の被覆層よりも少ない最のアルミニウムを含むAI、GaAsで構成されて いることを特徴とする請求の範囲第7項記載の位相ロックド半導体レーザ・アレ ー。 (9) メサ上の案内層の厚みはメサ上の第]の被覆層上の厚みよりも大である ことを特徴とする請求の範囲第41項記載の位相ロックド半導体レーザ・アレー 。 (10)基体の表面上に第1の層を形成する工程と、基体をその上に形成された 第1の層と共に別々の溶液に順次接触させ、別々の溶液および基体を冷却して上 記第]の層の表面上にレーザの残りの層を被着させる工程とからなり、 特徴として、上記第1の層を形成する工程は基体の表面上に複数の波形を形成す る工程を含み、上記波形は上記基体の残りの部分の表面から外側に突出しており 、波形部分を有す、る基体の表面を第1の溶液に接触させて、波形部分の凸状部 分を部分的に溶解させて上記波形部分の凹状部分間に陸部分を形成し、さらに上 記波形部分の凹状部分および陸部分上に第1の層を、この第1の層が平坦な表面 を持つまで被着させる、平坦な活性層と案内層を有する位相ロンクド半導体レー ザ、アレーを製造する方法。 (11)第1の溶液を形成する工程は、この第1の溶液を平衡温度で平衡化し、 且つ該第]の溶液を低い温度に冷却する段階を含むことを特徴とする請求の範囲 第10項記載の位相ロックド半導体レーザ・アレーを製造する方法。 (I2)基体は上記低温にあることを特徴とする請求の範囲第11項記載の位相 ロックド半導体レーザ・アレーを製造する方法。 03)基体はGaAsであシ、第1の溶液はAI 、 Ga 、およびAsを含 むことを特徴とする請求の範囲第12項記載の位相ロックド半導体レーザ・アレ ーを製造する方法。 (14)基体の平坦な部分と接触する溶液が飽和する上記低い温度は約′700 °C乃至800°C・の間にあることを特徴とする請求の範囲第13項記載の位 相ロックド半導体レーザ・アレーを製造する方法。 (15)上記低い温度は約760°Cであることを特徴とする請求の範囲第14 項記載の位相ロックド半導体レーザ・アレーの製造方法。 (16) 平衡状態と低い温度との間の差は約2°C乃至コ−0°Cの間にあり 、冷却速度は毎分約0.5°C乃至5°Cの間にあることを特徴とする請求の範 囲第コー5項記載の位相ロックド半導体レーザ・アン−の製造方法。 0乃」二記温度差は約4°C乃至5°Cの間にあり、冷却速度は毎分1℃である ことを特徴とする請求の範囲第16項記載の位相ロックド半導体レーザ・アレー の製造方法。
JP59502065A 1983-06-17 1984-04-11 平担な活性層を有するレーザ・アレーの製造方法 Granted JPS60501634A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50548983A 1983-06-17 1983-06-17
US505489 1983-06-17

Publications (2)

Publication Number Publication Date
JPS60501634A true JPS60501634A (ja) 1985-09-26
JPH0573075B2 JPH0573075B2 (ja) 1993-10-13

Family

ID=24010518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59502065A Granted JPS60501634A (ja) 1983-06-17 1984-04-11 平担な活性層を有するレーザ・アレーの製造方法

Country Status (5)

Country Link
EP (1) EP0147417A4 (ja)
JP (1) JPS60501634A (ja)
CA (1) CA1253608A (ja)
IT (1) IT1209541B (ja)
WO (1) WO1985000076A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3486103T2 (de) * 1983-12-01 1993-07-01 Trw Inc Halbleiterlaser.
JPS6167286A (ja) * 1984-09-07 1986-04-07 Sharp Corp 半導体レ−ザアレイ素子
JPS61113293A (ja) * 1984-11-07 1986-05-31 Sharp Corp 半導体レ−ザアレイ装置
JPS61222188A (ja) * 1985-02-28 1986-10-02 Sharp Corp 半導体レ−ザアレイ素子
US4638334A (en) * 1985-04-03 1987-01-20 Xerox Corporation Electro-optic line printer with super luminescent LED source
GB2186115B (en) * 1986-01-31 1989-11-01 Stc Plc Laser array
JPH0232582A (ja) * 1988-07-22 1990-02-02 Oki Electric Ind Co Ltd 集積型半導体レーザとその製造方法
WO2004025357A2 (en) * 2002-09-12 2004-03-25 Avanex Corporation Monolithic optical component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534482A (en) * 1978-09-01 1980-03-11 Nec Corp Manufacturing method for semiconductor laser
JPS5561086A (en) * 1978-10-30 1980-05-08 Xerox Corp Monolithic laser device
JPS5646593A (en) * 1979-09-12 1981-04-27 Xerox Corp Heteroostructure semiconductor laser
JPS57170584A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor laser device
JPS5857771A (ja) * 1981-09-30 1983-04-06 Nec Corp 半導体レ−ザ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346594B2 (ja) * 1974-02-18 1978-12-14
US4023993A (en) * 1974-08-22 1977-05-17 Xerox Corporation Method of making an electrically pumped solid-state distributed feedback laser
US4326176A (en) * 1976-04-16 1982-04-20 Hitachi, Ltd. Semiconductor laser device
GB1570479A (en) * 1978-02-14 1980-07-02 Standard Telephones Cables Ltd Heterostructure laser
GB2046983B (en) * 1979-01-18 1983-03-16 Nippon Electric Co Semiconductor lasers
US4347486A (en) * 1979-10-12 1982-08-31 Rca Corporation Single filament semiconductor laser with large emitting area
US4385389A (en) * 1980-07-14 1983-05-24 Rca Corporation Phase-locked CDH-LOC injection laser array
US4373989A (en) * 1981-11-30 1983-02-15 Beggs James M Administrator Of Controlled in situ etch-back

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534482A (en) * 1978-09-01 1980-03-11 Nec Corp Manufacturing method for semiconductor laser
JPS5561086A (en) * 1978-10-30 1980-05-08 Xerox Corp Monolithic laser device
JPS5646593A (en) * 1979-09-12 1981-04-27 Xerox Corp Heteroostructure semiconductor laser
JPS57170584A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor laser device
JPS5857771A (ja) * 1981-09-30 1983-04-06 Nec Corp 半導体レ−ザ

Also Published As

Publication number Publication date
IT8421015A0 (it) 1984-05-21
WO1985000076A1 (en) 1985-01-03
EP0147417A4 (en) 1987-07-29
CA1253608A (en) 1989-05-02
JPH0573075B2 (ja) 1993-10-13
EP0147417A1 (en) 1985-07-10
IT1209541B (it) 1989-08-30

Similar Documents

Publication Publication Date Title
EP0935321B1 (en) Surface emission semiconductor laser
US5068869A (en) Surface-emitting laser diode
US3996492A (en) Two-dimensional integrated injection laser array
EP0963017B1 (en) Semiconductor emission element and method of manufacturing same
US4641311A (en) Phase-locked semiconductor laser array with integral phase shifters
JPH06104535A (ja) マルチビーム半導体レーザ
US4547396A (en) Method of making a laser array
JPS60501634A (ja) 平担な活性層を有するレーザ・アレーの製造方法
US5574304A (en) Superluminescent diode with offset current injection regions
US4100508A (en) Semiconductor laser having fundamental lateral mode selectivity
US4723252A (en) Phase-locked laser array
US4791651A (en) Semiconductor laser array device
GB2178233A (en) Semiconductor laser array device
JPH0426232B2 (ja)
US5042046A (en) Semiconductor laser device
US4941148A (en) Semiconductor laser element with a single longitudinal oscillation mode
US4815088A (en) Semiconductor laser array device
JPS6016489A (ja) 半導体レーザ装置の製造方法
US4569054A (en) Double heterostructure laser
US4642143A (en) Method of making a double heterostructure laser
JPH0449274B2 (ja)
JPS6215879A (ja) 半導体レ−ザアレイ装置
US4823353A (en) Semiconductor laser array apparatus
JPH02180085A (ja) 半導体レーザ素子の製造方法
JPS63273388A (ja) 半導体レ−ザ