JPS6047213A

JPS6047213A - 記録タイミング補正方式

Info

Publication number: JPS6047213A
Application number: JP15609483A
Authority: JP
Inventors: Mitsunori Joge; 上下　三徳
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-08-26
Filing date: 1983-08-26
Publication date: 1985-03-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は記録タイミング補正方式に関し、特に媒体に記
録されたデータの再生時におけるタイミングずれを補正
する記録タイミング補正方式に関する。

磁気ディスク装置などの磁気媒体における高密度記録を
達成するだめの記録方式としてはデータ語から変換され
る磁気記録用の符号語において１つのビット″１”と次
のビット″′１″の間に少なくとも１つのビット″０”
が入っているセルフクロック可能なＮ　ＲＺ　Ｉ変凋に
よる方式があり、具体的には（１，８）あるいは（２，
７）ラン長制限可変長符号語記録方式（以下１−８コー
ドちるいは２−７コードと略す）と呼ばれといる方式で
あるＯしかしながらこの記録方式は、符号語の最小磁化反転間
隔’Ｉ’ｍ　ｉ　ｎと最大磁化反転間隔Ｔｍａｘとの比
率が大きくなると最悪記録ノくクーンの再生時に大きな
パターンピークシフトが発生し、たとえ目２第１図に示
すように最小磁化反転間隔’Ｉ’ｍｉｎの反転を持つ記
録電流で記録した場合の再生波形（独立波形１０１，１
０２の合成波形）１０３が’ｒｐのピークシフトを発生
し、再生信号からビットに復調する際にデータ誤りを起
こしやすいという欠点を有していた。

本発明の目的は従来の記録方式における欠点を考慮し、
デーク誤シを大幅に低減できる記録タイミング補正方式
を提供することにある。

本発明によれば磁気記録に用いられるデータ語を変換し
た符号語であって、ビット″１″と次のピッｌ−”　１
”との間に含まれる′０”の数が最小ｄ個、最大に１固
であるセルフクロック可能な記録方式において、記録前
の前記符号語のビット位置が、前記符号語の該当ビット
とこれから一方への（ｄ＋１　）ビット目が“１“で、
ら、！７カ・り他方が（ｄ−１−ｎ）ビット間がＩＩ　
Ｏ＋＋が続き（ｄ＋ｎ＋１　＞ビット目が“１′の場合
、１１に対応して記録タイミング補正量を変えることを
特徴とする記録タイミング補正方式が得られる。

直に本発明によれば磁気記録に用いられるデータ語を変
換した符号語でおって、ビット″′１”と次のビット″
１”との間に含まれる０”の数が最小ｄ個、最大に個で
あるセルフクロック可能な記録方式において、記録前の
前記のビット位置が、前記符号語出力該当ビットとこれ
から一方への（ｄ＋１　”）ビット目が′１”であシか
つ他方が（ｄ−１−ｎ　）ビット間″０″が続き（ｄ＋
ｎ＋１　）ビット目が′１”の場合、ｎに対応して記録
タイミング補正量を変えると共に、ｎがｍ以上の場合は
補正量を同一にすることを特徴とする記録タイミング補
正方式が得られる。

さらに本発明磁気記録に用いられるデータ語を変換した
符号語であって、ビット”１′と次のビット″１”との
間に含まれる０”の数が最小ｄ個、最大に個であるセル
フクロック可能な記録方式において、記録前のビット位
置が、前記符号語出力該当ビットが′１”で、１かつこ
れから双方への（ｄ＋１　＞ビット目が′０″である場
合に記録タイミング補正を行うことを特徴とする記録タ
イミング補正方式が得られる。

次に本発明の実施例について図面を参照して説明する。

第７図は本発明の第１の実施例を示す記録タイミング補
正装置を示し、第８図はそのタイムチャヤードを示す。

第７図および第８図において、本実施例は記録方式とし
て２−７コードの記録方式に適用したもので、磁気記録
に用いられるデータ語を変換した符号語がビット“１”
と次のビットとの間に含まれる６°゛０″の数が最小ｄ
（固、最族に個であ゛るセルツクロック可能な記録方式
である。

本実施例は符号語の記録タイミングクロック１と、符号
語のビットシリアル入力データ２とを入力するシフトレ
ジスタ１０と、該シフトレジスタ１０の各出力信号を入
力とし、その出力信号に応じて、タイミング補正した符
号語のビットシリアル信号データ３を送出する。遅延回
路２１〜２４、アンド回路４１〜４６およびオア回路７
１により構成されるタイミング補正回路１５とを含む。

シフトレジタ１０はデータ２をクロック１のタイミング
で順次シフトレジスタ内を転送し、タイミンク補正回路
１５は遅延回路２１〜２４の遅延時間をそれぞれ１．〜
Ｔ！４とし、遅延時間Ｔ！、が最大で、遅延時間Ｔ！４
が最小、すなわち遅延時間Ｔ＊　＜　＞Ｔｔ　２　＞Ｔ
ｔ　ａ　＞Ｔｔ　４を設定する。

このタイミング補正回路１５は、シフトレジスタの出方
信号（１）と（２）が′０″で出力信号（５）と（８）
がが１”のとき、すなわちデータが００００１００１の
パターンのとき、シフトレジスタの出力信号５が遅延回
路２１、アンド回路４１、オア回路７１を通して最も遅
いタイミングＤ２で、データ３を出カル、ままたシフト
レジスタの出力信号（１）と（５）と（８）が′１”で
出力信号（２）が０”のとき、すなわち、データが１０
００１００１のパターンのとき、シフトレジスタの出力
信号（５）が遅延回路２２、アンド回路４２、オア回路
７１を通して２番目に遅いタイミング（Ｄｌ）でデータ
３を出力するように構成されている。

更にこのタイミング補正回路５１はシフトレジスタの出
力信号（２）と（５）と（８）が′１″のときまだは出
力信号（５）が“１″で出力信号（２）と（８）が０”
のとき、すなわちデータ１００１００１または０００１
０００のパターンのとき、シフトレジスタの出力信号（
５）が遅延回路２３、アンド回路４３またｒ↓４４、オ
ング補正回路１５はシフトレジスタの出力信号（２）と
（９）が１′”で出力信号（８）が０”のとき、すなわ
ちデーテ１００１０００１のパターンのとき、シフトレ
ジスタの出力信号（５）が遅延回路２３、アンド回路４
５、゛オア回路７１を通して２番目に早いタイミング（
Ｅｌ）で、データ３を出力し、まだ、シフトレジスタの
出力信−号（２）と（５）が１”で、出力信号（８）と
（９）が”０”のとき、すなわちデータ１００１０００
０のパターンのとき、シフトレジスタの出力信号（５）
がアンド回路４６、オア回路７１を通して最も早いタイ
ミング（Ｅ２）でデータ３を出力するように構成されて
いる。

ここでタイミング補正回路１５は前記ノーマルタイミン
グ（Ｎ）を基準にすれば前記の最も早いタイミング（Ｅ
２）および２番目に早いタイミンング（Ｅｌ）が見掛は
上タイミングを進み方向だ、前記の最も遅いタイミング
（Ｄ２）および２番目に遅いタイミング（１）１）が見
掛は上タイミングと遅れ方向に補正したものとなる。

つまり、上述の００００１００１パターンおよび１００
０１００１パターンは遅れ方向に、１００１０００１パ
ターンは進み方向に、タイミングを補市したことになる
。

本実施例は！４ＦＫ博膜ヘッドを使用した場合に有効で
ある。薄膜ヘッドの場合の孤立ＥＩＬ！／ｉ第３図に示
しだようにアンダーシュド（図中ハンチングで示）２０
０があるために特定のパターンでピークシフトが最大と
なる。ピークシフトが最大になるパターンは、第４図に
示す博労波形のアンダーシュートの最大の点が第５図に
示すように該当ピットの微分波形の零クロス点に市なシ
バターンであり、３　Ｔ　−５Ｔバター７　（１００１
００００１）　トナル。

ここでピークシフトの量について説明するために、第２
図を参照する。第２図は第１図に示される再生波形の微
分波形を示しており、弧立波形１０１の微分波形が１１
１、同様に１０２が１１２．１０３が１１３に対応する
。

ｔ弧立波形１１１の零クロス点における傾斜鍮同時点にお
ける弧立波形１１２の電圧をＶｌとすれば、このときの
ピークシフトＴｐはｔＴｐ−’−−ｘＶ　・・川・・・・（１）〒ｄｖで近似される。

すなわち、該当ビットの零クロス点における隣接ビット
の電圧と、°献当ビットの零クロス点の傾斜によ゛って
ピークシフトが決まることがら零クロス点の傾胴を一定
とすれば、ピークシフトは隣接ビットの電圧の大きさに
比例する。

従って第５図に示す最悪パターンのピークシフトＴＰ、
、はｉＴｐ、、　中ｄｖＸ（ｖｓ　＋ｖ、）　・−・（２）と
表わされる。

３Ｔ・４　Ｔ　（１００１０００１）パターンの場合を
第６ｉ図に示すがこのときのピークシフ）　Ｔｐ、、中ｄｖ’
（Ｖｓ　Ｖｓ）　・・・・・・（３）と表わされる。（２）式と（３）を比較すれば判るよう
に（２）式で示されるＴｐ３．の方が大きく、その差も
大きい。

その他のパターン３Ｔ・６　Ｔ　（１００１０００００
０１）３Ｔ・７　Ｔ　（１００１００００００１）の場
合も３Ｔ・５Ｔパターンと同様に該当ビットの零クロス
点にアンダーシュートが重たるため大きなピークシフト
が生じるが、その量は３Ｔ・５Ｔパターンよりは小さい
。従って本実施例のように３Ｔ・４Ｔパターン（１００
１０００１まだは１０００１００１）と３Ｔ・３Ｔ以上
のパターン（１００１００００・・・または・・・００
００１００１）との間でタイミング補正量を変えること
により最適なタイミング補正が得られる。

第９図は本発明の第２の実施例を示す記録タイミング補
正装置がを示す。本実施例装置も前述の実施例も前述の
実施例と同じく２−７コードの記録方式に適用したもの
である。第９図において、本実施例はシフトレジスタ１
１と、遅延回路２５〜３４、アンド回路４７〜５７およ
びオア回路７２とにより構成されるタイミング補正回路
１６とを含む。

シフトレジスタ１１は符号語の記録タイミングクロック
１と符号語のビットシリアルデータ２とを入力とし、入
力データ２がクロック０のタイミ３４の遅延時間をＴ、
〜Ｔ、４とし、遅延時間Ｔ□＜　Ｔ！６　＜　Ｔｔｙ　
＜Ｔｔｓ　＜Ｔｗｏ　＜Ｔｓｏ　＜Ｔａ１　＜　Ｔｓｇ
＜Ｔｓ　ｓ　＜　Ｔｓ　４に設定され、この遅延時間に
応じてタイミング補正後の“侍号語のビットシリアルの
ブタ３が送出される。

したがって本実施例では該当ビットが１”でかつ一方へ
の（ｄ＋１　）ビット目も１″のとき、他方への（ｄ−
１−ｎ　）ビットが”０”で（ｄ−１−ｎ＋１　）ビッ
ト目が１′の場合、ｎに応じて補正量を変え、そのパタ
ーン例が第１０図に示される。

実際のピークシフトはｎに応じて多少ずつ異なっておＪ
、ｎに応じてタイミング補正量を変えることによシ、ピ
ークシフトを大幅に低減できる。

第１１図は本発明の第３の実施例を示す記録タイミング
補正装置を示し、第１２図はそのタイムチャートを示す
。

第１１図において本実施例はシフトレジスタ１２と、遅
延回路３５〜３９、アンド回路５８〜６３、およびオア
回路７３にょ多構成されるタイミング補正回路１７とを
含み、シフトレジスタ１２は符号語の記録タイミングク
ロック１と、符号語のビットシリアルデータ２とが入力
され、タイミング補正回路１７からはタイミング補正後
の符号語のビットシリアルデータ３が索出される。

タイミング補正回路１７は遅延回路３５〜３９の遅延時
間をＴ。−１８ｇとし、各遅延回路の遅延時間がＴｓ　
ｙ　＞Ｔａ　？　＞Ｔｓｇ、＞　Ｔｓ　ｅ　＞Ｔｓ　ａ
のように設定される。

本実施例においてはたとえば補正タイミングを６通りと
しだもので、そのパターンはｏｏα０１００１でＤ２（
最も遅い）、１０００１００１　ｆＤ　］−（２番目に
遅い）、１００１００１テＮ　（／　−−＝ｒ　ル）　
１００１０００１でＥｌ（３番目に早い）、０００１０
００でＥ３（２、番目に早い）、１００１００００でＥ
２（最も早い）である。本晃施例におけるＤ２．ＤＩ、
Ｅ、１．Ｅ２は第１の実施例のＤ２．Ｄｉ、Ｅ’ｌ、　
Ｅ２と同一でありここでは説明を省略する。

１００１００１　（３Ｔパターン）と０００１０００（
４Ｔ以上のパターン）との間で補正量を変えているのは
前後対称な磁化パターンでもピークシフトが発生するた
めであシ、その原因は孤立波の非対称性と記録減磁界の
影響によるものである。この場合のピークシフト量は３
Ｔの繰返しパターンが最大であり４Ｔ以上の繰返しパタ
ーンは小さく、差も少ないた・め、３Ｔと４Ｔの間でタ
イミングの補正を行えば良い。

したがっ゛Ｃ本実施例によれば、アンダーショートによ
る最悪パターンを考慮し、かつ対称な磁化パターンにて
発生するピークシフトをも低減することができる。

なお、本発明の実施例においては第１の実施例乃至第３
の実施例を互に組合せて、実施すれば、更にピークシフ
トを低減することができ、磁気記録の高密度化を達成す
ることができる。

本発明は以上説明したように、記録パターンに応じて記
録タイミングれ補正量を変えられるような構成をとるこ
とにより、記録パターンの再生時に発生するピークシフ
トを大幅に低減し、再生信号からビットに復調する際に
データ誤シを生じないで、磁気記録の高密度化を達成で
きるという顕著な効果がある。

【図面の簡単な説明】

第１図はピークシフトを発生する記録パターンと再生波
婦の関連を示す図、第２図は第１図の再生波形の微分波
形を示す図、第３図は薄膜ヘッドにおける孤立再生波形
を示す図、第４図はその微分波形を示す図、第５図は最
悪パターンと、その再生微分波形を示す図、第６図は別
のパターンとその再生微分波形を示す図、第７図は本発
明の第１の実施例である記録タイミング補正装置を示す
ブロック図、第８図はその動子タイムチャートを示す図
、第９図は本発明の第２の実施例である記録タイミング
補正装置を示すブロック図、第１０図は第９図における
シフ）Ｌ／レジスタ力と補正の関係を示した図、第１１
図は本発明の第３の実施例でおる記録タイミング補正装
置を示すブロック図、第１２図はそのタイムチャートを
示す図である。１・・・・・・記録タイミングクロック、２・・・・・
・ビットシリアルデータ入力、３・・・・・・ビットシ
リアルデータ出力、１０〜１２・・・・・・シフトレジ
スタ、２１〜３９・・・・・・遅延回路、４〜６３・・
・・・・アンド回路、７１〜７３・・・・・・オア回路
。捧１図崩２図、、−”％ｖ第３図第４図椿５図０Ｏｂ１００１００００＋００Ｑ−・奉６図第８図ｔｏ−ｙり　＋　ＪＬｆｌＪＬＪ口１ＳＪＵＩＫ−に１
ｌｌｌ：−二ｌ二ｌニニニー１７ｒ第７図第１０図 ■粘 ■ 第１２図データ出ｈ３

Claims

【特許請求の範囲】

（１）磁気記録に用いられるデータ語を変換した符号語
であって、ピッ）１”合奏０ゼテ→４μと次のピッ）１
”との間に含まれる０″のの数が最小ｄ個、最大に個で
あるセルフクロック可能な記録方式において、記録前の
前記符号のビット位置が、前記符号語の該当ビットとこ
れから一方への（ｄ＋１．）ビット目が１″でありかつ
他方が（ｄ　十ＩＮ　）ビット間（但しｎは正の整数）
　”　ｏ　”が続き（ｄ＋ｎ−１−１）ビット目が”１
”である場合、ｎに対応して記録チイミング補正量を変
えることを特徴とする記録タイミング補正方式。
（２）磁気記録に用いられるデータ語を変換した符号語
であって、ビット・１′と次のビット″′１″との間に
含まれる０”の数が最小ｄ個、最大に個であるセルフク
ロック可能た記録方式において、記録の符号語のビット
位置が、前記符号語の該当ビットとこれから一方への（
ｄ＋１　）ビット目が１″であシかつ他方が（ｄ−）ｎ
）ビット間が′０”が続き（ｄ−４−ｎ＋１　）ビット
目が′１”の場合、ｎに対応して記録タイミング補正量
を変えると共［、ｎがｍ以上の場合はけ補正量を回正に
することを特徴とする特許請求の範囲第（１）項記載の
記録タイミング補正方式。
（３）　磁気記録に用いられるデータ語を変換した符号
語であって、ビット″１”と次のビット“１″との間に
含まれる０”の数が最小ｄ個、最大に個であるセルフク
ロッ収可能々記録方式において、記録の符号語のビット
位置が、前記符号語出力該当ビットが１”であシかつこ
れから双方への（ｄ＋１　）ビット目が６０”である場
合に記録タイミング補正を行うことを特徴とする特許請
求の範囲第（１）項記載の記録タイミング補正方式。