[go: up one dir, main page]

JPS6046919B2 - Distributor - Google Patents

Distributor

Info

Publication number
JPS6046919B2
JPS6046919B2 JP11239579A JP11239579A JPS6046919B2 JP S6046919 B2 JPS6046919 B2 JP S6046919B2 JP 11239579 A JP11239579 A JP 11239579A JP 11239579 A JP11239579 A JP 11239579A JP S6046919 B2 JPS6046919 B2 JP S6046919B2
Authority
JP
Japan
Prior art keywords
memory
holding memory
connection pattern
distributor
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11239579A
Other languages
Japanese (ja)
Other versions
JPS5637796A (en
Inventor
潤 松本
雅宣 藤岡
弘道 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP11239579A priority Critical patent/JPS6046919B2/en
Publication of JPS5637796A publication Critical patent/JPS5637796A/en
Publication of JPS6046919B2 publication Critical patent/JPS6046919B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 本発明はディジタル交換機における分配器に関し、詳し
くは複数の時分割多重化されたハイウェイ上の通話路を
、複数の通話路スイッチユニットに分散収容するための
分配器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a distributor in a digital exchange, and more particularly to a distributor for accommodating a plurality of time-division multiplexed communication paths on a highway in a distributed manner in a plurality of communication path switch units.

大規模交換機の通話路スイッチは、通常、比較的小容量
のスイッチユニットを複数用いて構成される。
A call path switch in a large-scale exchange is usually constructed using a plurality of relatively small capacity switch units.

一般的な構成法としては、スイッチユニットを多段接続
する方式と、各スイッチユニットをあたかも独立した交
換機と見たてる分散方式とが存在する。
General configuration methods include a method in which switch units are connected in multiple stages, and a distributed method in which each switch unit is treated as if it were an independent exchange.

いずれの方式を採用するにしても、通話路スイッチ全体
としてのトラヒック特性の改善や、特定方路に呼びが集
中した場合のスイツチユニツ。ト間の負荷をバランスさ
せる必要性などから、各方路の回線は複数のスイッチユ
ニットに分散収容するのが望ましい。第1図は分散方式
による通話路スイッチの構成例である。
Whichever method is adopted, it is important to improve the traffic characteristics of the call route switch as a whole and to switch units when calls are concentrated on a specific route. Due to the need to balance the load between ports, it is desirable to distribute and accommodate the lines of each route in a plurality of switch units. FIG. 1 shows an example of the configuration of a distributed communication path switch.

30、40、50は各々スイッチユニットである。30, 40, and 50 are switch units, respectively.

14|24|15125、16、26は各スイッチユニ
ットへ向う入りハイウェイであり、31,32,41,
42,51,52は各スイッチユニットから出てゆく出
ハイウェイである。
14 | 24 | 15125, 16, 26 are incoming highways to each switch unit, 31, 32, 41,
Reference numerals 42, 51, and 52 are output highways exiting from each switch unit.

60は、単一のスイッチユニット内のみで通話バス設定
が出来ない場合に、呼びを他のスイッチユニットへ迂回
させる為のユニット間のスイッチである。
Reference numeral 60 denotes an inter-unit switch for diverting a call to another switch unit when a call bus cannot be set within a single switch unit.

61,62,63はスイッチユニット30,40,50
からユニット間スイッチへ向うジヤンクタであり、64
,65,66はユニット間スイッチ60からスイッチユ
ニット30,40,50へ向うジヤンクタである。
61, 62, 63 are switch units 30, 40, 50
It is a junker going from 64 to the inter-unit switch
, 65, and 66 are junkors extending from the inter-unit switch 60 to the switch units 30, 40, and 50.

10,20は分配器であり、11,12,13,21,
22,23は各方路回線の多重化されているハイウェイ
である。
10, 20 are distributors, 11, 12, 13, 21,
22 and 23 are highways on which each route line is multiplexed.

ハイウェイ11,12,13上の各通話路は分配器10
によつて入りハイウェイ14,15,16上に、またハ
イウェイ21,22,23上の各通話路は分配器20に
よつて入りハイウェイ24,25,26上に、それぞれ
分配されてスイッチユニット30,40,50に分散収
容される。第2図は分配器の構成例で、分配器10の通
話路部はゲートマトリックスよりなり、ハイウェイ11
,12,13の各タイムスロット毎に所定のゲート10
1,102,103,104,105,106,107
,108,109を閉成することによりスイッチング動
作を実現する。
Each communication path on highways 11, 12, and 13 is connected to a distributor 10.
The communication paths on the incoming highways 14, 15, 16 and on the highways 21, 22, 23 are distributed by the distributor 20 onto the incoming highways 24, 25, 26, respectively, and the switch units 30, They are distributed and accommodated in 40 and 50. FIG. 2 shows an example of the configuration of a distributor, in which the communication path section of the distributor 10 consists of a gate matrix,
, 12, 13, a predetermined gate 10
1,102,103,104,105,106,107
, 108, 109, the switching operation is realized.

各タイムスロットにどのゲートを閉るかの指定は通話保
持メモリ70によつて行われる。71,72,73,7
4,75,76,77,78,79は各ゲートに通話保
持メモリ70からの指令を伝達するための制御線である
The call retention memory 70 designates which gates are to be closed in each time slot. 71, 72, 73, 7
Control lines 4, 75, 76, 77, 78, and 79 are used to transmit commands from the call holding memory 70 to each gate.

第3図は通路保持メモリの従来例を示す。FIG. 3 shows a conventional example of a path holding memory.

図中、80,84,85は、分配器への入りハイウェイ
に対応して設けられたメモリユニットである。各ユニッ
ト80,84,85は、1フレーム6内の各タイムスロ
ットで閉成すべきゲート番号を記憶する保持メモリ81
、1タイムスロット毎に歩進するアドレスカウンタ83
およびメモリ81の内容から閉成すべきゲートへの制御
信号を作り出すデコーダ82からなる。分配器は、通常
のスイッチのように呼びの生起、終了の都度交換接続パ
ターンを変更する必要はなく、機能的には半固定スイッ
チである。
In the figure, 80, 84, and 85 are memory units provided corresponding to the input highways to the distributor. Each unit 80, 84, 85 has a holding memory 81 that stores the gate number to be closed in each time slot within one frame 6.
, an address counter 83 that increments every time slot.
and a decoder 82 which produces from the contents of memory 81 a control signal to the gate to be closed. The distributor is functionally a semi-fixed switch, as there is no need to change the exchange connection pattern each time a call occurs or ends, unlike a normal switch.

また、分配器への入りハイウェイの通話路の分配はあま
り細かい回線数を単位に行う必要はなく、通常は適当な
回線数を単位に行われる。したがつて、第4図に示すよ
うに、ハイウェイ1フレーム内の通話路数をMnl分配
単位の回線数をmとすると、分配パターンの変更等を行
わない定常動作時においては分配器の接続パターンは、
最初のnタイムスロットのパターンを1フレーム内でm
回繰返せばよいことになる。つまり、定常動作時のみの
要求からは、通話保持メモリはnタイムスロット分のみ
用意すればよいことになる。したがつて、第3図の通話
保持メモリ70における各メモリユニット80,84,
85内の保持メモリ81はnタイムスロット分の容量の
みを持つ。メモリ1語のビット数は、分配器からの出ハ
イウェイ数を1″とすると、〔10臣1″〕である。た
だし、〔 〕はガウス記号であり、〔10g2Y〕は、
10臣1″より大きな最小整数を意味する。通話保持メ
モリ70全体として必要なビット数をW。とすると、こ
こに、lは分配器への入りハイウェイ数である。
Furthermore, the distribution of highway communication paths entering the distributor does not need to be done in units of a very small number of lines, but is usually done in units of an appropriate number of lines. Therefore, as shown in Fig. 4, if the number of communication paths in one highway frame is Mnl, and the number of lines in the distribution unit is m, then during normal operation without changing the distribution pattern, the connection pattern of the distributor is teeth,
The pattern of the first n time slots is m within one frame.
It is enough to repeat it several times. In other words, in response to requests only during steady operation, it is only necessary to prepare the call holding memory for n time slots. Therefore, each memory unit 80, 84, in the call holding memory 70 of FIG.
The holding memory 81 in 85 has a capacity only for n time slots. The number of bits of one memory word is [10 bits 1''], assuming that the number of output highways from the distributor is 1''. However, [ ] is a Gauss symbol, and [10g2Y] is
It means the smallest integer greater than 10 and 1''. Let W be the number of bits required for the entire call holding memory 70, where l is the number of highways entering the distributor.

しかしながら保持メモリ81をnタイムスロット分しか
用意しない場合には、1タイムスロット分の保持メモリ
81の内容を変更すると、分配単位の回線数をmとすれ
ば自動的にmタイムスロットの接続パターンが同時に切
変わることになる。
However, if the holding memory 81 is prepared for only n time slots, changing the contents of the holding memory 81 for one time slot will automatically change the connection pattern for m time slots, assuming the number of lines in the distribution unit is m. It will change at the same time.

一般に、方路回線数の増設や、通話スイッチユニットの
増設等に伴う分配器の接続パターンの変更は、交換機の
運用状態においてオンラインで行う必要がある。したが
つて、分配器への入りハイウエ,イの数は1であるので
、接続パターンの変更は、最低1m個の通話路を完全に
閉そくした上で行う必要がある。1mは通常かなり大き
な数になることが予想されるので、これらを全て閉そく
状態とするにはかなりのお長期の予閉そく期間が必要と
なり、この間の交換機の接続品質の劣化は無視できない
ものとなる。
Generally, changes in the connection pattern of a distributor due to an increase in the number of circuit lines or an increase in the number of call switch units must be made online while the exchange is in operation. Therefore, since the number of highways entering the distributor is 1, it is necessary to completely block at least 1 m of communication paths before changing the connection pattern. Since 1m is usually expected to be a fairly large number, a fairly long pre-blocking period is required to block all of them, and the deterioration of the connection quality of the exchange during this period cannot be ignored. .

ところで、各メモリユニット80,84,85における
保持メモリ81の容量をMnタイムスロット分用意する
ことにすれば、1タイムスロットを単位とする接続パタ
ーンの変更が可能となるので接続パターン切り替え時の
接続品質の劣化を防止することがでる。
By the way, if the capacity of the holding memory 81 in each memory unit 80, 84, 85 is prepared for Mn time slots, the connection pattern can be changed in units of one time slot, so the connection when switching the connection pattern can be changed. It is possible to prevent quality deterioration.

この場合必要となる保持メモリ70の容量W1は、次の
よになる。しかしながら、これによれば接続パターン変
更時の必要性だけから、通常必要とされる量のm倍もの
メモリを用意するわけであり、分配単位の回線数mが大
きくなるにつれ、きわめてメモリを無駄に使用すること
になる。
In this case, the required capacity W1 of the holding memory 70 is as follows. However, according to this method, m times the amount of memory normally required is prepared just for the necessity of changing the connection pattern, and as the number of lines per distribution unit (m) increases, memory becomes extremely wasteful. Will be using it.

従つて本発明は従来の技術の上記欠点を改善するもので
、その目的は、メモリ量をあまり増加させることなく、
しかも1タイムスロット単位の接続パターンの変更を可
能とするような分配器を提供することにある。
Therefore, the present invention aims to improve the above-mentioned drawbacks of the prior art, and its purpose is to improve the memory capacity without significantly increasing the amount of memory.
Moreover, it is an object of the present invention to provide a distributor that allows the connection pattern to be changed in units of one time slot.

この目的を達成するための本発明の特徴は、ゲートマト
リクスよりなる通話路部と、1フレーム内の各タイムス
ロット毎に上記マトリクスの各ゲートを制御する通話保
持メモリとを有し、複数の時分割多重化されたハイウェ
イ上の通話路を複数の通話路スイッチユニットに分散収
容するごとき分配器において、上記保持メモリが、上記
ハイウェイにおける1フレームの解(mは分配単位の回
線数)の容量で1フレームにm回循環する第1保持メモ
リ及び第2保持メモリの2系統からなる分配器の入りハ
イウェイ又は出ハイウェイに対応して設けられる複数の
メモリユニットと、上記ハイウェイにおける1フレーム
内の通話路数に等しい容量で1フレームに1回循環し各
メモリユニットにおける第1保持メモリ又は第2保持メ
モリの一方を指定するごとき循環メモリと、該循環メモ
リの指定に基づき上記第1保持メモリと第2保持メモリ
とを切り替える切替スイッチとを有し、定常動作時には
、上記第1又は第2保持メモリの少なくとも一方に接続
パターンを記憶し、循環メモリにより該接続パターンを
有する第1保持メモリ又は第2保持メモリを指定し、接
続パターン変更時には、循環メモリにより指定されてい
ない保持メモリに新接続パターンを記憶し、循環メモリ
の指定に従つて切替スイッチにより第1又は第2保持メ
モリを選択することき分配器にある。
A feature of the present invention for achieving this object is that the present invention includes a communication path section consisting of a gate matrix, and a communication holding memory that controls each gate of the matrix for each time slot within one frame, In a distributor in which communication paths on a highway that have been divided and multiplexed are distributed and accommodated in a plurality of communication path switch units, the holding memory has a capacity of one frame solution (m is the number of lines in a distribution unit) on the highway. A plurality of memory units provided corresponding to an incoming highway or an outgoing highway of a distributor consisting of two systems of a first holding memory and a second holding memory that circulate m times in one frame, and a communication path within one frame on the highway. a circular memory that circulates once per frame with a capacity equal to the number of memory units, and specifies either the first holding memory or the second holding memory in each memory unit; and a changeover switch for switching between the holding memory and the holding memory, and during normal operation, the connection pattern is stored in at least one of the first holding memory or the second holding memory, and the circulation memory stores the connection pattern in the first holding memory or the second holding memory having the connection pattern. When a memory is specified and the connection pattern is changed, the new connection pattern is stored in a holding memory that is not specified by the circulation memory, and the first or second holding memory is selected by the changeover switch according to the specification of the circulation memory. It's in the container.

以下図面により実施例を説明する。第5図は本発明によ
る分配器における通話保持メモリの一実施例で、ゲート
マトリクスの構成に関しては第2図と同一構成であるの
で、第2図および第5図を用いて実施例を説明する。
Examples will be described below with reference to the drawings. FIG. 5 shows an embodiment of the call holding memory in the distributor according to the present invention, and since the configuration of the gate matrix is the same as that in FIG. 2, the embodiment will be explained using FIG. 2 and FIG. 5. .

図中、80,84および85は分配器の入りハイウェイ
11,12,13又は出ハイウェイ14,15,16に
対応して設けられるメモリユニットで、メモリユニット
80によりハイウェイ11上の閉成ゲートが指定され、
同様にメモリユニット84によりハイウェイ12上の閉
成ゲートが、またメモリユニット85によりハイウェイ
13上の閉成ゲートがそれぞれ指定される。
In the figure, 80, 84 and 85 are memory units provided corresponding to the incoming highways 11, 12, 13 or the outgoing highways 14, 15, 16 of the distributor, and the memory unit 80 specifies the closing gate on the highway 11. is,
Similarly, the memory unit 84 specifies a closing gate on the highway 12, and the memory unit 85 specifies a closing gate on the highway 13.

メモリユニット80は、2系統の保持メモリ90および
91を持つ。92,93はメモリ90および91の夫々
のアドレスカウンタであり、1タイムスロット毎に1番
地ずつ歩進する。
The memory unit 80 has two systems of holding memories 90 and 91. Reference numerals 92 and 93 are address counters for the memories 90 and 91, respectively, which increments by one address every time slot.

メモリ90および91はnワードの容量を持ち、アドレ
スカウンタ92,93は1フレームにm回循環する。9
4および95は、メモリ90および91から読出された
ワードの内容から閉成すべきゲートを決定するためのデ
コーダである。
Memories 90 and 91 have a capacity of n words, and address counters 92 and 93 circulate m times in one frame. 9
4 and 95 are decoders for determining the gate to be closed from the contents of the words read from the memories 90 and 91.

96は、2つのデコーダ94および95のいずれか一方
からの信号のみを制御線71,72,73に接続するた
めのスイッチである。
96 is a switch for connecting only the signal from one of the two decoders 94 and 95 to the control lines 71, 72, and 73.

97,98はスイッチ96に相当するメモリユニット8
4,85におけるスイッチで、メモリユニット84,8
5についてもメモリユニット80と同一に構成されてい
るものとする。
97 and 98 are memory units 8 corresponding to the switch 96;
4, 85, the memory units 84, 8
5 is also assumed to have the same configuration as the memory unit 80.

99は1フレーム分、つまりMnワード、の容量を持つ
ランダムアクセスメモリであり、100はアドレスカウ
ンタである。
99 is a random access memory having a capacity for one frame, that is, Mn words, and 100 is an address counter.

アドレスカウンタ100は1タイムスロットで1番地ず
つ歩進し、1フレームで丁度1回循環する。メモリ99
の1ワードは1ビットからなり、1フレーフ内Mn個の
各タイムスロットで、各メモリユニット80,84,8
5内にある2系統のランダムアクセスメモリ90,91
の内のどちらの系統を用いて通話マトリックスを制御す
るのが指定する。つまり、各タイムスロット毎に、メモ
リ99から読出されたワードの内容に従つて、スイッチ
96,97,98を切替える。
The address counter 100 increments by one address in one time slot and cycles exactly once in one frame. memory 99
One word consists of one bit, and in each of Mn time slots within one frame, each memory unit 80, 84, 8
Two systems of random access memory 90, 91 in 5
Specify which system is used to control the call matrix. That is, the switches 96, 97, and 98 are switched in accordance with the contents of the word read from the memory 99 for each time slot.

200は通話保持メモリ70の外部の制御系からメモリ
90,91,99の内容を更新するためのバスである。
A bus 200 is used to update the contents of the memories 90, 91, and 99 from a control system external to the call holding memory 70.

なお、本実施例においては説明の・便宜のため、分配器
への入りハイウェイの数を3本とし、メモリユニットの
数も3個の場合について図示するが、本発明による分配
器がこれに限られるものではないこと勿論である。以上
のごとき構成で、接続パターン変更時以外の定常動作時
には、各スイッチユニット80,84,85内に2系統
ずつ存在する保持メモリ90,91の少なくとも一方に
、接続パターンが保持されており、循環メモリ99によ
り、1フレーム内のMn個のすべてのタイムスロットに
おいて接続パターンに対応する保持メモリ90又は91
のいずれかが指定される。
In this embodiment, for the sake of explanation and convenience, the number of highways entering the distributor is three and the number of memory units is also three. However, the distributor according to the present invention is not limited to this. Of course, this is not something that can be done. With the above configuration, during normal operation other than when changing the connection pattern, the connection pattern is held in at least one of the holding memories 90, 91, which exist in two systems in each switch unit 80, 84, 85, and is circulated. The memory 99 stores a holding memory 90 or 91 corresponding to the connection pattern in all Mn time slots within one frame.
Either is specified.

この場合、メモリ99によつて指定されない側の系統の
メモリは、現用系の障害に対する予備系とすることも可
能である。接続パターンを変更する場合には、その時点
で使用されていない側のメモリに、接続変更後の新接続
パターンを入れておく。
In this case, the memory of the system not specified by the memory 99 can be used as a backup system in case of a failure in the active system. When changing the connection pattern, store the new connection pattern after the connection change in the memory on the side that is not being used at that time.

このような状態において、各タイムスロット毎に通話の
終了を監視し、すべての通話が終了したタイムスロット
から順次、そのタイムスロットに対応するメモリ99の
番地の内容を更新してゆくと、そのタイムスロットを制
御するメモリが、現在の接続パターンを保持する系統の
ものから、新しい接続パターンを保持する系統のものへ
と順次切替つてゆくことになる。このようにして、1フ
レーム内のMn個のすべてのタイムスロットについて、
メモリ99の内容が更新された時点で、接続パターンの
変更が終了する。本発明の方式において必要となる保持
メモリ量をW2ビットとすると、今仮りに嘲普通に考i
−れる分配器の規模として、1=1″=8、n=20、
m=24とすると、式(1)、(2)、(3)より、つ
まり、本発明による保持メモリの規模は、従来方式で、
接続切替時の特性をも考慮する場合に比して、約12%
と大幅に小型化できることが分る。
In such a state, if the end of a call is monitored for each time slot and the contents of the address in the memory 99 corresponding to that time slot are updated sequentially from the time slot where all calls have ended, the time The memory that controls the slots is sequentially switched from the system that holds the current connection pattern to the system that holds the new connection pattern. In this way, for all Mn time slots in one frame,
When the contents of the memory 99 are updated, the connection pattern change ends. If we assume that the amount of storage memory required in the method of the present invention is W2 bits, then
- As the scale of the distributor, 1=1″=8, n=20,
If m=24, from equations (1), (2), and (3), the scale of the holding memory according to the present invention is as follows in the conventional method:
Approximately 12% lower than when considering the characteristics at the time of connection switching
It can be seen that the size can be significantly reduced.

また、接続切替時の特性を考慮しない場合に比べると約
3倍の規模となる。しかしながら、通常は信頼性条件か
ら保持メモリは2重化され、また、本発明の方式におい
ては、2系統のメモリのうち1系統は予備にできること
を考え合せると、実質的には規模は約1市倍と考えるこ
とができる。以上詳細に説明したように本発明による分
配器によれば、通話保持メモリの量を、半固定的スイッ
チングに最低限必要なメモリ量から、あまり増大させる
ことなく、タイムスロット毎に独立な接続パターンの変
更が可能となる。本発明は、分配器のみならず、広く一
般にある数の回線群を単位とする半固定スイッチの通話
保持メモリを構成するのに適用可能である。
Moreover, the scale is about three times that of the case where the characteristics at the time of connection switching are not considered. However, considering that the holding memory is usually duplicated due to reliability conditions, and in the method of the present invention, one of the two memory systems can be used as a spare, the actual scale is approximately 1. You can think of it as a city double. As described in detail above, the distributor according to the present invention allows independent connection patterns to be established for each time slot without significantly increasing the amount of call holding memory from the minimum amount of memory required for semi-permanent switching. can be changed. The present invention is applicable not only to a distributor, but also generally to configuring a call retention memory of a semi-fixed switch in which a certain number of line groups are units.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は通話路スイッチの構成例、第2図は分配器の構
成例、第3図は分配器における通話保持メモリの従来例
、第4図はハイウェイにおける1フレームを示す図、第
5図は本発明による分配器における通話保持メモリの一
実施例を示す。 70・・・・・・通話保持メモリ、80,84,85・
・・・・メモリユニット、90,91・・・・・・保持
メモリ、92,93,100・・・・アドレスカウンタ
、94,95・・・・・・デコーダ、96,97,98
・・・・・・スイッチ、99・・J・・循環メモリ、7
1,72,73,74,75,76,77,78,79
・・・・・・制御線、200・・・・・・バス。
Fig. 1 shows an example of the configuration of a call path switch, Fig. 2 shows an example of the configuration of a distributor, Fig. 3 shows a conventional example of a call holding memory in the distributor, Fig. 4 shows one frame on a highway, and Fig. 5 1 shows an embodiment of a call retention memory in a distributor according to the present invention. 70... Call holding memory, 80, 84, 85...
...Memory unit, 90,91...Holding memory, 92,93,100...Address counter, 94,95...Decoder, 96,97,98
...Switch, 99...J... Circulating memory, 7
1, 72, 73, 74, 75, 76, 77, 78, 79
...Control line, 200...Bus.

Claims (1)

【特許請求の範囲】[Claims] 1 ゲートマトリクスよりなる通話路部と、1フレーム
内の各タイムスロット毎に上記マトリクスの各ゲートを
制御する通話保持メモリとを有し、複数の時分割多重化
されたハイウェイ上の通話路を複数の通話路スイッチユ
ニットに分散収容するごとき分配器において、上記保持
メモリが、上記ハイウェイにおける1フレームの1/m
(mは分配単位の回線数)の容量で1フレームにm回循
環する第1保持メモリ及び第2保持メモリの2系統から
なる分配器の入ハイウェイ又は出ハイウェイに対応して
設けられる複数のメモリユニットと、上記ハイウェイに
おける1フレーム内の通話路数に等しい容量で1フレー
ムに1回循環し各メモリユニットにおける第1保持メモ
リ又は第2保持メモリの一方を指定するごとき循環メモ
リと、該循環メモリの指定に基づき上記第1保持メモリ
と第2保持メモリとを切り替える切替スイッチとを有し
、定常動作時には、上記第1又は第2保持メモリの少な
くとも一方に接続パターンを記憶し、上記循環メモリに
より該接続パターンを有する第1保持メモリ又は第2保
持メモリを指定し、接続パターン変更時には、循環メモ
リにより指定されていない保持メモリに新接続パターン
を記憶し、循環メモリの指定に従つて切替スイッチによ
り第1又は第2保持メモリを選択することを特徴とする
分配器。
1 has a communication path section consisting of a gate matrix and a communication holding memory that controls each gate of the matrix for each time slot within one frame, and has a communication path section on a plurality of time-division multiplexed highways. In the distributor, the holding memory is distributed over 1/m of one frame on the highway.
A plurality of memories provided corresponding to the input highway or output highway of the distributor, consisting of two systems: a first holding memory and a second holding memory, which circulate m times per frame with a capacity of (m is the number of lines in a distribution unit). a circular memory having a capacity equal to the number of communication paths in one frame on the highway and having a capacity that circulates once per frame and designating either the first holding memory or the second holding memory in each memory unit; and the circular memory. and a changeover switch that switches between the first holding memory and the second holding memory based on the designation of the above, and during normal operation, the connection pattern is stored in at least one of the first or second holding memory, and the circulating memory stores the connection pattern. Specify the first holding memory or the second holding memory that has the connection pattern, and when changing the connection pattern, store the new connection pattern in the holding memory that is not specified by the circulation memory, and press the changeover switch according to the specification of the circulation memory. A distributor characterized in that it selects a first or second holding memory.
JP11239579A 1979-09-04 1979-09-04 Distributor Expired JPS6046919B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11239579A JPS6046919B2 (en) 1979-09-04 1979-09-04 Distributor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11239579A JPS6046919B2 (en) 1979-09-04 1979-09-04 Distributor

Publications (2)

Publication Number Publication Date
JPS5637796A JPS5637796A (en) 1981-04-11
JPS6046919B2 true JPS6046919B2 (en) 1985-10-18

Family

ID=14585583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11239579A Expired JPS6046919B2 (en) 1979-09-04 1979-09-04 Distributor

Country Status (1)

Country Link
JP (1) JPS6046919B2 (en)

Also Published As

Publication number Publication date
JPS5637796A (en) 1981-04-11

Similar Documents

Publication Publication Date Title
US3920914A (en) Divided time-division switching network
US4417245A (en) Digital space division exchange
EP0245996A2 (en) Method of and switch for switching information
JP2582749B2 (en) Time-division switching method
PL135975B1 (en) Distributed control digital switching system
US4220823A (en) Selectively controlled digital pad
CA1096479A (en) Time-division switching system
US3974340A (en) Data switching apparatus and method
US6011793A (en) Switching apparatus for simultaneously switching a plurality of switch units, with each switch unit including storage regions corresponding to other switch units
CA1167575A (en) Time slot multiple circuit for the selective establishment of connections in a t.d.m. digital telecommunications system
US3906164A (en) Digital switching networks with feed-back link for alternate routing
GB1366255A (en) Timedivision switching networks
US4071702A (en) Time division exchange and a method for the reconfiguration of this exchange
US3674938A (en) Expanded multi-stage time connection network
US4719562A (en) Multiprocessor system for intercommunication of processors
EP0039948B1 (en) Pcm switching element
US3991276A (en) Time-space-time division switching network
JPS6349959B2 (en)
US4025725A (en) Telecommunication switching network having a multistage reversed trunking scheme and switching on a four wire basis
JP3197607B2 (en) Time switch device
JPS6046919B2 (en) Distributor
US5042030A (en) Apparatus for rearranging signal channels of a multi-loop time-division multiplexed transmission system
US4107480A (en) Pulse code modulated, time division multiplex switching network
US4146748A (en) Switching arrangement for pulse code modulation time division switching systems
CA2041202C (en) Digital communications network with unlimited channel expandability