JPS6046867B2 - アダマ−ル変換系における並列信号処理方式 - Google Patents
アダマ−ル変換系における並列信号処理方式Info
- Publication number
- JPS6046867B2 JPS6046867B2 JP1738678A JP1738678A JPS6046867B2 JP S6046867 B2 JPS6046867 B2 JP S6046867B2 JP 1738678 A JP1738678 A JP 1738678A JP 1738678 A JP1738678 A JP 1738678A JP S6046867 B2 JPS6046867 B2 JP S6046867B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- hadamard
- signals
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明はアダマール変換系における並列信号処理方式に
関し、更に詳しくは、例えば直列信号をクロック信号を
用いて時分割により並列信号に変換し、該並列信号にア
ダマール変換及び逆変換処理を行い、再び前記クロック
信号を用いて直列信号を得る並列信号処理方式等に用い
て好適な信号処理方式に関する。
関し、更に詳しくは、例えば直列信号をクロック信号を
用いて時分割により並列信号に変換し、該並列信号にア
ダマール変換及び逆変換処理を行い、再び前記クロック
信号を用いて直列信号を得る並列信号処理方式等に用い
て好適な信号処理方式に関する。
アグマール変換を用いた信号処理方式は帯域圧縮技術を
用いた情報信号記録方式、例えば磁気記録方式や信号伝
送方式に採用されているが、直列信号を時分割により並
列信号に変換する際、時分割に用いたクロック信号をも
並列信号に重畳させる必要があり、一般的にアダマール
変換前の直列又は並列信号にクロック信号を重畳させて
いる。
用いた情報信号記録方式、例えば磁気記録方式や信号伝
送方式に採用されているが、直列信号を時分割により並
列信号に変換する際、時分割に用いたクロック信号をも
並列信号に重畳させる必要があり、一般的にアダマール
変換前の直列又は並列信号にクロック信号を重畳させて
いる。
しかしながら、このような方式であるとアダマール逆変
換後の並列信号を直列信号にもどす際、並列信号の全て
の信号系にクロック信号が重畳しているため、各信号系
毎にクロック信号を分離する必要が生じ、そのための手
段も全ての信号系に必要となり、しかも、この信号系に
磁気記録媒体等が挿入されている場合等においては、ク
ロック信号の読出し出力が低下する等の問題があり、ク
ロック信号の分離弁別が極めて困難であるという欠点を
有していた。本発明は上述の欠点を改善するためになさ
れたもので、クロック信号の重畳されている並列信号が
アダマール逆変換後の並列信号のうち、任意の特定の信
号のみであつて、しかもクロック信号の出力を大きくす
ることが可能な改善された並列信号処理方式を提供する
ことを目的とする。
換後の並列信号を直列信号にもどす際、並列信号の全て
の信号系にクロック信号が重畳しているため、各信号系
毎にクロック信号を分離する必要が生じ、そのための手
段も全ての信号系に必要となり、しかも、この信号系に
磁気記録媒体等が挿入されている場合等においては、ク
ロック信号の読出し出力が低下する等の問題があり、ク
ロック信号の分離弁別が極めて困難であるという欠点を
有していた。本発明は上述の欠点を改善するためになさ
れたもので、クロック信号の重畳されている並列信号が
アダマール逆変換後の並列信号のうち、任意の特定の信
号のみであつて、しかもクロック信号の出力を大きくす
ることが可能な改善された並列信号処理方式を提供する
ことを目的とする。
第１図は本発明の並列信号処理方式に用いるアダマール
変換系を示す概略ブロック図であつて、２個の並列信号
を用いた２次のアダマール変換系を示している。
変換系を示す概略ブロック図であつて、２個の並列信号
を用いた２次のアダマール変換系を示している。
図において、１はアタマール変換Ｊ回路、２はアダマー
ル逆変換回路、３、、３２はクロック信号加算器であつ
て、４には磁気記録媒体もし、くは伝送路が挿入されて
も良く、アダマール変換前の第１の並列信号ｘ、、ｘ。
がアダマール変換回路１に入力されると、アダマール変
換回路１ｉの出力として、アダマール変換後の第２の並
列信号ｙ、、ｙ２が得られ、該第２の並列信号ｙ、、ｙ
。に加算器３、、３２によりクロック信号ｅが重畳され
てアダマール逆変換回路２に入力され、該アダマール逆
変換回路２の出力として第１の並列信号Ｘｌ，Ｘ２に類
似した第３の並列信号式″，Ｘ２″が得られることが示
されている。ここで、第１の並列信号Ｘｌ，Ｘ２からア
ダマール変換後の第２の並列信号Ｙｌ，ｙ２の得られる
過程つまりアダマール変換の過程は次式て示される如く
となる。すなわち、Ｙｌ次ａ（ｘ１＋Ｘ２））Ｙ２。ａ
（Ｘ１−Ｘ２）であるｏ（ａは変換定数）いま、第３の
並列信号Ｘ１″，Ｘ２″のうちＸ１″のみにクロック信
号を重畳させたいとすると、第２の並列信号Ｙｌ，ｙ２
のそれぞれにクロック信号ｅを加算器３１，３２により
加算すればよい。
ル逆変換回路、３、、３２はクロック信号加算器であつ
て、４には磁気記録媒体もし、くは伝送路が挿入されて
も良く、アダマール変換前の第１の並列信号ｘ、、ｘ。
がアダマール変換回路１に入力されると、アダマール変
換回路１ｉの出力として、アダマール変換後の第２の並
列信号ｙ、、ｙ２が得られ、該第２の並列信号ｙ、、ｙ
。に加算器３、、３２によりクロック信号ｅが重畳され
てアダマール逆変換回路２に入力され、該アダマール逆
変換回路２の出力として第１の並列信号Ｘｌ，Ｘ２に類
似した第３の並列信号式″，Ｘ２″が得られることが示
されている。ここで、第１の並列信号Ｘｌ，Ｘ２からア
ダマール変換後の第２の並列信号Ｙｌ，ｙ２の得られる
過程つまりアダマール変換の過程は次式て示される如く
となる。すなわち、Ｙｌ次ａ（ｘ１＋Ｘ２））Ｙ２。ａ
（Ｘ１−Ｘ２）であるｏ（ａは変換定数）いま、第３の
並列信号Ｘ１″，Ｘ２″のうちＸ１″のみにクロック信
号を重畳させたいとすると、第２の並列信号Ｙｌ，ｙ２
のそれぞれにクロック信号ｅを加算器３１，３２により
加算すればよい。
従つてこの過程つまりアダマール逆変換の過程は次式で
示される。すなわち、であつて（ｂは逆変換定数）、Ｘ
１″＝ｂ（ｙ１＋Ｙ２＋２ｅ）、Ｘ２″＝ｂ（ｙ１−Ｙ
２）となり、第３の並列信号Ｘ１″，Ｘ２″のうちＸ１
″のみにクロック信号が重畳されしかもその大きさはも
とのクロック信号ｅの２倍の大きさの？となる。
示される。すなわち、であつて（ｂは逆変換定数）、Ｘ
１″＝ｂ（ｙ１＋Ｙ２＋２ｅ）、Ｘ２″＝ｂ（ｙ１−Ｙ
２）となり、第３の並列信号Ｘ１″，Ｘ２″のうちＸ１
″のみにクロック信号が重畳されしかもその大きさはも
とのクロック信号ｅの２倍の大きさの？となる。
次に第３の並列信号Ｘ１″，Ｘ２″のうちＸ２″のみに
ク罎ンク信号を重畳させたい場合について説明すると、
この場合は互いに逆位相で同量のクロック信号を夫々の
並列信号に重畳させればよい。
ク罎ンク信号を重畳させたい場合について説明すると、
この場合は互いに逆位相で同量のクロック信号を夫々の
並列信号に重畳させればよい。
すなわち信号ｙ１にはクロック信号ｅを、信号Ｙ２には
クロック信号−ｅを加算器３１，３２により夫々加算す
る。すなわち、であつて、 Ｘ１″＝ｂ（ｙ１＋Ｙ２）、式″＝ｂ（ｙ１＋Ｙ２＋２
ｅ）となり、前述と同様にもとのクロック信号ｅの２倍
の大きさのクロック信号が重畳した信号とクロック信号
の重畳しない信号を得ることができる。
クロック信号−ｅを加算器３１，３２により夫々加算す
る。すなわち、であつて、 Ｘ１″＝ｂ（ｙ１＋Ｙ２）、式″＝ｂ（ｙ１＋Ｙ２＋２
ｅ）となり、前述と同様にもとのクロック信号ｅの２倍
の大きさのクロック信号が重畳した信号とクロック信号
の重畳しない信号を得ることができる。
このように本発明のアダマール変換系におけるノ並列信
号処理方式によればアダマール逆変換後の第３の並列信
号のうち任意の特定の信号系にのみクロック信号を大き
な出力で重畳させることができ情報信号とクロック信号
との弁別が極めて容易となる優れた利点を有している。
なお、本発明のアダマール変換系における並列信号処理
方式の説明に当つて、クロック信号が重畳された２個の
並列信号を処理する２次のアタマール変換系を例にあげ
たが、４次以降のｎ（ｎは２の整数倍数）次のアダマー
ル変換系についても同様であり、例えば４次のアダマー
ル変換系においては４個の第３の並列信号のうちの１個
に４倍又は２個に２倍の大きさのクロック信号を重畳さ
せることも可能であり、又重畳させ得る信号はクロック
信号以外の他の信号でも良いことは明らかである。
号処理方式によればアダマール逆変換後の第３の並列信
号のうち任意の特定の信号系にのみクロック信号を大き
な出力で重畳させることができ情報信号とクロック信号
との弁別が極めて容易となる優れた利点を有している。
なお、本発明のアダマール変換系における並列信号処理
方式の説明に当つて、クロック信号が重畳された２個の
並列信号を処理する２次のアタマール変換系を例にあげ
たが、４次以降のｎ（ｎは２の整数倍数）次のアダマー
ル変換系についても同様であり、例えば４次のアダマー
ル変換系においては４個の第３の並列信号のうちの１個
に４倍又は２個に２倍の大きさのクロック信号を重畳さ
せることも可能であり、又重畳させ得る信号はクロック
信号以外の他の信号でも良いことは明らかである。
第１図は本発明の並列信号処理方式に用いるアダマール
変換系を示す概略ブロック図である。 １・・・・・アダマール変換回路、２・・・・・アダマ
ール逆変換回路、３１，３２・・・・加算器、４・・・
・・・磁気記録媒体もしくは伝送路、Ｘｌ，Ｘ２・・・
・・・第１の並列信号、Ｙｌ，ｙ２・・・・・・第２の
並列信号、Ｘ１″，Ｘ２″・第３の並列信号、ｅ・・・
・・・クロック信号。
変換系を示す概略ブロック図である。 １・・・・・アダマール変換回路、２・・・・・アダマ
ール逆変換回路、３１，３２・・・・加算器、４・・・
・・・磁気記録媒体もしくは伝送路、Ｘｌ，Ｘ２・・・
・・・第１の並列信号、Ｙｌ，ｙ２・・・・・・第２の
並列信号、Ｘ１″，Ｘ２″・第３の並列信号、ｅ・・・
・・・クロック信号。
Claims (1)
- １ 第１のｎ（ｎは２の整数倍数）個の並列信号をアダ
マール変換し、該変換された第２の並列信号をアダマー
ル逆変換し、アダマール変換前の前記第１の並列信号に
類似した第３の並列信号を得るアダマール変換系におい
て、アダマール変換後の第２の並列信号のうち全部又は
特定の信号に同相もしくは逆位相の同量のクロック信号
を重畳させ、アダマール逆変換後の第３の並列信号のう
ち特定の信号にのみ前記クロック信号を重畳させること
を特徴とするアダマール変換系における並列信号処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1738678A JPS6046867B2 (ja) | 1978-02-17 | 1978-02-17 | アダマ−ル変換系における並列信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1738678A JPS6046867B2 (ja) | 1978-02-17 | 1978-02-17 | アダマ−ル変換系における並列信号処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54110773A JPS54110773A (en) | 1979-08-30 |
| JPS6046867B2 true JPS6046867B2 (ja) | 1985-10-18 |
Family
ID=11942554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1738678A Expired JPS6046867B2 (ja) | 1978-02-17 | 1978-02-17 | アダマ−ル変換系における並列信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046867B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01137145U (ja) * | 1988-03-14 | 1989-09-20 | ||
| JPH0360Y2 (ja) * | 1983-12-02 | 1991-01-07 |
-
1978
- 1978-02-17 JP JP1738678A patent/JPS6046867B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360Y2 (ja) * | 1983-12-02 | 1991-01-07 | ||
| JPH01137145U (ja) * | 1988-03-14 | 1989-09-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54110773A (en) | 1979-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005148274A (ja) | 複素指数変調フィルタバンクの信号分析方法、信号合成方法、そのプログラム及びその記録媒体 | |
| JP3160675B2 (ja) | サンプル・データ補間装置 | |
| JPS6248892A (ja) | テレビジヨン信号の記憶装置 | |
| US4742546A (en) | Privacy communication method and privacy communication apparatus employing the same | |
| JPS6046867B2 (ja) | アダマ−ル変換系における並列信号処理方式 | |
| US3751596A (en) | Data transmission system using complementary coding sequences | |
| JPS588795B2 (ja) | Ｐｃｍカラ−副搬送波の補間方式 | |
| US4514853A (en) | Multiplexed noise code generator utilizing transposed codes | |
| JPH0783235B2 (ja) | 信号処理装置 | |
| JP2001069010A (ja) | 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体 | |
| JPS61232725A (ja) | データ圧縮回路 | |
| Kuz'mina | Some generalizations of the Riemann spaces of Einstein | |
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| JPS59105712A (ja) | デイジタルフイルタ | |
| JPS5887990A (ja) | デジタル信号分離回路網 | |
| JPS6324732A (ja) | スペクトラム拡散通信装置 | |
| RU1815651C (ru) | Устройство дл ортогонального преобразовани цифровых сигналов по Уолшу-Адамару | |
| JPS62183284A (ja) | 符号化装置 | |
| SU900447A1 (ru) | Преобразователь частоты в код | |
| JPH0641389Y2 (ja) | デジタルフイルタ | |
| JPH07135448A (ja) | 信号分析及び合成フィルタバンク | |
| Voronov et al. | Digital signal resampling device for self-organizing networks | |
| KR950005056B1 (ko) | 디지탈 영상주파수 대역분할을 위한 단시간 필터링 방법 | |
| JPS6143888A (ja) | デイジタルテレビジヨン画像の伝送方法 | |
| JPH06169289A (ja) | 圧縮データ再生装置 |