JPS6046665B2 - 絶縁物破壊電圧検査法 - Google Patents
絶縁物破壊電圧検査法Info
- Publication number
- JPS6046665B2 JPS6046665B2 JP8402978A JP8402978A JPS6046665B2 JP S6046665 B2 JPS6046665 B2 JP S6046665B2 JP 8402978 A JP8402978 A JP 8402978A JP 8402978 A JP8402978 A JP 8402978A JP S6046665 B2 JPS6046665 B2 JP S6046665B2
- Authority
- JP
- Japan
- Prior art keywords
- breakdown voltage
- film
- testing method
- voltage testing
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
Description
【発明の詳細な説明】
本発明は絶縁物の破壊電圧検査法に関する。
一般に絶縁膜の破壊電圧検査法としては、2電極間には
さまれた絶縁膜の電極間に電圧を印加し、その膜が破壊
に到る最大電圧を測定する方法が用いられている。又、
半導体表面上の絶縁膜の破壊電圧測定はMOS(Met
alOxideSemiconductor)キャパシ
タ構造の金属と半導体間の最大破壊電圧を測定するとい
う方式がとられている。これら従来の絶縁膜破壊電圧測
定法の欠点は、破壊電圧の測定値を絶縁膜中に流れる比
較的低い所定の電流値における電圧を測定することにな
り、破壊電圧の真値を求めることができないこと、及び
、測定試料に金属を蒸着するど工程の複雑化がさけられ
ないなどの欠点がある。
さまれた絶縁膜の電極間に電圧を印加し、その膜が破壊
に到る最大電圧を測定する方法が用いられている。又、
半導体表面上の絶縁膜の破壊電圧測定はMOS(Met
alOxideSemiconductor)キャパシ
タ構造の金属と半導体間の最大破壊電圧を測定するとい
う方式がとられている。これら従来の絶縁膜破壊電圧測
定法の欠点は、破壊電圧の測定値を絶縁膜中に流れる比
較的低い所定の電流値における電圧を測定することにな
り、破壊電圧の真値を求めることができないこと、及び
、測定試料に金属を蒸着するど工程の複雑化がさけられ
ないなどの欠点がある。
そこで、本発明は簡便に絶縁膜の破壊電圧の真値を求め
る方式を提供することにある。いまP形Si半導体ウェ
ハ上に形成したSiO2膜の破壊電圧を測定する場合を
例に本発明を説明すると、まづ、第1b図に示す如くS
iO2膜2を形成したSiウェハ1を第1a図に示すよ
うに試料台にのせ、その上からコロナ放電による正(又
は負)の電荷を蓄積させる、絶縁膜上に蓄積する電荷は
表面電位計によりその電位を手動又は自動で計測するこ
とができる。
る方式を提供することにある。いまP形Si半導体ウェ
ハ上に形成したSiO2膜の破壊電圧を測定する場合を
例に本発明を説明すると、まづ、第1b図に示す如くS
iO2膜2を形成したSiウェハ1を第1a図に示すよ
うに試料台にのせ、その上からコロナ放電による正(又
は負)の電荷を蓄積させる、絶縁膜上に蓄積する電荷は
表面電位計によりその電位を手動又は自動で計測するこ
とができる。
同図において、Pは電源、Aは電流計、Vは電圧計、G
はコロナグリッドワイヤアレイ(Corona)Gri
dWireArl″ay)、Wはサンプルウェハ、GP
は接地板を示している。この様にして、電荷蓄積を重ね
、SiO。膜上に蓄積し得る最大電位がすなわち絶縁膜
中に電流を流さない状態での最大に耐え得る電位値、す
なわち、破壊電圧の真値を得ることができる。*法によ
り測定した例を第2図に示す。
はコロナグリッドワイヤアレイ(Corona)Gri
dWireArl″ay)、Wはサンプルウェハ、GP
は接地板を示している。この様にして、電荷蓄積を重ね
、SiO。膜上に蓄積し得る最大電位がすなわち絶縁膜
中に電流を流さない状態での最大に耐え得る電位値、す
なわち、破壊電圧の真値を得ることができる。*法によ
り測定した例を第2図に示す。
即ち、第2図は各種膜厚SiO2のコロナ放電による表
面電位立上り特性を示すもので、比抵抗4Ωaの(10
0)単結晶シリコンウェハ表面に種々の厚さ(tox)
のSiO。膜を形成したサンプルに対して、コロナ放電
電圧を+5KVとした場合の測定結果であ’る。第2図
では横軸は、帯電時間、縦軸は帯電電位の変化であり、
時間と共に電位は直線的に増加し、ある時間で飽和する
。この飽和電位をすなわちその絶縁膜の絶縁破壊電圧の
真値とみることができる。この様にしてSiウェハのS
i0。
面電位立上り特性を示すもので、比抵抗4Ωaの(10
0)単結晶シリコンウェハ表面に種々の厚さ(tox)
のSiO。膜を形成したサンプルに対して、コロナ放電
電圧を+5KVとした場合の測定結果であ’る。第2図
では横軸は、帯電時間、縦軸は帯電電位の変化であり、
時間と共に電位は直線的に増加し、ある時間で飽和する
。この飽和電位をすなわちその絶縁膜の絶縁破壊電圧の
真値とみることができる。この様にしてSiウェハのS
i0。
膜の絶縁破壊電圧の膜厚依存性を測定した結果を第3図
に示す。第3図は酸化膜の厚さ(tox)に対する最大
絶縁耐圧強度の関係を示すものであり、図中の曲線Aは
本発明のコロナ放電法による特性曲線であり、曲線Bは
従来のMOSキャパシター法によつて測定された特性曲
線である。この様にコロナ放電一表面電位測定という方
法による絶縁膜の破壊電圧測定法は簡別に、かつ物理的
に意味のある真の値を得ることができる。
に示す。第3図は酸化膜の厚さ(tox)に対する最大
絶縁耐圧強度の関係を示すものであり、図中の曲線Aは
本発明のコロナ放電法による特性曲線であり、曲線Bは
従来のMOSキャパシター法によつて測定された特性曲
線である。この様にコロナ放電一表面電位測定という方
法による絶縁膜の破壊電圧測定法は簡別に、かつ物理的
に意味のある真の値を得ることができる。
本発明はSiO2膜等の絶縁膜に限らず厚さや形状をも
つ絶縁物の破壊電圧等の測定にも用いることができる。
つ絶縁物の破壊電圧等の測定にも用いることができる。
第1a図は本発明の検査法において用いられるコロナ放
電による帯電法を説明するための概略図、第1b図は測
定されるウェハの断面図、第2図は各種膜厚のSiO2
膜のコロナ放電による表面電位立上り特性を示す特性図
、第3図はSiO2膜の膜厚に対する最大絶縁耐圧強度
特性図である。 1・・・・・シリコン基板、2・・・・・・SiO2膜
。
電による帯電法を説明するための概略図、第1b図は測
定されるウェハの断面図、第2図は各種膜厚のSiO2
膜のコロナ放電による表面電位立上り特性を示す特性図
、第3図はSiO2膜の膜厚に対する最大絶縁耐圧強度
特性図である。 1・・・・・シリコン基板、2・・・・・・SiO2膜
。
Claims (1)
- 【特許請求の範囲】 1 絶縁物上に正又は負の電荷をその限界まで帯電させ
る工程と、該帯電電位を計測する工程とを有することを
特徴とする絶縁物破壊電圧検査法。 2 上記絶縁物を半導体基板上の絶縁膜としたことを特
徴とする特許請求の範囲第1項記載の絶縁物破壊電圧検
査法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8402978A JPS6046665B2 (ja) | 1978-07-12 | 1978-07-12 | 絶縁物破壊電圧検査法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8402978A JPS6046665B2 (ja) | 1978-07-12 | 1978-07-12 | 絶縁物破壊電圧検査法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5512408A JPS5512408A (en) | 1980-01-29 |
JPS6046665B2 true JPS6046665B2 (ja) | 1985-10-17 |
Family
ID=13819107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8402978A Expired JPS6046665B2 (ja) | 1978-07-12 | 1978-07-12 | 絶縁物破壊電圧検査法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6046665B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4296370A (en) * | 1979-10-11 | 1981-10-20 | Rca Corporation | Method of detecting a thin insulating film over a conductor |
US4812756A (en) * | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
EP0584477B1 (fr) * | 1992-07-30 | 1997-09-24 | Firmenich Sa | Utilisation d'une cyclopentadécénone à titre d'ingrédient parfumant |
US5498974A (en) * | 1994-12-30 | 1996-03-12 | International Business Machines Corporation | Contactless corona-oxide-semiconductor Q-V mobile charge measurement method and apparatus |
JP4699928B2 (ja) * | 2006-03-29 | 2011-06-15 | 日本碍子株式会社 | プラズマ発生電極検査装置 |
-
1978
- 1978-07-12 JP JP8402978A patent/JPS6046665B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5512408A (en) | 1980-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shin et al. | Thin oxide charging current during plasma etching of aluminum | |
JP2951582B2 (ja) | 非接触コロナ酸化物半導体q−v移動電荷測定の方法および装置 | |
JPS6482541A (en) | Method and device for measuring semiconductor surface | |
US4978915A (en) | Method of manufacturing semiconductor devices involving the detection of impurities | |
TWI525328B (zh) | C-v特性測定系統及c-v特性測定方法 | |
EP0040691A1 (en) | Apparatus for measuring semiconductor surface potential and impurity concentration | |
US7339392B2 (en) | Apparatus measuring substrate leakage current and surface voltage and related method | |
Lagowski et al. | Contact potential difference methods for full wafer characterization of oxidized silicon | |
JPS6046665B2 (ja) | 絶縁物破壊電圧検査法 | |
US4168432A (en) | Method of testing radiation hardness of a semiconductor device | |
CN106546638A (zh) | 能带缺陷密度分布的测试方法 | |
US6377067B1 (en) | Testing method for buried strap and deep trench leakage current | |
JP4623807B2 (ja) | 半導体素子の電圧計測装置および電圧計測方法 | |
US6937050B1 (en) | Non-contact mobile charge measurement with leakage band-bending and dipole correction | |
JP2609728B2 (ja) | Mis界面評価法及び装置 | |
Schwarzenbach et al. | Systematic evaluation of SOI buried oxide reliability for partially depleted and fully depleted applications | |
JPH036661B2 (ja) | ||
JP3247396B2 (ja) | 半導体装置の評価方法 | |
US7230443B1 (en) | Non-contact mobile charge measurement with leakage band-bending and dipole correction | |
Comizzoli | Nondestructive, Reverse Decoration of Defects in IC Passivation Overcoats | |
JPH07174800A (ja) | 表面計測装置 | |
Narita et al. | Investigation for influence of space charge accumulation in motor winding coating material on partial discharge inception voltage | |
US9689913B2 (en) | Method and device for measuring changes over time of the electrical performance of an FDSOI transistor | |
Cabruja et al. | Influence of the degradation on the surface states and electrical characteristics of EOS structures | |
JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 |