JPS604612B2

JPS604612B2 - 差動増幅器

Info

Publication number: JPS604612B2
Application number: JP50119765A
Authority: JP
Inventors: 邦夫関; 幸郎鈴木; 良雄坂本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1975-10-06
Filing date: 1975-10-06
Publication date: 1985-02-05
Also published as: US4051443A; JPS5244142A

Description

【発明の詳細な説明】本願発明は差動増幅器、特に回路素子数が少なく、かつ
優れたＣＭＲＲ（同相モード信号除去比）を有し動作安
全性の高い差動増幅器に関する。

従来より、特にモノリシツク半導体集積回路に組込むに
際し、抵抗素子数が少なく集積化に適した差敷増幅器と
して第１０図に示した如き回路が公知である。

かかる差動増幅器の詳細は１９６ｇ王２月１９日発行の
ｌＥＥＥ１ｎｔｅｍａｔｉｏｎａＩＳｏｌｉｄ−Ｓｔ
ａにＣｉｒｃｕｉ＄ＣｏｎｆｅｍｃｅＰ１６〜１７に説
明されているが、同図に示されている様に差敷対トラン
ジスタＱ，，Ｑ２の負荷としてダイオードＤ，、ＰＮＰ
型トランジスタＱ３からなる電流源回路が採用されてい
る。かかる型式の電流源回路の動作を、第１１図に示し
た様なトランジスタＱのベースとェミッタとの間にダイ
オードＤを接続した回路において説明すると、ダイオー
ドＤのＰＮ接合とトランジスタＱのベース・ェミツタ接
合は全く同一の順方向バイアス電圧Ｖ８６が印加され、
さらにこのダイオードとトランジスタが同時不純物拡散
により製造されているならば、それらのＰＮ接合のＶ−
１特性は互いに等しくなり、それらは全く同一の電流密
度の電流を流す。従って、トランジスタＱのェミッタ電
流１０と、ダイオードＱのダイオード電流ｌｏは、トラ
ンジスタＱのベース・ェミッタ接合面積をＡｏ、ダイオ
ードＤのＰＮ接合面積をＡｏとすれば下式の様になる。
ｌｏ・ＩＱＡＤ−Ａ。

故に、かかる型式であって、ダイオードとトランジスタ
の接合面積が互いに等しい電流源回路が第１０図に示し
た様に差動対トランジスタＱ，，Ｑ２の負荷として使用
された場合、差動信号電流ｉ，が同図の矢印の方向に差
動対トランジスタＱ，，Ｑ２に流れると、上記電流源回
路のダイオードＤ，のＰＮ接合はこの差動信号電流ｉ，
によりバイアスされ順方向電圧ＶＢ耳を発生する。

この順方向電圧ＶＢ８によりＰＮＰトランジスタＱ３の
ベース・エミツタ間がバイアスされ、ダイオードとトラ
ンジスタの接合面積は互に等しいため、上記差敷信号電
流Ｔ，と等しし・電流値を持った信号電流Ｔ２が上記ト
ランジスタＱ３に同図の矢印の方向に流れる。従って、
トランジスタＱ２とトランジスタＱ３のコレクタが相互
に接続された差動出力回路接続点Ｐに射・ては２（＝Ｔ
，十ｉ２）の差動出力信号電流が得られ、通常の差敷増
幅器の差敷出力信号の２倍が得られ高利得を得ることが
出来る。またこの差動増幅器の差動対トランジスタＱ，
，Ｑ２のバイアス電流は、抵抗Ｒ、ダイオードＤ２、ト
ランジスタＱ４から構成された定電流源回路により、一
定の電流値に設定されているため、差動対トランジスタ
Ｑ，，Ｑ２のそれぞれのベース（■ピン、■ピン）に印
加されるいかなる共通モード信号によっても、上記バイ
アス電流は変動することはなく、優れたＣＭＲＲ（同相
モード信号除去比）を得ることが出来る。

また上記差敷増幅器の差動出力回路接続点Ｐにはトラン
ジスタＱ５，Ｑ６からなる次段電流増幅回路が接続され
、差敷出力信号をさらに電流増幅した信号電流を出力端
子（■ピン）に供給するように構成されている。しかし
ながら、この様に次段電流増幅回路が接続された従来よ
り公知の差動増幅器は、回路を構成するための回路素子
数が、トランジスタが６個、ダイオードが２個、抵抗が
１個、合計９となり、回路素子数が多く、高価な差動増
幅器となるという欠点を有する。

本願発明は上記の欠点を解決するためになされたもので
、その目的とするところは、回路素子数が少なく安価で
、かつ優れたＣＭ凪Ｒ（同相モ−ド信号除去比）を有し
動作安定性の高い差動増幅器を提供せんとするにある。

上記目的を達成するための本願発明の基本的構成は、特
許請求の範囲の欄に記載された各要件を具備することを
特徴とするものであるが、以下本願発明の各実施例を図
面に沿って詳細に説明する。第１図は本発明の第１の実
施例によりモノリシック半導体集積回路に構成された蓋
動増幅器の回路図を示している。

同図において丸で囲まれた番号は集積回路のピン番号（
外部リード端子）を示し、破線内のトランジスタ、ダイ
オード、抵抗の回路素子は全て周知の集積回路製造方法
により一枚のシリコン半導体チップ内に形成されている
。また、かかる実施例による差動増幅器は、ベース電極
とェミッタ電極とコレクタ電極とを有してなる一組の差
動対トランジスタＱ，，Ｑ２、第１供給電源端子（■ピ
ン、ほぼ一定の正電圧Ｖｃｃが供給される）、第２供給
電源端子（■ピン：大地電位へ接地される）、共通抵抗
Ｒ、第ＩＰＮ接合ダイオードＤ，とＰＮＰ型の第１トラ
ンジスタＱ３とからなる第１電流源ＣＳ，、第がＮ接合
ダイオードＤ２とＮＰＮ型の第２トランジスタＱ４とか
らなる第２電流源ＣＳ２、および上記第１トランジスタ
Ｑのコレクタと第２トランジスタＱ４のコレクタとに接
続され上記一組の差動対トランジスタＱ，，Ｑ２のそれ
ぞれのベース電極に印加された二信号間の差動出力信号
電流を発生するための出力手段（■ピン：出力端子）を
具備している。また、上記一組の差動対トランジスタＱ
，，Ｑ２のそれぞれのェミッタ電極は共通に接続される
とともに上記共通抵抗Ｒの一端に接続され、上記第がＮ
接合ダイオードＤ２は上記共通抵抗Ｒの池端と上記第２
供給電源端子（■ピン）との間に接続され、上記第２ト
ランジスタＱ４のベースとエミツタはそれぞれ上記共通
抵抗Ｒの池端と上記第２供繋溝電源端子（■ピン）とに
接続され、上記第ＩＰＮ接合ダイオードＤ，は第１供給
電源端子（■ピン）と、上記−方の差動対トランジスタ
Ｑ２のコレクタとの間に接続され、上記第１トランジス
タＱ３のベースとェミッタとはそれぞれ上記−方の差動
対トランジスタＱ２のコレクタと第１供給電源端子（■
ピン）と接続されている。さらに、本発明は上記の如き
回路接続上の特徴に加え、この回路を構成する回路素子
の物理的サイズにおいて下記の如き特徴を有している。

すなわち、上記第ＩＰＮ接合ダイオードＤ，の動作上の
実効ＰＮ接合面積は上記第１トランジスタＱ３の作動上
の実効ＰＮ接合面積と実質的に等しく設定され、上記第
がＮ接合ダイオードＤ２の動作上の実効ＰＮ接合面積は
上記第２トランジスタＱ４の２倍に実質的に等しく設定
されている。これらをさらに詳細に説明するため、第１
図に示した本発明の一実施例による差動増幅器をモノリ
シック半導体集積回路に構成した時の、構造図面が第３
図に示されている。同図に示されている様に、トランジ
スタＱ，，Ｑ２，Ｑ，Ｑ４、ダイオードＤ，，Ｄ２、抵
抗Ｒの回路素子は全て一個のシリコン半導体チップ１１
に形成され、これらの回路素子は互いにｐ＋アィソレー
ション領域１２によりＰＮアィソレーション方式で電気
的に互いに分離されている。同図において、細い実線は
モノリシック半導体集積回路の各回路素子を構成する各
ＰＮ接合のシリコン半導体チップ１１表面での形状を示
し、太い実線はシリコン半導体チップ１１表面に形成
された二酸化シリコン等よりなる半導体表面保護膜に窓
開けされたコンタクト部を示し、破線は半導体表面保護
膜上に形成されたアルミニウム薄膜配線電極を示し、こ
の破線で包囲された数字は半導体集積回路のピン番号を
示している。まず配線〆，はＮＰＮ型トランジスタＱ，
のベース・コンタクト部Ｂｏ，とオーミック接触してお
り、■ピンとこのトランジスタＱ，のベースとの間の電
気的接続を構成している。配線〆２はＮＰＮ型トラン
ジスタＱ２のベース・コンタクト部Ｂｏ２とオーミツク
接触しており、■ピンとこのトランジスタＱ２のベース
との間の電気的接続を構成している。配線〆３はラテ
ラル構造のトランジスタであるＰＮＰ型トランジスタＱ
３のコレク夕・コンタクト部Ｃｏ３とオーミック接触す
るとともに、ＮＰＮ型トランジスタＱのコレク夕・コン
タクト部Ｃｏ４にオーミック接触しており、■ピンとト
ランジスタＱのコレクタとの間およびトランジスタＱ４
のコレクタとの間の電気的接続を構成している。配線仏
はＮＰＮ型トランジスタＱ，のコレクタ・コンタクト部
Ｃｏ．にオーミック接触し、またダイオードとして動作
するラテラルＰＮＰ型トランジスタＤ，のェミッタ・コ
ンタクト部Ｅｏ，にオーミック接触し、さらにラテラル
ＰＮＰ型トランジスタＱのェミッタ・コンタクト部ＥＱ
３にオーミック接触しており、■ピンとトランジスタＱ
，のコレクタとの間およびラテラルＰＮＰ型トランジス
タＤ，のェミッタとの間さらにはラテラルＰＮＰ型トラ
ンジスタＱ３のェミッタとの間の電気的接続を構成して
いる。配線そ５はダイオードとして動作するＮＰＮ型ト
ランジスタＤ２のェミツタ・コンタクト部ＥＤ２にオ
ーミック接触するとともに、ＮＰＮ型トランジスタＱ４
のヱミッタ・コンタクト部Ｅ。４にもオーミック接触し
ており、■ピンとトランジスタＤ２のエミツタとの間お
よびトランジスタＱ４のェミッタとの間の電気的接続を
構成している。

配線〆６はＮＰＮ型トランジスタＱ，のェミツタ・コ
ンタクト部Ｅｏ，、ＮＰＮ型トランジスタＱ２のェミッ
夕・コンタクト部Ｅ。２、および抵抗Ｒの一端のコンタ
クト部○，にそれぞれオーミツク接触しており、トラン
ジスタＱ，のエミツタとトランジスタＱ２のェミッタと
の間および抵抗Ｒの一端との間の電気的接続を構成して
いる。

配線そ？はまずＮＰＮ型トランジスタＤ２のベース・
コンタクト部Ｂ。２とコレクタ・コンタクト部Ｃ。

２とにそれぞれオーミツク接触しているため、このトラ
ンジスタＤ２のベース・コレクタ間を短絡せしめ、第２
ダイオード手段として動作させる。

また「この配線〆７はＮＰＮ型トランジスタＱ４の
ベース・コンタクト部Ｂ。４と抵抗Ｒの他端のコンタク
ト部０２にもそれぞれオーミツク接触している。

したがって、この配線そ？はトランジスタＤ２のベー
スとコレクタとの間、トランジスタＱ４のベースとの間
、および抵抗Ｒの他端との間の電気的接続を構成する。
さらに配線夕８はまずラテラルＰＮＰトランジスタＤ，
のベース・コンタクト部Ｂｏ，とコレクタ・コンタクト
部ＣＯ．とにそれぞれオーミック接触しているため、こ
のトランジスタＤ，のベース・コレクタ間を短絡せして
、第１ダイオード手段として動作させる。また、この配
線〆８はＮＰＮトランジスタＱ２のコレクタ・コンタ
クト部Ｃｏ２およびラテラルＰＮＰトランジスタＱ３
のベース・コンタクト部Ｂ。３にもそれぞれオーミック
接触している。

したがって、この配線そ８はトランジスタＤ．のベース
とコレクタとの間、トランジスタＱのベースとの間、お
よびトランジスタＱ２のコレクタとの間の電気的接続を
構成している。また、第３図に示されている様に第１電
流源ＣＳ，の第１のダイオード手段として構成されたラ
テラル構造のＰＮＰトランジスタＤ，の物理的面積は、
第１電流源ＣＳ，の第１トランジスタとして構成された
ラテラル構造のＰＮＰトランジスタＱの物理的面積と同
一にされており、特にそのラテラルＰＮＰトランジスタ
のェミッタ・ベース接合面積は互いに等しくされており
、第２電流源ＣＳ２の第２ダイオード手段として構成さ
れたＮＰＮトランジスタＤ２の物理的面積は、第２電流
源ＣＳ２の第２トランジスタＱの物理的面積の２倍に設
定されており、特にトランジスタＤ２のェミツタ・ベー
ス接合面積はトランジスタＱ、ェミッタ・べ−ス接合面
積の２倍となっている。

一方、第４図は第３図に示した本発明の一実施例による
モノリシツク半導体集積回路をＡＡ′間、ＢＢ′間でバ
ーチカル型ＮＰＮトランジスタＱとラテラル型ＰＮＰト
ランジスタＱ３をそれぞれ切断した断面図であり、バー
チカル型ＮＰＮトランジスタＱ４はＮ＋型埋込み領域１
３、Ｎ型コレクタ領域１４、Ｐ型ベース領域１５、Ｎ＋
型ェミッタ領域１６から構成され、ェミッタ領域、ベー
ス領域、コレクタ領域にはそれぞれアルミニウム薄膜配
線電極１５，１７，１８がオーミツク接触しており、ラ
テラル型ＰＮＰトランジスタＱはＮ十型埋込み領域１７
、Ｎ型ベース領域１８、Ｐ型ヱミッタ領域１９、Ｐ型コ
レクタ領域２０、Ｎ十高濃度ベース領域２１から構成さ
れ、ェミッタ領域、コレクタ領域、高濃度ベースには２
１それぞれアルミニウム薄膜配線電極１４，１３，１８
がオーミツク接触している。

かかる本願発明の一実施例によれば、下記の理由により
初期の目的を達成することが出来る。

差動入力端子（■ピン、■ピン）に等しい振幅値予を有
した２つの同相モード信号がそれるれ印加されたとする
と、共通抵抗Ｒには下式で示される信号電流ｉが流れる
。ｉ＝Ｖ／（Ｒ＋ｒｅ＋ｒｏ２）ただしＲは共通抵抗Ｒの抵抗値、ｒｅはトランジスタＱ
，，Ｑ２のェミッタ分布勤抵抗の抵抗値、ｒ。

２はダイオードＤ２の分布動抵抗の抵抗値である。

この信号電流ｉが共通抵抗Ｒに流れると、差動対トラン
ジスタＱ，，Ｑ２のそれぞれのベース・エミッタ間電圧
−電流特性がほぼ実質的に等しいので、この差動対トラ
ンジスタＱ，，Ｑ２にそれぞれ上記信号電流ｉの半分の
値の信号電流ｉ／２が流れる。

この信号電流ｉ／２はさらに第１ダイオード手段として
動作するＰＮＰトランジスタＤ，に流れ、そのベース・
ェミッタ接合をバイアスし、バイアス電圧を発生する。
このバイアス電圧により第１電流源ＣＳ，の第１トラン
ジスタＱ３のベース・ェミッタ接合をバイアスするが、
トランジスタＤ，とトランジスタＱ３のェミツタ・ベー
ス接合面積が互いに等しくなっているため、第１トラン
ジスタＱ３のコレクタより■ピンにｉ／２の信号電流が
流出する。一方共通抵抗Ｒに流れる信号電流ｉは第２ダ
イオード手段として動作するＮＰＮトランジスタＤ２に
流れ、そのベース・ェミッタ接合をバィアスし、バイア
ス電圧を発生する。

このバイアス電圧により第２電流源ＣＳ２の第２トラン
ジスタＱのベース・ェミツタ接合をバイアスするが、ト
ランジスタＱ４のェミッタ・ベース接合面積は、トラン
ジスタＤ２のェミツタ・ベース接合面積の半分に設定さ
れているため、信号電流ｉの半分の信号電流ｉ／２が■
ピンより第２トランジスタＱ４のコレク外こ流入する。
従って、第１トランジスタＱ３よりの信号電流ｉ／２と
第２トランジスタＱよりの信号電流ｉ／２は大きさが互
いに等しく、位相が互いに逆相となっているため、互い
に相殺し、差動入力端子に印加されるいかなる同相モー
ド信号によっても、出力端子（■ピン）には、この同相
モード信号に影響された信号電流が発生することはなく
、優れたＣＭＲＲ（同相モード信号除去比）を得ること
が出来た。

また、本発明のかかる実施例において、優れたＣＭ旧Ｒ
を得るために、多くの回路素子を必要とする定電流源回
路が使用されていないため、回路を構成するための回路
素子数が、トランジスタが４個、ダイオードが２個、抵
抗が１個、合計７個となり、従来より２個回路素子を削
減することが出来た。

一方、本願発明はかかる一実施例に限定されるものでは
なく、種々変形した実施態様を採用することが出来る。

第２図は本願発明の第２の実施例による差動増幅器の回
路図を示し、第１図に示した実施例と異なる点は、第１
電流源ＣＳ，であり、２つのコレクタＣＰ，，ＣＰ２を
有したマルチコレクタ・ラテラルＰＮＰトランジスタＱ
３から構成されている。このマルチコレクタ・ラテラル
ＰＮＰトランジスタの一つのコレクタＣＰ２はそのベ
ースと短絡されるとともに、差動対トランジスタの一方
のトランジスタＱ２のコレクタに接続されているため、
第１供給電源端子（■ピン）とトランジスタＱ２のコレ
クタとの間に第１ダイオード手段を接続した回路と等価
となる。また、このマルチコレクタ・ラテラルＰＮＰト
ランジスタの一つのコレクタＣｐ・，ＣＦ２のベース・
コレクタ接合面積は互いに等されており、第１図の実施
例と同様にトランジスタＤ２のェミッタ・ベース接合面
積はトランジスタＱ４のェミッタ・ベース接合面積の２
倍となっている。この第２図に示した本発明の実施例に
よる差動増幅器をモノリシツク半導体集積回路に構成し
た時の、構造図面が第５図に示されている。同図に示さ
れている様に、第１電流源ＣＳ．のダイオード手段Ｄ，
と第１トランジスタにより構成されている。このマルチ
コレクタ・ラテラルＰＮＰトランジスタはＮ型ベース領
域Ｂ′Ｐの中心部に配置されたＰ型ェミッタ領域に設け
られたェミツタ・コンタクト部ＥＰと、このＰ型ェミッ
タ領域の周辺に配置された２つのＰ型コレクタ領域にそ
れぞれ設けられたコレクタ・コンタクト部ＣＰ，，ＣＰ
２と、外周に配置されたＮ＋型高濃度ベース領域に設け
られたベース・コンタクト部ＢＰとを有している。また
上記２つのＰ型コレクタ領域とＮ型ベース領域との間に
形成された２つのベース・コレクタ薮合面積は互いに等
しくされている。ェミッタ・コンタクト部ＥＰは配線１
４とオーミック接触し、一方のコレクタ・コンタクト部
ＣＰ，は配線１３とオーミック接触し、他方のコレクタ
・コンタクト部ＣＰ２とベース・コンタクト部ＢＰはと
もに配線１３とオーミツク接触し、さらにトランジスタ
Ｑ２のコレクタ・コンタクト部Ｃｏ２に接続されている
。かかる実施例においては、第１ダイオード手段Ｄ，と
して動作するところのェミッタ・コンタクト部ＥＰ、コ
レクタ・コンタクト部ＣＰ２ベース・コンタクト部ＢＰ
に流れる電流と実質的に等しい電流が第１トランジスタ
Ｑ３として動作するところのェミッタ・コンタクト部Ｅ
Ｐとコレクタ・コンタクト部ＣＰ，に流れるため、第１
図と第３図とに示した本発明の第１の実施例と同様に初
期の目的を達成することが出来る。

第６図と第７図とは、それぞれ本発明の第３と第４の実
施例による差動増幅回路の回路図で、第１と第２の実施
例の変形の実施例となっており第２電流源ＣＳ２の第２
ダイオードの構成が異なっている。

すなわち、第２ダイオードは第２トランジスタＱ４のベ
ース・ェミッタ接合面積と実質的に等しいＰＮ接合面積
それぞれを有した２個のダイオードＤ２，，Ｄ２２の並
列接続から構成されている。第８図は本発明の第５の実
施例による差動増幅回路の回路図であり、負電源（−Ｖ
ＥＥ）を使用しているため、差動対トランジスタＱ，，
Ｑ２はラテラル・ＰＮＰトランジスタで、第１電流源Ｃ
Ｓ，の第１ダイオードＤ，と第１トランジスタＱ３はＮ
ＰＮトランジスタで、第２電流源ＣＳ２はマルチコレク
タ・ラテラルＰＮＰトランジスタで構成されている。ま
た、このトランジスタＤ，のエミツタ・ベース接合面積
はトランジスタＱ３のェミッタ・ベース接合面積と等し
くなっている。一方、このマルチコレクタ・ラテラルＰ
ＮＰトランジスタＱの第１コレクタＣ，と第２コレクタ
Ｃ２とを有し、第２コレクタＣ２のベース・コレクタ接
合面積は第１コレクタＣ，のベース・コレクタ接合面積
の２倍となっており、第２コレクタＣ２がＰＮＰトラン
ジスタＱのベースに短絡されているため、等価的にトラ
ンジスタＱ４のェミッタ・ベース接合面積の２倍のＰＮ
接合面積を有した第２ダイオードＤ２がトランジスタＱ
４のェミッタ・ベース間に日頃方向に接続された回路に
なり、上述の各実施例と同様に初初期の目的を達成する
ことが出釆る。第９図は本発明による差動増幅器をモノ
リシック半導体集積回路に達成された音響用高出力電力
増幅回路の初段増幅器として利用した実施例を示してお
り、■ピンに印加された入力信号を増幅し、増幅トラン
ジスタＱ，ｏ〜Ｑ，４等からなる出力プッシュプル出力
電力増幅回路の初段増幅器として利用した実施例を示し
ており、■ピンに印加された入力信号を増幅し、増幅ト
ランジスタＱ，ｏ〜Ｑ，４等からなる出力プッシュプル
出力段にその出力信号を供給する。かかる音響用高出力
電力増幅回路の初段増幅器として利用された差動増幅器
は、下記に説明する如く電源電圧Ｖｃｃに車畳したリッ
プル成分に対し実質的に不感応であり、動作安定性が極
めて高いという利用を有する。

すなわち、■ピンに供給された電源電圧Ｖｃｃのリップ
ル成分はまず抵抗Ｒ，ｏ，、コンデンサＣ，ｏ，により
構成された第１のリップルフィルタによって減衰される
。

この第１のリップルフィルタによって減衰されたりップ
ル成分は、抵抗Ｒ，。２、コンデンサＣ，。

３によって構成された第２のリップルフィル外とよって
さらに減衰される。

一方、トランジスタＱ．のベースには初段増幅器の入力
インピーダンスを高めるための入力抵抗Ｒ，。

４が接続されるとともに入力結合コンデンサＣ，。

２を介して入力端子ＩＮＰＵＴに接続されている。

さらにこの入力端子に一般にイコラィザアンブ等の前置
増幅器の出力回路に接続され、この前層増幅器の出力回
路は有限の出力低邸を有する。従って、トランジスタＱ
，のベースに伝達された電源リップル成分はさらにこの
入力抵抗Ｒ腿と入力結合コンデンサＣ，。２とによって
減衰される。

従って差動対トランジスタＱ，，Ｑ２のェミッタに接続
された共通抵抗Ｒ２とダイオードＤ２との直列径路に流
れるところの電源リップル成分に影響されたりップル電
流は、上記第１のリップルフィルタ、上記第２のリップ
ルフィルタおよび入力抵抗Ｒ，ｏ４と入力結合コンデン
サＣＭによって低減されるため、ダイオードＤ２の動作
実効ＰＮ接合面積とトランジスタＱの動作実効ＰＮ接合
面積の比が２：１からずれたり、ダイオードＤ，の動作
実効ＰＮ接合面積とトランジスタＱ３の動作実効ＰＮ接
合面積の比が１：１からずれたとしても、増幅トランジ
スタＱ，ｏのベースに伝達されるリツプル成分を低減す
ることができる。従って、■ピンに供給された電源電圧
Ｖｃｃのリップル成分が比較的小さい場合は、コンデン
サＣ，。

，を省略することができる。以上本願発明の各種実施例
を説明したが、本発明の差動対トランジスタＱ，，Ｑ２
はバィポーラ型トランジスタ以外にし、ＭＯＳ型電界効
果トランジスタ、接合型電界効果トランジスタ等の入力
電極と接地電極と出力電極とを持った増幅素子を用いる
ことが出来る。

【図面の簡単な説明】

第１図、第２図はそれぞれ本発明の第１および第２の実
施例による差動増幅器の回路図、第３図は第１図の本発
明の差動増幅器をモノリシック半導体集積回路に構成し
た時の構造図面、第４図は第３図の一部断面図、第５図
は第２図の本発明の差動増幅器をモノリシック半導体集
積回路に構成した時の構造図面、第６図、第７図、第８
図はそれぞれ本発明の第３、第４および第５の実施例に
よる蓋動増幅器の回路図、第９図は本発明による差動増
幅器を音響用高出力電力増幅回路の初段増幅器として利
用した実施例を示し、第１０図は従来より公知の差敷増
幅器、第１１図は従来より公知の電流源回路を示す。Ｑ，，Ｑ２・・・差動対トランジスタ、ＣＳ．・・・第
１電流源、Ｄｒ・第１ダイオード、Ｑ…第１トランジス
タ、ＣＳ２・・・第２電流源、Ｄ２・・・第２ダイオー
ド、Ｑ４・・・第２トランジスタ、Ｒ・・・共通抵抗。第１図第２図第３図第４図第５図第６図第７図第８図第９図第１０図第１１図

Claims

【特許請求の範囲】１入力電極と接地電極と出力電極とを有し該接地電極
が互いに差動的に接続された第１増幅素子Ｑ＿１および
第２増幅素子Ｑ＿２、第１供給電源端子、第２供給電源
端子、第１ダイオード手段Ｄ＿１と第１導電型の第１ト
ランジスタＱ＿３とからなる第１電流源手段ＣＳ＿１、
第２ダイオード手段Ｄ＿２と第２導電型の第２トランジ
スタＱ＿４とからなる第２電流源手段ＣＳ＿２および共
通インピーダンス手段Ｒ＿２その一端が上記第１供給電
源端子に接続された第１バイアス抵抗Ｒ＿１＿０＿２、
その一端とその他端とが上記バイアス抵抗Ｒ＿１＿０＿
２の他端と上記第２供給電源端子とにそれぞれ接続され
た第２バイアス抵抗Ｒ＿１＿０＿３、その一端が上記第
１増幅素子Ｑ＿１の上記入力端子に接続されその他端が
上記第１バイアス抵抗Ｒ＿１＿０＿２と上記第２バイア
ス抵抗Ｒ＿１＿０＿３との共通接続点に接続された入力
抵抗Ｒ＿１＿０＿４、上記第１バイアス抵抗Ｒ＿１＿０
＿２および上記第２バイアス抵抗Ｒ＿１＿０＿３の上記
共通接続点と上記第２供給電源端子との間に接続された
電源リツプル除去用第１コンデンサＣ＿１＿０＿３、入
力端子ＩＮＰＵＴと上記第１増幅素子Ｑ＿１の上記入力
電極および上記入力抵抗Ｒ＿１＿０＿４の上記一端との
間に接続された入力結合コンデンサＣ＿１＿０＿２を具
備してなり、上記第１ダイオード手段Ｄ＿１が上記第２
増幅素子Ｑ＿２の上記出力端子と上記第１供給電源端子
との間に接続され、上記第１トランジスタＱ＿３のベー
スとエミツタとがそれぞれ第２増幅素子Ｑ＿２の上記出
力端子と上記第１供給電源端子に接続され、上記第１増
幅素子Ｑ＿１および上記第２増幅素子Ｑ＿２の上記接地
電極と上記第２供給電源端子との間に上記共通インピー
ダンス手段Ｒ＿２と上記第２ダイオード手段Ｄ＿２とが
直列接続され、上記第２ダイオード手段Ｄ＿２の一端お
よび上記第２トランジスタＱ＿４のエミツタが共通に接
続され、上記第１トランジスタＱ＿３のコレクタと上記
第２トランジスタＱ＿４のコレクタとが出力点に接続さ
れ、上記第１増幅素子Ｑ＿１と上記第２増幅素子Ｑ＿２
の電気的特性が互いに実質的に等しく設定され、上記第
１ダイオード手段Ｄ＿１の動作実効ＰＮ接合面積が上記
第１トランジスタＱ＿３の動作実行ＰＮ接合面積と実質
的に等しく設定され、上記第２ダイオード手段Ｄ＿２の
動作実効ＰＮ接合面積が上記第２トランジスタＱ＿４の
動作実効ＰＮ接合面積の２倍に実質的に等しく設定され
、上記第１供給電源端子における電源リツプル成分を上
記第１バイアス抵抗Ｒ＿１＿０＿２と上記電源リツプル
除去用第１コンデンサＣ＿１＿０＿３とで減衰せしめ、
この減衰された電源リツプル成分をさらに上記入力抵抗
Ｒ＿１＿０＿４と上記入力結合コンデンサＣ＿１＿０＿
２とによって減衰せしめ、この減衰成分が上記第１増幅
素子Ｑ＿１の上記入力電極−上記接地電極を介して上記
共通インピーダンスＲ＿２と上記第２ダイオード手段Ｄ
＿２の直列系路に伝達され、上記第１電流源手段ＣＳ＿
１もしくは上記第２電流源手段ＣＳ＿２を介して上記出
力端子に伝達される電源リツプル成分の影響を低減する
ことを特徴とする差動増幅器。２上記第１バイアス抵抗Ｒ＿１＿０＿２の上記一端と
上記第１供給電源端子との間に第３バイアス抵抗Ｒ＿１
＿０＿１接続されるとともに上記第１バイアス抵抗Ｒ＿
１＿０＿２および上記第３バイアス抵抗Ｒ＿１＿０＿１
の共通接続点と上記第２供給電源端子との間に電源リツ
プル除去用第２コンデンサＣ＿１＿０＿１が接続されて
なることを特徴とする特許請求の範囲第１項記載の差動
増幅器。３上記第２ダイオード手段Ｄ＿２はそのコレクタとそ
のベースが上記共通インピーダンス手段Ｒ＿２に接続さ
れそのエミツタが上記第２供給電源端子に接続された第
２導電型のトランジスタにより構成されたことを特徴と
する特許請求の範囲第２項記載の差動増幅器。