JPS6042995A - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPS6042995A JPS6042995A JP15204183A JP15204183A JPS6042995A JP S6042995 A JPS6042995 A JP S6042995A JP 15204183 A JP15204183 A JP 15204183A JP 15204183 A JP15204183 A JP 15204183A JP S6042995 A JPS6042995 A JP S6042995A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- difference
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号をデジタル処理して町生ずるように
したテヒヒション受像機に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a technology receiver in which video signals are digitally processed and reproduced.
従来例の構成とその問題点
近年、デジタル技術の進歩と半導体技術の」1′・Xj
lによってカラーテレビジョン受像機の回路のテ゛シタ
ル化が試みられ、回路の台用1化、新機能展開などが図
られようとしている。The structure of conventional examples and their problems In recent years, advances in digital technology and semiconductor technology
Attempts were made to make the circuits of color television receivers digital, and efforts were being made to integrate circuits into single circuits and develop new functions.
もちろん、信号処理がデジタル化されるので複合映像信
号をデジタル化するアナログーテシクル変換器やこのデ
ジタル信号を再びアナログ信号に直ずデジタル−アナロ
グ変換器がX)iらしく迫力11されるが、回路ブロッ
ク的には従来のアナロク式の ・テレビジョン受像機の
ブロックを各々デジタル化した構成になって°いる。た
だし、デジタル化されたシステムを動かす基本のクロッ
ク信号の発生と、そのクロック信号をもとに分周して水
Xl/−1垂直同期をかける部分はデジタルテレビのq
、J長的な回路である。Of course, since the signal processing is digitized, the analog-to-technical converter that digitizes the composite video signal and the digital-to-analog converter that converts this digital signal back into an analog signal are powerful as X)i, but the circuit In terms of blocks, it is constructed by digitizing the blocks of a conventional analog television receiver. However, the generation of the basic clock signal that operates the digital system, the frequency division based on that clock signal, and the vertical synchronization part of the digital TV are
, is a J-length circuit.
第1図は従来のデジタル処理を行うテレビション受像機
の基本的なブロック図である。アナログ信号である複合
映像信号は、まずアナログ−デジタル変換器(以下A−
D変換器と称する)1によりアナログ−デンタル変換さ
れ、デジタル映像信号は次のコムフィルタ2で輝度信号
Yと色差信号C−Yに分離される。このとき、A−D変
換のだめのサンプリングクロックは、バースト信号の周
波数の整数倍であり、バースト信号と位井目が同調して
おれば色復J、14が簡単になり、特にサンプリングク
ロックがバースト信号の4倍の場合はR−YデータとB
−Yデータを得るのに、単にC−Y テークを時間的に
交互に抜き出せばよく処理が簡単な回路で行える利点を
有する。この理論は、すでによく知られているので、こ
こでは詳述しない。FIG. 1 is a basic block diagram of a conventional television receiver that performs digital processing. The composite video signal, which is an analog signal, is first processed through an analog-to-digital converter (hereinafter referred to as A-
The digital video signal is subjected to analog-to-dental conversion by a D converter (referred to as a D converter) 1, and the digital video signal is separated into a luminance signal Y and a color difference signal CY by a comb filter 2. At this time, the sampling clock used for A-D conversion is an integer multiple of the frequency of the burst signal, and if the burst signal is in sync with the frequency, color reproduction becomes easy. In the case of 4 times the signal, R-Y data and B
-Y data can be obtained by simply extracting C-Y takes alternately in time, and the process has the advantage of being performed by a simple circuit. This theory is already well known and will not be elaborated here.
このサンプリングクロックは電圧制御発振器7の発振出
力を用いている。そして、このサンプリングクロックを
バースト信号にロックしたクロックとするために、コム
フィルタ2から出力された色差信号C、−Yよりパース
トゲート回路3にてバースト信号を抜き出し、次にバー
スト位相検出回路4によりバースト信号の位相を検出し
、この検出出力に対してローパスフィルタ6によりフィ
ルタをかけ、さらにデシタルーアナロク変捜器(以下D
−A変換器と称する)6によりテシタルーアナログ変換
して電圧制御発振器7に加え、その発振周波数と位相を
制御するようにしている。このサンプリングクロックは
他のテシタル回路のマスタークロックともなる。This sampling clock uses the oscillation output of the voltage controlled oscillator 7. In order to make this sampling clock a clock locked to the burst signal, the burst gate circuit 3 extracts the burst signal from the color difference signals C and -Y output from the comb filter 2, and then the burst signal is extracted by the burst phase detection circuit 4. The phase of the burst signal is detected, this detection output is filtered by a low-pass filter 6, and then a digital-to-analog transformer (hereinafter referred to as D
-A converter) 6 performs tessital-to-analog conversion and adds it to the voltage controlled oscillator 7 to control its oscillation frequency and phase. This sampling clock also serves as a master clock for other digital circuits.
一方、A−’D変換された複合映像信号から同期分前回
路8にて同期信号を分ν111シ、水平位)11〕検出
回路9.平石フィルタ10にそれぞれ加えている。On the other hand, the synchronization signal is divided from the A-'D converted composite video signal by the synchronization pre-distribution circuit 8. They are added to the Hiraishi filter 10 respectively.
上記水平位置」検出回路9は、同期分離回路8から得ら
れる水平同期信号と可変分周器11から出力される水平
パルスHの位相比較をし、その位A″旧Lj差データを
ローパスフィルタ12を通して11■変分周器11に加
えることによシ用変分周器11を制御し、水平パルスの
位イ′目制御を行ってい不。なお、可変分周器11は電
圧制御発振器7の発振出力を分周して水平パルスHを作
っ1ている。分周器13は垂直パルスVを作るだめのも
のであり、垂直フィルタ1oから得られる垂直同期信号
をトリガとして可変分周器11から得られる水平周波数
の2倍の周波数を分周して垂直パルスVを作る。The horizontal position detection circuit 9 compares the phase of the horizontal synchronization signal obtained from the synchronization separation circuit 8 with the horizontal pulse H output from the variable frequency divider 11, and transmits the old Lj difference data by that much A" to the low-pass filter 12. The variable frequency divider 11 for horizontal pulses is controlled by adding it to the variable frequency divider 11 through 11. The frequency of the oscillation output is divided to create a horizontal pulse H.The frequency divider 13 is used to create a vertical pulse V, and the vertical synchronization signal obtained from the vertical filter 1o is used as a trigger to generate a horizontal pulse H. A vertical pulse V is created by dividing the frequency twice the horizontal frequency obtained.
上記回路は、通常の正しい規格を満足するような複合映
像信号を受信する場合は精度もよく、また回路構成も簡
単で4益であり、現在のデジタル一方式のテンビジョン
受像機の多くがこの方法を採用している。しかるに、ク
ロマ信号と水平の周波数との関係が決った関係にない不
正規信号の場合は、マスタークロックがバースト信号に
同期している関係−し、水平出力パルスHはサンプリン
グクロック間隔でジッタを起す。これは画面のゆれにな
るとともに、輝度信号Yや色差信号C−Yをフレームメ
モリに蓄えて再度取り出ずシステムめ場合なども画面シ
ックを発生するという問題が生じ・る・
第4図人は映像信号とサンプリング点の関係を示したも
ので、Y方向に振1】を示し、X方向に時間を示す。そ
して第4図人はバースト信号と水平の周波数が定まった
関係になっている場合を示している。ここで、N 、N
+1 、N+2 、N+3・・・・・・は各ラインのス
タートからのサンプリング点の番号を示す。第4図A′
は第4図への関係をl]J旧r11に再生した場合で、
映像の幾何学的f\旨(′(は正しい1゜第4図Bは、
第4図人と同様に映像信号とサンプリング点の関係を示
したものであるが、バースト信号と水平の周波数が定1
つだ関係になっていないときの場合で○印で示すように
サンプリング点が徐々にずれる。第4図B′はこれをi
l!!i i/uに11f生した場合で、水平位置はマ
スタークロック(サンプリングクロック)を可変分周器
で分周した出力で決定されるため、サンプル点はO印に
て示すように幾何学的に正しく 713配列される。し
かるに映像は実線にて示すように幾何学的に正しく内現
されずシックとなる。この現象に対して、家庭用ビデオ
テープレコーダやビデオディスクプレーヤ等の映像再生
機器が1す丑す増加しつつある今「1、早急に対策する
必要にせ寸られてきた。The above circuit has good accuracy when receiving a composite video signal that satisfies normal correct standards, and the circuit configuration is simple, which has four advantages, and many of the current digital one-way Ten Vision receivers use this circuit. method is adopted. However, in the case of an irregular signal in which the relationship between the chroma signal and the horizontal frequency is not determined, the master clock is synchronized with the burst signal, and the horizontal output pulse H causes jitter at the sampling clock interval. . This causes the screen to shake, and also causes screen sickness when the luminance signal Y and color difference signal C-Y are stored in the frame memory and are not retrieved again by the system. It shows the relationship between the video signal and the sampling point, with the Y direction showing the amplitude and the X direction showing the time. Figure 4 shows a case where the burst signal and the horizontal frequency have a fixed relationship. Here, N , N
+1, N+2, N+3, . . . indicate the numbers of sampling points from the start of each line. Figure 4 A'
is the case where the relationship to Figure 4 is reproduced to l]J old r11,
The geometrical image f\('( is correct 1゜Figure 4B is,
Figure 4 shows the relationship between the video signal and the sampling point as in the case of humans, but the burst signal and the horizontal frequency are constant.
In the case where there is no pedigree relationship, the sampling points gradually shift as shown by the circles. Figure 4B' shows this i
l! ! When 11f is generated on i/u, the horizontal position is determined by the output of the master clock (sampling clock) divided by a variable frequency divider, so the sampling point is geometrically determined as shown by the O mark. 713 is arranged correctly. However, as shown by the solid line, the image is not represented geometrically correctly and looks chic. Now that the number of video playback devices such as home video tape recorders and video disc players is increasing, there is an urgent need to take countermeasures against this phenomenon.
発明の目的
本発明は、上記従来の欠点を除去するものてあリ、バー
スト信号と水平の周波数が定まったi力係にない映像信
号を受信してもこれを補償して画面ジッタの生じないテ
ンビジョン受像機を得ることを目的とする。Purpose of the Invention The present invention is intended to eliminate the above-mentioned drawbacks of the conventional technology, and to compensate for the reception of a video signal whose horizontal frequency is not in a fixed relationship with the burst signal, thereby preventing screen jitter from occurring. The purpose is to obtain a Ten Vision receiver.
発明の構成
本発明は、バースト信号にロックしたサンプリングクロ
ックを用いて複合映像信号をアナログ−デジタル変換す
るようにするとともに1上記サンプリングクロツクを分
周して水平ノくパルスを得るようにしたものにおいて、
上記水平パルスと入力の水平同期信号との位11差を検
出し、この水平位相検出出力にて、アナログ−デジタル
変換された輝度信号2色差信号のうち少なくとも輝度信
号を、水平同期信号に幾何学的に位相のそろった位置で
のデータに演算して再生するようにしだものであり、常
にシックのないM生画像を得ることができる。Structure of the Invention The present invention uses a sampling clock locked to a burst signal to convert a composite video signal from analog to digital, and also divides the frequency of the sampling clock by 1 to obtain horizontal pulses. In,
The phase difference between the horizontal pulse and the input horizontal synchronization signal is detected, and at least the luminance signal of the analog-to-digital converted luminance signal and two color difference signals is geometrically converted into the horizontal synchronization signal by detecting the phase difference between the horizontal pulse and the input horizontal synchronization signal. This method performs calculations on data at positions where the phase is consistent and reproduces it, and it is possible to always obtain an M raw image without any sick.
実施例の説明
以下本発明の一実施例について第2図、第3図を用いて
説明する。なお第2図において第1図と同一ブロックに
は同一番郵°をわしている。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 2 and 3. In FIG. 2, blocks that are the same as those in FIG. 1 are given the same number.
第2図において、第1図と異なる点は可変分周器11か
ら出力される水平パルスと同期分離回路8からの水平同
期信号の位(・lj ;9.を検出する水−′1′位相
検出回路9の出力をローパスフィルタ12てフィルタし
たところのデータにて、アナログ−デジタル変換されて
コムフィルり2から出力さfLる′J1111度信号Y
および色差信号C1−Yを、水平同期Q号に幾何学的に
位相のそろった位置でのデータとし。The difference between FIG. 2 and FIG. 1 is that the horizontal pulse output from the variable frequency divider 11 and the horizontal synchronization signal position (·lj; The output of the detection circuit 9 is filtered by the low-pass filter 12, and the data is analog-to-digital converted and output from the comb filter 2 as fL'J1111 degree signal Y.
and the color difference signal C1-Y as data at a position geometrically aligned in phase with the horizontal synchronization signal Q.
て得られるよう演算処理するrM ’!l;1.器14
.15企設けたところにある。rM'! l;1. vessel 14
.. There are 15 plans set up.
上記水平位相検出回路9は、同期信号と水平/ぐルスを
乗算する乗算器より414成されているか、水平位イ・
目の検出精度を増すために同期信号はその立上り、立下
りの傾斜データを用いる。すなわち、上記同期信号はア
ナロクーデンタル変換されブζ複合映像信号の中から抜
き出された振)IJh′i報も含むデジタルデータであ
り、これと水i1/、7(ルスとを゛水平位相検出回路
9にて乗算するようにする。これにより、水平位相検出
回路9からはサンブリ/り間隔より粘度の高い水平位相
誤差データが得られる。この位4゛目誤差データをロー
パスフィルタ12に加えると、ローパスフィルタ12の
出力の下位ビットはサンプリング間l(i’、4以下の
分解能をもつ位置1」情報とたる。演算器14.15は
、上記位相情報と第4図Bの場合○印で示されたサンプ
リングデータからX印のデータを演算により内挿してめ
るものである。The horizontal phase detection circuit 9 is made up of 414 multipliers that multiply the synchronization signal by the horizontal/
To increase the accuracy of eye detection, the synchronization signal uses data on its rising and falling slopes. That is, the above synchronization signal is digital data that is extracted from the composite video signal after analog-to-digital conversion, and also includes the signal IJh'i, and the horizontal phase of this signal and the signal i1/,7 Multiplication is performed in the detection circuit 9. As a result, horizontal phase error data having a higher viscosity than the sampling interval is obtained from the horizontal phase detection circuit 9. This fourth error data is added to the low-pass filter 12. Then, the lower bit of the output of the low-pass filter 12 is the sampling interval l (i', position 1 with a resolution of 4 or less) information. The data marked with an X is interpolated from the sampling data indicated by .
上記演算器14.15の具体構成例を第3図に示す。第
3図の演算器14は輝度信号に対応するもののみを示し
ており、入力輝度信号を−サンプリング間隔でホールド
するランチ回路14aと、人力輝度信−1’9とラッチ
回路14aから出力される輝度信号との差分をめる差分
回路1入すと、たとえばンフトアダーによる乗算器によ
シ構成され、差分データの利?4)を水平位相誤差デー
タにより制御する可変利得制御回路14Cと、この可変
利得制御回路14Gから出力されるデータと元の入力輝
度信号とを加算する加算回路14dより構成される。A specific example of the configuration of the arithmetic units 14 and 15 is shown in FIG. The arithmetic unit 14 in FIG. 3 shows only the one corresponding to the luminance signal, and the input luminance signal is output from the launch circuit 14a that holds the input luminance signal at -sampling intervals, the human luminance signal -1'9, and the latch circuit 14a. When a difference circuit 1 that calculates the difference between the luminance signal and the luminance signal is inserted, it is configured with a multiplier using a multiplier, for example, and uses the difference data. 4) by horizontal phase error data, and an adder circuit 14d that adds the data output from the variable gain control circuit 14G and the original input luminance signal.
コムフィルタ2からの輝度信号はラッチ凹路14aおよ
び差分回路14bに入り、差分1Lil路14bにて相
隣合った輝度信号のデジタルデータ、たとえばNとN+
1.’N−1−1とN −1−2・ との差分をとり、
この差分データの利1j+を次のII■変利得制御回路
14Cにおいて水平位A−■誤差データにより制御する
。このことは各ラインj++に水平位4゛11誤差デー
タによって係数を設定するようにしたものであり、この
可変利得制御回路14Cからの、ライン毎に利得制御さ
れた差分データを加算回路14dにおいて元の輝度信号
に加算することにより、その出力から第4図Bに×印で
示す正シ1.いカF度信刊データをr)ることがてきる
。(7だか−、てこの構成によれば、バースト信号にロ
ックしたす/ブリングクロックを用いながらも水平位A
1)にジッタの生じない画面の、安定したデシダル方式
のテレビジョン受像機を得ることができる。もちろん、
バースト信号にロックしたサンプリングクロックを用い
ることから色復調が簡単な回路構成で行えるという利点
を損ねることはない。The luminance signal from the comb filter 2 enters the latch concave path 14a and the differential circuit 14b, and the digital data of adjacent luminance signals, for example, N and N+, are input into the differential circuit 14b.
1. 'Take the difference between N-1-1 and N-1-2・,
The gain 1j+ of this difference data is controlled by the horizontal position A-2 error data in the next II2 variable gain control circuit 14C. This means that a coefficient is set for each line j++ by the horizontal level 4.11 error data, and the gain-controlled difference data for each line from the variable gain control circuit 14C is added to the original source in the addition circuit 14d. By adding the brightness signal to the brightness signal of 1., the output of the positive signal 1. shown by the cross mark in FIG. 4B is obtained. It is possible to obtain the latest newsletter data. (7) According to the configuration of the lever, the horizontal position is A
1) A stable decimal type television receiver with a jitter-free screen can be obtained. of course,
Since a sampling clock locked to the burst signal is used, the advantage that color demodulation can be performed with a simple circuit configuration is not lost.
なお、水平位相ジッタは水平位相検出回路9を構成する
乗算器の精度を上げることにより、いくらでも精度よく
補正できるものである。丑だ、第3図と同様の演算器を
用いて色差信号に対してもシックの補正を行うようにし
てもよいが、通常色差信号は周波数帯域がせ1いので補
正を行わなくとも問題はないものである。Note that the horizontal phase jitter can be corrected with any degree of precision by increasing the precision of the multipliers constituting the horizontal phase detection circuit 9. Unfortunately, it is also possible to perform thick correction on the color difference signal using the same arithmetic unit as shown in Figure 3, but since color difference signals usually have a narrow frequency band, there is no problem even without correction. It's something that doesn't exist.
発明の効果
本発ψJによれば、バースト信号にロックしたクロック
をザンプリングクロノクとして用いながらも水平位相に
ジッタの生じないデジタル式のテレビジョン受像機を得
ることができる。したがってフレームメモリへの映像イ
菖潟の記録を行う等のメモリを応用した新機能展開が容
易にはかれる利点をイ」する。Effects of the Invention According to the present invention ψJ, it is possible to obtain a digital television receiver in which no jitter occurs in the horizontal phase even though a clock locked to a burst signal is used as a sampling clock. Therefore, it has the advantage that new functions using memory, such as recording video images in frame memory, can be easily developed.
第1図は従来のデシクル方式のテレビジョン受像機の基
本のブロック図、第2図は本発明の一実施例におけるテ
レビジョン受像機のブロック図、第3図は第2図におけ
る演算器の具体例を示すブロック図、第4図 17.
ま従来の問題点おtび”本発明実施例の作用を説明する
ためのlにlyE図である。
1・・・・・A Di換gB、2・・・コムフィルタ、
3・・・・・パーストゲート回路、4・・・・バースト
位旧]検出回路、5,12・・・・・ローパスフィルタ
、6 ・・・・D−A変換器、7・・・・・・電圧制御
発振器、8・・・・同期分離回路、9・・・・・・水平
位相検出回路、11・・・可変分周器、13 ・・・分
周器、14.15・・・・・演算器。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第 2 図
第3図
水平イ立相をん桧テーダ
第4図Fig. 1 is a basic block diagram of a conventional decile type television receiver, Fig. 2 is a block diagram of a television receiver according to an embodiment of the present invention, and Fig. 3 is a specific example of the arithmetic unit in Fig. 2. Block diagram showing an example, FIG. 4 17.
1 and 2 are diagrams for explaining the conventional problems and the operation of the embodiment of the present invention. 1...A Di exchange gB, 2... Comb filter,
3... Burst gate circuit, 4... Burst detection circuit, 5, 12... Low pass filter, 6... D-A converter, 7...・Voltage controlled oscillator, 8... Synchronization separation circuit, 9... Horizontal phase detection circuit, 11... Variable frequency divider, 13... Frequency divider, 14.15...・Arithmetic unit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 Horizontal vertical phase Figure 4
Claims (2)
ラ用いて複合映像信号をアナログ−ディジタル変換する
手段と、上記サンプリングクロックを分周し水平パルス
を作る手段と、上記水平パルスと入力の水平同期信号の
位A目差を検出する水平位III検出回路を設け、その
検出出力データでアナログ−ディジタル変換された少な
くとも輝度信号を水平同期信号に幾何学的に位41」の
そろった位置でのデータに演算して再生するようにした
テレビジョン受像機。(1) means for analog-to-digital conversion of a composite video signal using a sampling clock locked to a burst signal; means for dividing the frequency of the sampling clock to generate a horizontal pulse; A horizontal position III detection circuit for detecting the A-eye difference is provided, and at least the luminance signal converted from analog to digital using the detection output data is calculated into data at geometrically aligned positions of 41'' as a horizontal synchronization signal. A television receiver designed for playback.
および色差信号の両方を制御するようにした特許請求の
範囲第1項記載のテレビジョン受像機。(2) The television receiver according to claim 1, wherein both the luminance signal and the color difference signal are controlled by the output data of the horizontal phase difference detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15204183A JPS6042995A (en) | 1983-08-19 | 1983-08-19 | Television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15204183A JPS6042995A (en) | 1983-08-19 | 1983-08-19 | Television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6042995A true JPS6042995A (en) | 1985-03-07 |
Family
ID=15531764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15204183A Pending JPS6042995A (en) | 1983-08-19 | 1983-08-19 | Television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6042995A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133536B2 (en) | 2000-08-30 | 2006-11-07 | International Business Machines Corporation | Method and system for watermark detection |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5350619A (en) * | 1976-10-19 | 1978-05-09 | Matsushita Electric Ind Co Ltd | Recording and reproducing unit |
-
1983
- 1983-08-19 JP JP15204183A patent/JPS6042995A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5350619A (en) * | 1976-10-19 | 1978-05-09 | Matsushita Electric Ind Co Ltd | Recording and reproducing unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133536B2 (en) | 2000-08-30 | 2006-11-07 | International Business Machines Corporation | Method and system for watermark detection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0157088B1 (en) | Digital chrominance signal processing circuit | |
EP0690631B1 (en) | Multistandard decoder for video signals and video signal decoding method | |
JPS61184082A (en) | video signal processing system | |
JPS631284A (en) | Signal processing circuit | |
CA2036175C (en) | Control signal spreader | |
DE19500160C2 (en) | Digital signal receiver | |
US4024572A (en) | PAL alternate line color phase detector | |
GB2171573A (en) | Apparatus for detecting nonstandard video signals | |
JPS6042995A (en) | Television receiver | |
KR100642083B1 (en) | Standard and nonstandard signal judgment circuit | |
JPH0795817B2 (en) | Digital television signal processor with error correction | |
KR100320881B1 (en) | Chrominance signal processing device and method | |
US4137549A (en) | DPCM Coding apparatus | |
JPH02134080A (en) | Method and device for processing video signal | |
JP2619355B2 (en) | Solid-state imaging device | |
JP2508435B2 (en) | Video signal processing device | |
JP2563402B2 (en) | Non-standard signal detection circuit | |
EP0486012B1 (en) | Image reduction processing apparatus | |
JP3426090B2 (en) | Image information processing device | |
GB1558535A (en) | Processing a digitally coded colour video signal | |
JP3382453B2 (en) | Video signal processing device | |
JP2997013B2 (en) | Vertical synchronous playback circuit | |
EP0716550A2 (en) | Oscillatory signal generator arrangement | |
JP2744073B2 (en) | Sub-sampled video signal decoding method | |
JP3523147B2 (en) | Standard / non-standard signal judgment circuit |