JPS6035303Y2 - 波形整形回路 - Google Patents

Description

【考案の詳細な説明】 波形整形回路としてシュミット回路が一般的であるが、
このシュミット回路は、例えば第１図に示すように構成
され、第２図及び第３図に示すような特性を有する。

すなわち、出力電圧Ｖｏｕｔが転位する入力電圧Ｖｉｎ
のスレッショールドレベルＶ□、■２ハ、Ｖ１＝ （Ｒ２＋Ｒ３＋Ｒ１ＶＣＣＶＢＥ２ ） Ｒ６（ｈＦＥ＋１） ×Ｒ４（Ｒ２＋Ｒ３）＋Ｒ６’（ｈ Ｆ、、□）Ｒ２＋
Ｒ３＋Ｒ４ 十ＶＢＥ］ ”２＝ （Ｒ２＋Ｒ３＋Ｒ，ＶＣＣＶＢＥ２ ）Ｒ
６（１＋ −） ＋ −Ｆ−１− １−ＩＦＥ ｈＦＥ ×Ｒ−４Ｒ２（Ｒ３＋Ｒ４） １ ＋Ｖ
ＢＥ］＋Ｒ６（１＋ −） Ｒ３＋Ｒ４Ｒ２＋Ｒ３＋Ｒ４ｈ ＦＥ ＶＢＥＩ、ＶＢＥ２：）ランジスタＱ１、Ｑ２のベース
・エミッタ間電圧 ｈＦＥ ：トランジスタＱ１、Ｑ２の電流増幅率 となる。

そして、トランジスタＱ２のベースから見た信号源イン
ピーダンスが、トランジスタＱ２の入力インピーダンス
よりも十分に小さく、すなわち、 ム西り強汎（１＋ ｈｐｇ） Ｒ２＋Ｒ３＋Ｒ４ を満足し、また電流増幅率ｈＦＥが十分に大きいとすれ
ば、上式は次のようになる。

Ｖ〜−ｋＶｏ。

＋ （ＶＢＥＩ ＶＢＥ２ ）’−Ｒ２＋ Ｒ３＋
Ｒ。

Ｒ６Ｒ４ （Ｒ２＋Ｒ３＋Ｒ４しＶＢＥ２）＋ＶＢＥｔＶ２””
Ｒ２・Ｒ４ Ｒ２＋Ｒ３＋Ｒ７Ｒ・ 従って、電圧Ｖｎｇｔ ｇ ＶＢＥ２は負の温度特性を
有すので、このシュミット回路では、スレッショールド
レベル■２は負の温度特性を有することになる。

またスレッショールドレベルＶ□、■２ハ、共に電源電
圧ＶＣＣに対して依存性を有してしまう。

さらにスレッショールドレベルＶ１．ＶＪびそのヒステ
リシス幅に対する設計の自由度が小さい。

本考案は、以上の欠点を一掃すると共に、ＩＣ化が容易
な波形整形回路を提供しようとするものである。

以下その一例について説明しよう。

第４図において、入力端子Ｔ１１がトランジスタＱｌ、
のベースに接続され、そのコレクタが接地され、そのエ
ミッタがバイアス用のダイオードＤ□１を通じてトラン
ジスタＱ□３のベースに接続される。

このトランジスタＱ１３は、トランジスタＱ□、と共に
電流増幅型差動アンプ１を構成しているもので、それら
のエミッタは互いに接続されると共に、定電流源用のト
ランジスタＱ１０のコレクタ・エミッタ間を通じ、さら
に抵抗器Ｒ１ｏを通じて接地され、トランジスタＱ□、
のベースは、バイアス用のダイオードＤ１□を通じ、さ
らにトランジスタＱ１゜のエミッタ・コレクタ間を通じ
て接地される。

またトランジスタＱｔ３＊ Ｑ１４のベースが、トラン
ジスタＱ１５ ？ ＱＩＯのコレクタ・エミッタ間を通
じ、さらに共通の抵抗器Ｒ□１を通じて電源端子Ｔ１３
に接続されると共に、それらのコレクタが、トランジス
タＱ１７９ ＱＩＯのコレクタ・エミッタ間を通じて端
子Ｔ□３に接続される。

そしてトランジスタＱ１７は、トランジスタＱ２７と共
に第１のカレントミラー回路７を構成しているもので、
トランジスタＱ１□のコレクタがそのベースに接続され
ると共に、トランジスタＱ２７のベースに接続され、こ
のトランジスタＱ、、のエミッタが端子Ｔ、３に接続さ
れ、そのコレクタが出力端子Ｔ１□に接続される。

同様に、トランジスタＱ工８は、トランジスタＱ２Ｂと
共に第２のカレントミラー回路８を構成しているもので
、トランジスタＱ□８のコレクタがそのベースに接続さ
れると共に、トランジスタＱ２８のベースに接続され、
このトランジスタＱ２８のエミッタは端子Ｔ１３に接続
される。

そしてトランジスタＱ２８は、トランジスタＱ２２＊
Ｑ１２と共に、正帰還路を構成している。

すなわち、トランジスタＱ２８のコレクタが、トランジ
スタＱ２２のベースに接続され、このトランジスタＱ２
□のコレクタ・エミッタ間が抵抗器Ｒ２□に並列接続さ
れると共に、抵抗器Ｒ２□〜Ｒ２３が直列接続され、抵
抗器Ｒ２３の遊端が接地され、さらに抵抗器Ｒ２２とＲ
２３との接続点がトランジスタＱ１□のベースに接続さ
れる。

またトランジスタＱ２８のコレクタが、定電流源用のト
ランジスタＱ２゜のコレクタ・エミッタ間を通じ、さら
に抵抗器Ｒ２ｏを通じて接地される。

そして抵抗器Ｒ２，〜Ｒ２３の直列回路には、バイアス
回路３によって一定のバイアス電圧が供給される。

すなわち、端子Ｔ□３と接地との間に、抵抗器Ｒ３１と
ダイオードＤ３□〜Ｄあとが直列接続されると共に、抵
抗器Ｒ３１とダイオードＤ３１との接続点がトランジス
タｑ□のベースに接続され、そのコレクタが端子Ｔ□３
に接続され、そのエミッタが、抵抗器Ｒ３□とダイオー
ドＤ３４と抵抗器Ｒ３３との直列回路を通じて接地され
、トランジスタＱ３１のエミッタに一定電圧■。

が取り出される。そしてこのトランジスタも□のエミッ
タが、抵器Ｒ２□とトランジスタＱ２２のコレクタとの
接続点に接続され、電圧ＶＢが抵抗器Ｒ２□〜Ｒ２３の
直列回路に供給される。

また抵抗器Ｒ３□とダイオードＤ３４との接続点が、ト
ランジスタＱ２０９ ＱＩＯのベースに接続され、これ
らに一定のベースバイアス電圧が供給されてトランジス
タＱ２０のコレクタ電流はＩｏ、トランジスタＱ１ｏの
コレクタ電流は２Ｉｏとされる。

さらに、抵抗器Ｒ３□とダイオードＤ３４との接続点が
、トランジスタＱ３２のベースに接続され、そのエミッ
タが抵抗器Ｒ３，を通じて接地され、そのコレクタが抵
抗器Ｒ３５及びダイオードＤ３５の直列回路を通じて端
子Ｔ□３に接続され、そのコレクタに一定電圧が取り出
される。

そしてこのコレクタがトランジスタＱ□６＊ Ｑ１５の
ベースに接続続されて、これらに一定のベースバイアス
電圧が供給される。

なお、対応するトランジスタは、互いに等しい特性とさ
れる。

このような構成によれば、入力電圧Ｖｉｎが“０°゛（
接地電位）のときには、トランジスタＱ□１はオンとな
るので、トランジスタＱ１３はオフとなり、トランジス
タＱ□、はオンとなる。

そしてトランジスタＱ１３がオフなので、トランジスタ
Ｑ□７がオフとなり、これによりトランジスタＱ２７も
オフとなって出力電圧ＶＯｕｔ（出力電流）は“０゛と
なる。

そしてこの場合、トランジスタＱ１３はオフ、トランジ
スタＱ１４はオンであるから、トランジスタＱ１４のコ
レクタ電流は、トランジスタＱ１ｏのコレクタ電流２Ｉ
ｏに等しくなる。

そしてトランジスタＱ１４のコレクタ電流はトランジス
タＱ１８のコレクタ電流に等しく、このコレクタ電流は
トランジスタＱ２Ｂのコレクタ電流に等しい。

従ってトランジスタＱ２８のコレクタ電流も２Ｉｏとな
る。

そしてこのコレクタ電流２Ｉｏのうち、電流Ｉ０がトラ
ンジスタＱ２０のコレクタ電流となるので、残る［ｉＩ
。

がトランジスタＱ２゜のベースに流れ、これによりトラ
ンジスタＱ２□はオンである。

従って抵抗器Ｒ２□とＲ２３との接続点の分圧電圧は、
２３ Ｒ２２＋Ｒ２３” となり、トランジスタＱ２□がオフの場合の分圧電圧 −」集−ＶＥ Ｒ２１＋ Ｒ２２＋Ｒ２３ よりも高くなるので、トランジスタＱ□２のベース電圧
は、トランジスタＱ１□のベース電圧よりも高電位とな
る。

従ってトランジスタＱ１６のコレクタ電圧ハ、トランジ
スタＱ１５のコレクタ電圧よりも高電位になるので、ト
ランジスタＱ１４はオン状態にあり、トランジスタＱ１
３はオフ状態にある。

一方、入力電圧Ｖｉｎが１゛のときには、トランジスタ
Ｑ１５のコレクタ電圧が、トランジスタＱ□６のコレク
タ電圧よりも高電位となり、トランジスタＱ１３はオン
となり、トランジスタＱ□４はオフとなる。

そしてトランジスタＱ□３がオンなので、トランジスタ
Ｑ□７？ Ｑ２７がそれぞオンになり、出力電圧Ｖｏｕ
ｔは“１゛′となる。

そしてこの場合、トランジスタＱ１４はオフであるから
、トランジスタＱｉｓｔ Ｑ２８もそれぞれオフであり
、従ってトランジスタＱ２８のコレクタ電流らは、トラ
ンジスタＱ２□のベースから流れようとするので、トラ
ンジスタＱ２□はオフとなる。

従って抵抗器Ｒ２□とＲ２３との接続点の電位は低下す
るので、トランジスタＱ１２のベース電圧は低電位とな
り、これによりトランジスタＱ□、はオフ状態にあり、
トランジスタＱ１３はオン状態にある。

こうして入力電位Ｖｉｎのレベルに対応して端子Ｔ１□
には０°゛または“°１゛になる信号が取り出されるが
、この場合、スレッショールドレベルＶ１．Ｖ２は、上
述から明らかなように、■＝−′−■・ １Ｒ２２＋Ｒ２３ ■＝−」も−一 ２Ｒ２１＋Ｒ２゜＋Ｒ２３” となる。

従って本考案によれば、スレッショールドレベルＶ０．
ｖ２が温度特性をもつことがない。

また電源電圧Ｖ。

Ｃに対する依存性もない。さらにスレッショールドレベ
ルｖ１．ｖ２及びそヒステリシス幅に対する設計の自由
度も大きい。

また上式に示されているように、低入力レベルでの動作
もできる。

さらにＩＣ化も簡単である。しかもその場合、抵抗器Ｒ
２１〜Ｒ２３がばらついても、その相対的ばらつきはほ
とんどないので、スレッショールドレベルＶ１．Ｖ２の
ばらつキカはとんどない。

第５図は、従来例及び本考案の回路の温度特性を示す測
定結果である。

これからも明らかなように、本考案によれば、周囲温度
が変化しても、スレッショールドレベルＶ□、Ｖ２はほ
とんど変化せず、極めて安定な特性であ。

なお上述においては、抵抗器Ｒ２１を、トランジスタＱ
２２に並列接続した場合であるが、トランジスタＱ２゜
及び抵抗器Ｒ２゜の直列回路に並列接続してもよい。

またＲ２□＝０でもよい。

【図面の簡単な説明】

第１図は従来例の接続図、第２図及び第３図はその説明
のための図、第４図は本考案の一例の接続図、第５図は
その特性の測定結果を示す図である。 Ｔ１□は入力端子、Ｔ１゜は出力端子である。

Claims (1)

【実用新案登録請求の範囲】
1. 第１及び第２のトランジスタのエミッタが共通の定電流
   源に接続されて差動アンプが構成され、少なくとも第１
   及び第２の抵抗器が直列接続され、この第１及び第２の
   抵抗器の直列回路に所定の安定化されたバイアス電圧が
   供給され、上記第１及び第２の抵抗器のいずれか一方に
   対して第３のトランジスタのコレクタ・エミッタ間が並
   列接続され、この第３のトランジスタのベースに上記第
   ２のトランジスタのコレクタ電流が供給され、上記第１
   及び第２の抵抗器の直列回路に得られる分圧電圧が、第
   ４のトランジスタを通じて上記第２のトランジスタのベ
   ースに正帰還され、入力信号が上記第４のトランジスタ
   と同じ接地形式の第５のトランジスタを通じて上記第１
   のトランジスタのベースに供給され、上記第１または第
   ２のトランジスタのコレクタから整形出力が取り出され
   る波形整形回路。