JPS6030460B2 - キヤリヤ検出信号制御方式 - Google Patents
キヤリヤ検出信号制御方式Info
- Publication number
- JPS6030460B2 JPS6030460B2 JP54024257A JP2425779A JPS6030460B2 JP S6030460 B2 JPS6030460 B2 JP S6030460B2 JP 54024257 A JP54024257 A JP 54024257A JP 2425779 A JP2425779 A JP 2425779A JP S6030460 B2 JPS6030460 B2 JP S6030460B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- detection signal
- carrier detection
- code conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
- H04L27/066—Carrier recovery circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/143—Two-way operation using the same type of signal, i.e. duplex for modulated signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、キャリャ検出信号制御方式、特に複数の端末
からの送信データを多重化して送信し、夫々対応する端
末に対して伝送するデータ伝送システムにおいて、各送
信端末対応に存在する送信要求信号に対応して各受信端
末対応にキャリャ検出信号を供給するに当って、受信端
末側で受信したデータの内容にもとづいてキャリャ検出
信号をつくり出すようにしたキャリャ検出信号制御方式
に関するものである。
からの送信データを多重化して送信し、夫々対応する端
末に対して伝送するデータ伝送システムにおいて、各送
信端末対応に存在する送信要求信号に対応して各受信端
末対応にキャリャ検出信号を供給するに当って、受信端
末側で受信したデータの内容にもとづいてキャリャ検出
信号をつくり出すようにしたキャリャ検出信号制御方式
に関するものである。
データ伝送システムにおいては、一般に第１図図示の如
く、送信端局にもうけられたモデム１と受信端局にもう
けられたモデム２とが回線３を介して接続される。
く、送信端局にもうけられたモデム１と受信端局にもう
けられたモデム２とが回線３を介して接続される。
そして送信端局において送信要求信号ＲＳを与えて回線
３上にキャリャを送出し、送信データＳＤを上記キャリ
ャ上に乗せて受信端局側に伝送する。受信端局において
は、モデム２が回線３上のキャリャの存在を検出してキ
ヤリャ検出信号ＣＤをつくり、上託送信データを受信し
て受信データＲＤを受信端局に通知するようにされる。
そして上記キヤリヤ検出信号ＣＤは、送信端局からの送
信の有無やその他の制御信号として利用される。第１図
図示の如きシステムの場合には、受信側モデム２におい
て、回線３上のキャリャの有無を検出するだけで足りる
。
３上にキャリャを送出し、送信データＳＤを上記キャリ
ャ上に乗せて受信端局側に伝送する。受信端局において
は、モデム２が回線３上のキャリャの存在を検出してキ
ヤリャ検出信号ＣＤをつくり、上託送信データを受信し
て受信データＲＤを受信端局に通知するようにされる。
そして上記キヤリヤ検出信号ＣＤは、送信端局からの送
信の有無やその他の制御信号として利用される。第１図
図示の如きシステムの場合には、受信側モデム２におい
て、回線３上のキャリャの有無を検出するだけで足りる
。
しかし、第２図に示す如く、複数のボート４−０，４一
１，４一２，４一３に供給される送信データ＃ＯＳＤ，
＃ＩＳＤ，＃２ＳＤ，＃３ＳＤを多重化して送信部５か
ら回線３上に送出し、一方受信側モデム２において受信
部６によって対応するボート７−０なし、し７一３に夫
々分配して受信データ＃ＯＲＤ，＃ＩＲＤ，＃２ＲＤ，
＃３ＲＤとする如き、多重化して伝送するデータ伝送シ
ステムが存在する。このようなシステムの場合、回線３
上にはいずれか１つのボートを介するデータ伝送が存在
する限り、キヤリャが存在することとなる。このため、
例えば＃０ボート４−０から＃３ボート７一３にデータ
伝送を行なっているものと考え、＃０ボート４一０に対
する送信要求信号＃ＯＲＳに対応して＃３ボート７−３
においてキャリャ検出信号＃３ＣＤを抽出しようとする
場合、上記回線３上のキャリャを検出するだけでは十分
でない。逆に言えば伝送制御手順上、各ボート対応にキ
ャリャ検出信号＃ｉＣＤを必要とする場合には、第２図
図示の如きシステムを構成することができなかった。な
お第２図図示のシステムの場合、各ボート毎の伝送速度
が２４００ｂｐｓであり、回線３上で９６００ｂｐｓの
伝送が行なわれるものと考えてよい。本発明は、第２図
図示の如きシステムにおいて各ボート対応にキャリャ検
出信号＃ｉＣＤを抽出するようにすることを目的として
おり、第３図に概念的に図示する如く、キャリヤ自体は
送信要求、送信データの有無に係らず常時モデムに送受
せしめておき送信ボート４−ｉ側において送信要求信号
＃ｉＲＳが存在している条件のもとでは、送信データ＃
ｉＳＤの休止期間（マーク期間）であっても、予め定め
たビット長以内に必らずスペース・ビットが存在するよ
う約束づけ、且つ受信ボート側で、伝送されてきた伝送
デ−夕からキャリャ検出信号＃ｉＣＤを抽出し得るよう
にすることを目的としている。
１，４一２，４一３に供給される送信データ＃ＯＳＤ，
＃ＩＳＤ，＃２ＳＤ，＃３ＳＤを多重化して送信部５か
ら回線３上に送出し、一方受信側モデム２において受信
部６によって対応するボート７−０なし、し７一３に夫
々分配して受信データ＃ＯＲＤ，＃ＩＲＤ，＃２ＲＤ，
＃３ＲＤとする如き、多重化して伝送するデータ伝送シ
ステムが存在する。このようなシステムの場合、回線３
上にはいずれか１つのボートを介するデータ伝送が存在
する限り、キヤリャが存在することとなる。このため、
例えば＃０ボート４−０から＃３ボート７一３にデータ
伝送を行なっているものと考え、＃０ボート４一０に対
する送信要求信号＃ＯＲＳに対応して＃３ボート７−３
においてキャリャ検出信号＃３ＣＤを抽出しようとする
場合、上記回線３上のキャリャを検出するだけでは十分
でない。逆に言えば伝送制御手順上、各ボート対応にキ
ャリャ検出信号＃ｉＣＤを必要とする場合には、第２図
図示の如きシステムを構成することができなかった。な
お第２図図示のシステムの場合、各ボート毎の伝送速度
が２４００ｂｐｓであり、回線３上で９６００ｂｐｓの
伝送が行なわれるものと考えてよい。本発明は、第２図
図示の如きシステムにおいて各ボート対応にキャリャ検
出信号＃ｉＣＤを抽出するようにすることを目的として
おり、第３図に概念的に図示する如く、キャリヤ自体は
送信要求、送信データの有無に係らず常時モデムに送受
せしめておき送信ボート４−ｉ側において送信要求信号
＃ｉＲＳが存在している条件のもとでは、送信データ＃
ｉＳＤの休止期間（マーク期間）であっても、予め定め
たビット長以内に必らずスペース・ビットが存在するよ
う約束づけ、且つ受信ボート側で、伝送されてきた伝送
デ−夕からキャリャ検出信号＃ｉＣＤを抽出し得るよう
にすることを目的としている。
そして、そのため、本発明のキヤリャ検出信号制御方式
は、複数のボートに入力される送信データを多重化して
送信する多重化装置を有するモデムと複数のボートに出
力される受信データを分配する分配装置を有するモデム
とが回線を介して接続されてなり、上記各送信ボートに
入力される送信要求信号と送信データとに対応して上記
受信ボートのうちの対応する受信ボートからキヤリャ検
出信号と受信データとを抽出するデータ伝送システムに
おいて、上託送信ボートに入力される送信要求信号に対
応して、送信データ中に少なくとも所定ビット内にビッ
ト反転を生ずる送信符号変換回路部を有効化するよう購
成すると共に、上記対応する受信ボートからの変換受信
データの内容にもとづいて、当該変換受信データを復号
する受信符号変換回路部を有効化するよう構成し、少な
くとも上記変換受信データが通信状態を表わすビットを
もつ期間上記キャリャ検出信号の存在期間とみなすよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。第４図において、符号１，２，３，４−０なし
、し４一３，５，６，７一０なし、し７一３は夫々第２
図に対応し、８は送信符号変換回路部、９は送信符号変
換有効化回路部、１川まスペース状態検出部、１１は連
続マーク状態タイマ、１２は受信符号変換回路部、１３
は受信符号変換有効化回路部、１４はフリップ。
は、複数のボートに入力される送信データを多重化して
送信する多重化装置を有するモデムと複数のボートに出
力される受信データを分配する分配装置を有するモデム
とが回線を介して接続されてなり、上記各送信ボートに
入力される送信要求信号と送信データとに対応して上記
受信ボートのうちの対応する受信ボートからキヤリャ検
出信号と受信データとを抽出するデータ伝送システムに
おいて、上託送信ボートに入力される送信要求信号に対
応して、送信データ中に少なくとも所定ビット内にビッ
ト反転を生ずる送信符号変換回路部を有効化するよう購
成すると共に、上記対応する受信ボートからの変換受信
データの内容にもとづいて、当該変換受信データを復号
する受信符号変換回路部を有効化するよう構成し、少な
くとも上記変換受信データが通信状態を表わすビットを
もつ期間上記キャリャ検出信号の存在期間とみなすよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。第４図において、符号１，２，３，４−０なし
、し４一３，５，６，７一０なし、し７一３は夫々第２
図に対応し、８は送信符号変換回路部、９は送信符号変
換有効化回路部、１川まスペース状態検出部、１１は連
続マーク状態タイマ、１２は受信符号変換回路部、１３
は受信符号変換有効化回路部、１４はフリップ。
フロップ、１５なし、し１８は夫々アンド回路、１９，
２０は夫々オア回路、２１，２２は夫々ノット回路を表
わしている。図は、ボート４−２からボート７一２に対
してデータ伝送が行なわれるものとして示されている。
送信要求信号＃２ＲＳが与えられている間、ポ−ト４一
２を介して伝送されるべき送信データ＃２ＳＤは送信符
号変換回路８を介して変換送信データＡとされ、有効化
回路９を介してボート４一２に供給される。有効な送信
データ＃２ＳＤは例えば７ビットのデータと１ビットの
パリティ・ビットとによって構成されており、送信符号
変換回路８は例えば送信データ＃２ＳＤを５ビット目毎
にビット反転を行なうように構成されている。送信要求
信号＃２ＲＳが与えられていない場合、送信データ＃２
ＳＤ（勿論オール・マークの信号である）は、有効化回
路９におけるアンド回路１６を介してスルーでボート４
−２に供給される。送信側モデム１における送信部５は
、各ボートに供給される送信データ＃ＯＲＤ，＃ＩＲＤ
，＃２ＲＤ，＃３ＲＤを多重化して例えば９６００ｂｐ
ｓで回線３上に送出する。受信側モデム２における受信
部６は伝送されてくる伝送データを各ボート７−０ない
し７一３に分配する。図示ボート７−２に分配された分
配受信データＢは、上託送信要求信号＃２ＲＳが与えら
れている限り上記変換送信データＡと同じく本来の送信
データ＃２ＳＤについて５ビット目毎にビット反転が行
なわれたものである。
２０は夫々オア回路、２１，２２は夫々ノット回路を表
わしている。図は、ボート４−２からボート７一２に対
してデータ伝送が行なわれるものとして示されている。
送信要求信号＃２ＲＳが与えられている間、ポ−ト４一
２を介して伝送されるべき送信データ＃２ＳＤは送信符
号変換回路８を介して変換送信データＡとされ、有効化
回路９を介してボート４一２に供給される。有効な送信
データ＃２ＳＤは例えば７ビットのデータと１ビットの
パリティ・ビットとによって構成されており、送信符号
変換回路８は例えば送信データ＃２ＳＤを５ビット目毎
にビット反転を行なうように構成されている。送信要求
信号＃２ＲＳが与えられていない場合、送信データ＃２
ＳＤ（勿論オール・マークの信号である）は、有効化回
路９におけるアンド回路１６を介してスルーでボート４
−２に供給される。送信側モデム１における送信部５は
、各ボートに供給される送信データ＃ＯＲＤ，＃ＩＲＤ
，＃２ＲＤ，＃３ＲＤを多重化して例えば９６００ｂｐ
ｓで回線３上に送出する。受信側モデム２における受信
部６は伝送されてくる伝送データを各ボート７−０ない
し７一３に分配する。図示ボート７−２に分配された分
配受信データＢは、上託送信要求信号＃２ＲＳが与えら
れている限り上記変換送信データＡと同じく本来の送信
データ＃２ＳＤについて５ビット目毎にビット反転が行
なわれたものである。
また上託送信要求信号＃２ＲＳが与えられていない場合
、いわばオール・マークの信号である。分配受信データ
Ｂは、スペース状態検出部１０，受信符号変換回路部１
２、有効化回路部１３に夫々並列的に供給される。
、いわばオール・マークの信号である。分配受信データ
Ｂは、スペース状態検出部１０，受信符号変換回路部１
２、有効化回路部１３に夫々並列的に供給される。
分配受信データＢにスペース・ビットが存在するとスペ
ース状態検出部１０はフリップ・フロップ１４をセット
し、一方検出部１０はマーク・ビットが存在するときフ
リツプ・フロツプ１４をリセツトする。フリツプ・フロ
ツプ１４がリセットされるとタイマ１１がカウントを開
始し、連続して現われるマーク・ビットの個数をカウン
トする。連続マーク状態タイマー １は、例えば４靴固
分のマーク・ビットが連続して現われるとき論理「０」
を出力するようにされ、１ビットでもスペース・ビット
が現われたらりセットされて論理「１」を出力するよう
構成される。このため、上述の如く、上述送信要求信号
＃２ＲＳが存在している限り、変換送信データＡが分配
受信データＢとなっており、したがって、分配受信デー
タＢは、上記タイマ１１の設定値「４８」ビット以内に
は必らずスペース・ビットをもっている。
ース状態検出部１０はフリップ・フロップ１４をセット
し、一方検出部１０はマーク・ビットが存在するときフ
リツプ・フロツプ１４をリセツトする。フリツプ・フロ
ツプ１４がリセットされるとタイマ１１がカウントを開
始し、連続して現われるマーク・ビットの個数をカウン
トする。連続マーク状態タイマー １は、例えば４靴固
分のマーク・ビットが連続して現われるとき論理「０」
を出力するようにされ、１ビットでもスペース・ビット
が現われたらりセットされて論理「１」を出力するよう
構成される。このため、上述の如く、上述送信要求信号
＃２ＲＳが存在している限り、変換送信データＡが分配
受信データＢとなっており、したがって、分配受信デー
タＢは、上記タイマ１１の設定値「４８」ビット以内に
は必らずスペース・ビットをもっている。
したがって、タイマ１１は論理「１」を出力しつづけ、
受信符号変換回路部１２が有効化回路部１３によって有
効される。即ち、送信側における送信符号変換回路８に
おいて変換したビット反転を元に戻した上で、受信デー
タ＃２ＲＤとする。そして、タイマー１の出力がキャリ
ャ検出信号＃２ＣＤとして抽出される。しかし、送信側
において上託送信要求信号＃２ＲＳがなくなると、オー
ル・マークの送信データ＃２ＳＤが受信側において分配
受信データＢとして与えられる。
受信符号変換回路部１２が有効化回路部１３によって有
効される。即ち、送信側における送信符号変換回路８に
おいて変換したビット反転を元に戻した上で、受信デー
タ＃２ＲＤとする。そして、タイマー１の出力がキャリ
ャ検出信号＃２ＣＤとして抽出される。しかし、送信側
において上託送信要求信号＃２ＲＳがなくなると、オー
ル・マークの送信データ＃２ＳＤが受信側において分配
受信データＢとして与えられる。
即ちオ−ル・マークの分配データＢがスペース状態検出
部１０１こ入力されることになり、４８ビット分オール
・マーク状態が持続されると、タイマ１１は論理「０」
を出力する。これによって上記キャリャ検出信号＃２Ｃ
Ｄは落され、以後オール・マークの分配受信データＢが
アンド回路１８をへて受信データ＃２ＲＤとして与えら
れる。上記の如く、受信側モデム２においては、ボート
７−２に対応したキャリャ検出信号＃２ＣＤを抽出する
に当って、分配受信デ−タＢが例えば４８ビット以上連
続していることをもってキャリャ検出信号＃２ＣＤを落
すようにしている。逆に言えば送信側で送信要求信号＃
２ＲＳが落ちたこととみなすようにしている。このため
、何んらかの原因によって分配受信データＢにビット反
転を含むエラーが含まれることとなっても、上託送信要
求信号＃２ＲＳが存在している限り、分配受信データＢ
が４８ビット以上連続してマーク状態となることがない
よう保証する必要がある。上託送信符号変換回路８は、
該保証を得るためにもうけられたものであり、上託送信
要求信号＃２ＲＳが存在している限り、与えられる送信
データ＃２ＳＤを例えば５ビット目毎にビット反転を行
なう。また送信データ＃２ＳＤが有効データである限り
、７ビットのデータと１ビットのパリティ・ビットで構
成されている。今、送信要求信号＃２ＲＳが存在してい
る状態のもとで、送信データ＃２ＳＤが、第５図図示最
上位に示す如く、「１１１１０１１１１０１１１１０・
・・・・・」なるパタ−ンをもつ場合、変換送信データ
Ａはオール・マーク状態となり、受信側において謀まっ
てキャリャ検出信号＃２ＣＤが落ちることが生じる。
部１０１こ入力されることになり、４８ビット分オール
・マーク状態が持続されると、タイマ１１は論理「０」
を出力する。これによって上記キャリャ検出信号＃２Ｃ
Ｄは落され、以後オール・マークの分配受信データＢが
アンド回路１８をへて受信データ＃２ＲＤとして与えら
れる。上記の如く、受信側モデム２においては、ボート
７−２に対応したキャリャ検出信号＃２ＣＤを抽出する
に当って、分配受信デ−タＢが例えば４８ビット以上連
続していることをもってキャリャ検出信号＃２ＣＤを落
すようにしている。逆に言えば送信側で送信要求信号＃
２ＲＳが落ちたこととみなすようにしている。このため
、何んらかの原因によって分配受信データＢにビット反
転を含むエラーが含まれることとなっても、上託送信要
求信号＃２ＲＳが存在している限り、分配受信データＢ
が４８ビット以上連続してマーク状態となることがない
よう保証する必要がある。上託送信符号変換回路８は、
該保証を得るためにもうけられたものであり、上託送信
要求信号＃２ＲＳが存在している限り、与えられる送信
データ＃２ＳＤを例えば５ビット目毎にビット反転を行
なう。また送信データ＃２ＳＤが有効データである限り
、７ビットのデータと１ビットのパリティ・ビットで構
成されている。今、送信要求信号＃２ＲＳが存在してい
る状態のもとで、送信データ＃２ＳＤが、第５図図示最
上位に示す如く、「１１１１０１１１１０１１１１０・
・・・・・」なるパタ−ンをもつ場合、変換送信データ
Ａはオール・マーク状態となり、受信側において謀まっ
てキャリャ検出信号＃２ＣＤが落ちることが生じる。
しかし、上述の如く有効な送信データ＃２ＳＤは例えば
８ビット単位で奇数パリティ（偶数パリティでも可）が
与えられている。このことから、第５図１，Ｄ，ｍ，…
…肌の如くいずれの位相の８ビット単位を把握しても、
最大４８ビット以内においてパリティが矛盾したものと
なっていることが理解されよう。このことは、逆に言え
ば送信データ＃２ＳＤが有効データである限り、第５図
図示最上位に示す如きパターンをとるはずがなく、受信
側において謀まってキャリャ検出信号＃２ＣＤが落ちる
確率はきわめて小さいものとなる。ちなみに、送信デー
タ＃２ＳＤの伝送速度が２４００ｂｐｓであり、受信側
モデム２におけるタイマが４８ビット以上の連続マーク
を検出してキャリャ検出信号＃２ＣＤを落すものとする
と、１秒間に４８ビットを受信する回数が２４００／４
８回存在することから、送信デ−夕がランダム・データ
と考えると、謀まって４８ビット・オール・マークとな
る可能性は、２８×４８／２４００〔秒〕に１回となる
。これは、約６０万年に１回であることを表わし、キャ
リャ検出信号が謀まって落ちる危険性を略完全に排除し
ている。以上説明した如く、本発明によれば、送信側に
おいて送信要求信号＃ｉＲＳが存在していることを、受
信したデータから抽出することが可能となり、第２図図
示の如きシステムにおいても、各ボート対応にキャリャ
検出信号を抽出することが可能となる。
８ビット単位で奇数パリティ（偶数パリティでも可）が
与えられている。このことから、第５図１，Ｄ，ｍ，…
…肌の如くいずれの位相の８ビット単位を把握しても、
最大４８ビット以内においてパリティが矛盾したものと
なっていることが理解されよう。このことは、逆に言え
ば送信データ＃２ＳＤが有効データである限り、第５図
図示最上位に示す如きパターンをとるはずがなく、受信
側において謀まってキャリャ検出信号＃２ＣＤが落ちる
確率はきわめて小さいものとなる。ちなみに、送信デー
タ＃２ＳＤの伝送速度が２４００ｂｐｓであり、受信側
モデム２におけるタイマが４８ビット以上の連続マーク
を検出してキャリャ検出信号＃２ＣＤを落すものとする
と、１秒間に４８ビットを受信する回数が２４００／４
８回存在することから、送信デ−夕がランダム・データ
と考えると、謀まって４８ビット・オール・マークとな
る可能性は、２８×４８／２４００〔秒〕に１回となる
。これは、約６０万年に１回であることを表わし、キャ
リャ検出信号が謀まって落ちる危険性を略完全に排除し
ている。以上説明した如く、本発明によれば、送信側に
おいて送信要求信号＃ｉＲＳが存在していることを、受
信したデータから抽出することが可能となり、第２図図
示の如きシステムにおいても、各ボート対応にキャリャ
検出信号を抽出することが可能となる。
このため、キャリャ検出信号を利用した伝送制御手順を
利用することが可能となる。
利用することが可能となる。
第１図はデータ伝送システムにおける送信要求信号とキ
ャリャ検出信号とを説明する説明図、第２図は多重化装
置をもつモデムを用いたデータ伝送システムにおける送
信要求信号とキャリャ検出信号とを説明する説明図、第
３図は本発明のキャリャ検出信号制御を概念的に説明す
る説明図、第４図は本発明の一実施例構成、第５図は本
発明に用いる送信符号変換回路部による有効性を説明す
る説明図を示す。 図中、１は送信側モデム、２は受信側モデム、３は回線
、４−０なし、し４一３は夫々ボート、５は送信部、６
は受信部、７一０ないし７−３は夫々ボート、８は送信
符号変換回路部、９は送信符号変換有効化回路部、１０
はスペース状態検出部、１１は連続マーク状態タイマ、
１２は受信符号変換回路部、１３は受信符号変換有効化
回路部を表わす。 才ー凶 才ｚ斑 才Ｓ舷 ナ３図 ★４地
ャリャ検出信号とを説明する説明図、第２図は多重化装
置をもつモデムを用いたデータ伝送システムにおける送
信要求信号とキャリャ検出信号とを説明する説明図、第
３図は本発明のキャリャ検出信号制御を概念的に説明す
る説明図、第４図は本発明の一実施例構成、第５図は本
発明に用いる送信符号変換回路部による有効性を説明す
る説明図を示す。 図中、１は送信側モデム、２は受信側モデム、３は回線
、４−０なし、し４一３は夫々ボート、５は送信部、６
は受信部、７一０ないし７−３は夫々ボート、８は送信
符号変換回路部、９は送信符号変換有効化回路部、１０
はスペース状態検出部、１１は連続マーク状態タイマ、
１２は受信符号変換回路部、１３は受信符号変換有効化
回路部を表わす。 才ー凶 才ｚ斑 才Ｓ舷 ナ３図 ★４地
Claims (1)
- 【特許請求の範囲】 １ 複数のポートに入力される送信データを多重化して
送信する多重化装置を有するモデムと複数のポートに出
力される受信データを分配する分配装置を有するモデム
とが回線を介して接続されてなり、上記各送信ポートに
入力される送信要求信号と送信データとに対応して上記
受信ポートのうちの対応する受信ポートからキヤリヤ検
出信号と受信データとを抽出するデータ伝送システムに
おいて、上記送信ポートに入力される送信要求信号に対
応して、送信データ中に少なくとも所定ビツト内にビツ
ト反転を生ずる送信符号変換回路部を有効化するよう構
成すると共に、上記対応する受信ポートからの変換受信
データの内容にもとづいて、当該変換受信データを復号
する受信符号変換回路を有効化するよう構成し、少なく
とも上記変換受信データが通信状態を表わすビツトをも
つ期間上記キヤリヤ検出信号の存在期間とみなすように
したことを特徴とするキヤリヤ検出信号制御方式。 ２ 上記送信データはパリテイ・ビツトを附加されたｎ
ビツトで１語を構成されており、上記送信符号変換回路
部は上記送信データの上記ｎビツトよりも小さいｐビツ
ト毎に少なくとも奇数ビツト分がビツト反転されるよう
構成されることを特徴とする特許請求の範囲第１項記載
のキヤリヤ検出信号制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54024257A JPS6030460B2 (ja) | 1979-03-02 | 1979-03-02 | キヤリヤ検出信号制御方式 |
| EP80300612A EP0015730B1 (en) | 1979-03-02 | 1980-02-29 | A data transmission system, and a method of passing data through a data transmission system |
| DE8080300612T DE3069852D1 (en) | 1979-03-02 | 1980-02-29 | A data transmission system, and a method of passing data through a data transmission system |
| CA000346849A CA1134447A (en) | 1979-03-02 | 1980-03-03 | Data transmission system |
| US06/126,527 US4317207A (en) | 1979-03-02 | 1980-03-03 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54024257A JPS6030460B2 (ja) | 1979-03-02 | 1979-03-02 | キヤリヤ検出信号制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55117355A JPS55117355A (en) | 1980-09-09 |
| JPS6030460B2 true JPS6030460B2 (ja) | 1985-07-16 |
Family
ID=12133182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54024257A Expired JPS6030460B2 (ja) | 1979-03-02 | 1979-03-02 | キヤリヤ検出信号制御方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4317207A (ja) |
| EP (1) | EP0015730B1 (ja) |
| JP (1) | JPS6030460B2 (ja) |
| CA (1) | CA1134447A (ja) |
| DE (1) | DE3069852D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4498186A (en) * | 1980-10-10 | 1985-02-05 | At&T Bell Laboratories | Data set diagnostic system |
| US4398297A (en) * | 1980-10-10 | 1983-08-09 | Bell Telephone Laboratories, Incorporated | Data set diagnostic system |
| US4622685A (en) * | 1982-03-29 | 1986-11-11 | Racal Data Communications Inc. | RTS/DCD simulator |
| FR2524232B1 (fr) * | 1982-03-29 | 1988-07-01 | Racal Data Communications Inc | Systeme de transmission de donnees a recepteur/emetteur de donnees a acces multiples |
| JPS59112748A (ja) * | 1982-12-06 | 1984-06-29 | Fujitsu Ltd | デ−タ送受信システム |
| JPS59182648A (ja) * | 1983-03-31 | 1984-10-17 | Mitsubishi Electric Corp | 双方向信号連絡装置 |
| JPS61118032A (ja) * | 1984-11-14 | 1986-06-05 | Iwatsu Electric Co Ltd | デ−タ伝送方式 |
| US4703486A (en) * | 1984-12-18 | 1987-10-27 | Advanced Micro Devices, Inc. | Communication data encoder/decoder component system architecture |
| IT1184933B (it) * | 1985-03-28 | 1987-10-28 | Olivetti & Co Spa | Circuito di integrazione per la trasmissione e la ricezione di dati |
| US4700358A (en) * | 1985-11-18 | 1987-10-13 | Hayes Microcomputer Products, Inc. | Synchronous/asynchronous modem |
| US4738227A (en) * | 1986-02-21 | 1988-04-19 | Adiabatics, Inc. | Thermal ignition combustion system |
| EP0306585B1 (en) * | 1987-09-10 | 1992-07-22 | International Business Machines Corporation | Data transmission system with a digital alarm facility |
| EP0385042A1 (en) * | 1989-02-28 | 1990-09-05 | International Business Machines Corporation | Method of adjusting the end of transmission in a modem |
| US5025454A (en) * | 1989-07-17 | 1991-06-18 | The Johns Hopkins University | Pulse to zero digital (PZ) modulation |
| US5673130A (en) * | 1996-01-02 | 1997-09-30 | Motorola, Inc. | Circuit and method of encoding and decoding digital data transmitted along optical fibers |
| US8259604B2 (en) * | 2008-05-27 | 2012-09-04 | Viasat, Inc. | Return link power control |
| USD903268S1 (en) | 2019-02-06 | 2020-12-01 | S. C. Johnson & Son, Inc. | Insole |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1901642A (en) * | 1929-12-23 | 1933-03-14 | Rca Corp | Signaling |
| DE958390C (de) * | 1954-09-01 | 1957-02-21 | Philips Nv | Schaltungsanordnung zum UEbertragen eines Dienstzeichens bei rhythmischen Telegraphensystemen |
| US3457550A (en) * | 1967-07-11 | 1969-07-22 | Bell Telephone Labor Inc | Automatic handshaking method and apparatus for data transmission systems |
| GB1156279A (en) * | 1967-12-20 | 1969-06-25 | Standard Telephones Cables Ltd | Data Transmission Terminal |
| US3633168A (en) * | 1971-03-09 | 1972-01-04 | Ibm | Line control adapter for a synchronous digital-formatted message-communications system |
| IT1021004B (it) * | 1973-11-09 | 1978-01-30 | Honeywell Inf Systems | Apparecchiatura elettronica di co mando di periferica per il collega mento locale e remoto della stessa ad un sistema di elaborazione dati |
| US3898388A (en) * | 1974-06-21 | 1975-08-05 | United Aircraft Corp | Phase inversion synchronization |
| US4161719A (en) * | 1977-10-04 | 1979-07-17 | Ncr Corporation | System for controlling synchronization in a digital communication system |
| US4208650A (en) * | 1978-01-30 | 1980-06-17 | Forney Engineering Company | Data transmission system |
| DE2809775C2 (de) * | 1978-03-07 | 1985-10-10 | Siemens AG, 1000 Berlin und 8000 München | Elektrische Fernbedienungsanlage |
-
1979
- 1979-03-02 JP JP54024257A patent/JPS6030460B2/ja not_active Expired
-
1980
- 1980-02-29 DE DE8080300612T patent/DE3069852D1/de not_active Expired
- 1980-02-29 EP EP80300612A patent/EP0015730B1/en not_active Expired
- 1980-03-03 CA CA000346849A patent/CA1134447A/en not_active Expired
- 1980-03-03 US US06/126,527 patent/US4317207A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1134447A (en) | 1982-10-26 |
| EP0015730A1 (en) | 1980-09-17 |
| EP0015730B1 (en) | 1984-12-27 |
| JPS55117355A (en) | 1980-09-09 |
| DE3069852D1 (en) | 1985-02-07 |
| US4317207A (en) | 1982-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030460B2 (ja) | キヤリヤ検出信号制御方式 | |
| CA1172331A (en) | Self-clocking data transmission system | |
| US4055808A (en) | Data communications network testing system | |
| CA1172330A (en) | Multiport modem and the use thereof in a method and a system for testing a multilevel communication network | |
| US4039757A (en) | Digital data communication network and control system therefor | |
| US5513347A (en) | Data transfer system | |
| JPS6066542A (ja) | デ−タ通信システム | |
| JPS57119559A (en) | Facsimile receiver | |
| JPS55154850A (en) | Circuit control system of data transmitter | |
| US3618020A (en) | Data transmission systems | |
| JPS5752261A (en) | Character processor | |
| GB2139788A (en) | Underwater communication | |
| JP2656048B2 (ja) | データ通信装置 | |
| JPS5590159A (en) | Adapter for synchronous circuit connection | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JP2661102B2 (ja) | データ伝送装置 | |
| JPS623629B2 (ja) | ||
| JPS647529B2 (ja) | ||
| JPS592461A (ja) | 擬似同期防止方式 | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPH0683199B2 (ja) | バースト信号伝送方式 | |
| JPS56117442A (en) | Control system for exchange of traveling object | |
| JPS57192150A (en) | Transmission and reception circuit | |
| JPH0321131A (ja) | 構内延長方式 | |
| JPS58215847A (ja) | デ−タ伝送装置 |