JPS603039A - デ−タ記憶方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像信創やパクーン信号等のデータをメモリに
記憶する時に、記憶したデータを縮小（〜て続出しイ４
＋るようにしたデータ記憶方法に関する。

従来例の構成とその問題点 最近、文書等の画像データをスキャナ等の入力装置で読
取り、読取った画像データを記１訂装置に順次記憶し、
この記憶装置に記憶されている画像データを必要に応じ
て取出し、これをＣＲＴディスプレイ装置やグリンタ等
の出力装置に出力する両像ファイリング装置て開発され
ている３、このような画像ファイリング装置において、
読取られ／こ画像データはまず一員分のバッフアノモリ
に記１、（デした後、記１．音装置に記１届する。′８
だ、記１．侍装置から読出された画像データｄまず一頁
分のバ・ノファノモリに記１λ５した後、ＣＲＴディス
プレイ装置ｉ’ｆｆやプリンタ秀の出力装置に出力する
構成となっている。

この１１．５、ＣＲＴディスプレイ装置の表小トソト数
に制限があると、読取られ記憶装置に記１：ｉ？＋さ］
１ている原稿−負号の画像データを表示することか出来
ない１２寸だ、グリンタのサイズにもｆｌｉｌｌ限があ
ると原稿−負号の画像データをグリント出力することが
出来ない。従って、このような場合には、もとの画像デ
ータをサンプリングして縮小し、ＣＲＴディスプレイ装
＠　Ｉ’ζ衣示或い（ｄプリンタへ出力する必侠がある
。

また、処理を高速に１１なうため（で、通常はデータｆ
　Ｎ　ヒソ１−ずつ部列に取扱ってバ２．ファメモリに
記憶する０、 従来、−１ｌＰ列に記憶意されたデータの縮小に際して
、Ｎヒツトずつデータを読出し〕こ後、データをサンプ
リングして縮小すると苦う方法が取られている。。

そのために、データの縮小率に応して並列に取扱えるビ
、１・数が変化し、バ・ノンアメモリから読出しＣＲＴ
ディスプレイ装置−やプリンタへのデータの・１シζ送
速度が低下するか、或いｉＪ：　ＣＲ，Ｔティスプレィ
装置やプリンタへのテークの転送速度が規定されている
と、読出し速度を縮小率に応じて高速にしなければなら
ない欠点がある。

発明の目的 本発明の１」的は画像仙）じ等のテークのメモリへの書
込みに際して、縮小率が２の指数乗の時、縮小率に関係
なくサンプリングして縮小されたデータを、２”（ｍは
］［の整数）ビットずつ並列に読出しイ４Ｊる／ζＭ）
のデータのｉ＋Ｃ２＋、ｉ方法を提供するこ吉である１
、 発明の構成 」二記［・］的を１゛ト１攻するために４Ｎ発明では、
縮小率が２の指数乗てあり、最大２”（ｎは１丁の整数
）４でノａｉｉ　小Ｋ　ｈ　イテ、’ｉ”　：９　ヲ２
””　ヒソｈ　Ｃ（！：にプロ、り分は腰各プロ、り内
の２ｍ＋ｎ個のデータを縮小率姓二応じてサンプリング
した結果を２ｍごどにグループ分けした」温合に、各グ
ルー）内の２ｍ個のデータは並列に動作（ｊｆ　ｆＨＰ
　ｙ、　２ｍ個の独立し／（メモリに分解してｉｊ＋シ
ｌ’、ｆＩｆｆさ、扛るように２ｍ″０　個のテークの
訛俯力法を定め、２ｍビ・〕［・ずつ並列にデータを読
出し得るようにする。

実施例のべ）１、明 以−Ｆ本発明の一実施例について説明する。

第１図ａ対象とする原稿の走査方向及びデータ量を示し
／こ図で、取扱うデータ’１ｉｉｊ　ｉｓｔ横方向（イ
ー１方向）１０２４　ビ・ノ［・、縦方向（列方向）１
０２４ライン（［パット ビツトであるとする。メモリをＩ　Ｘ６４にワードの容
量を１）つ記憶素子（ＩＩＡＭ）で構成しＪ：うとする
と１６個のＲＡＭが必倣となる。４ピントずつ並列に動
作出来るように、ＲＡＭをメモリの構成要素として４個
のＲＡＭで１つのメモリをイ１４成し、ｉ７１’４個の
独立したメモリをｔ１１成する。

今、データの最大の縮小率が％であるとすると、各行（
ライン）の１０２４　ピッ１のデータｉｊ１６ビノトず
つ６４ブロックＶＣ分割する。更に、各ブロック内のデ
ータは順に１〜１　６　４ｊでの番号イ」けを行なう。

第２図は各行のテークを１６ビノトずつブロック分割し
た図及び番号付けを行ったブロック内の１６ビツトのデ
ータを示し／こ図、第３図は４個の独立したメモリでメ
モリを構成し／ζ図である。

この１６個の１￥号イづけされたデータの記憶に際して
ｌｒｉ４ビットずつ並列にグループ分けして取扱う。従
って、データ［１　、２，３，４，］、データ［：５，
６，７．８）、データ（９，１ｏ，１１　。

１２〕及びデータ（１３，１４，１６，１６３は総て異
なったメモリに記憶する。更に、この１６個の番号付は
されたデータは各メモリに以−Ｆのように分ｊＷ　して
言己土Ｒする。

第４図に１各メモリに記゛■するデータを示した図であ
る６，メモ１）Ｍ＊ＫＩ（Ｊ：Ｃ１，ｓ，１１．１４〕
のデータイ口、メモリＭ２にはＣ　２　、　ｃｓ　、　
１　２．１５）のデータを、メモリＭ３にはｆＪ，　３
，　６，　９　、　１６〕のデータを、メモリＭ４にＮ
：Ｃ　４，７　、　１ｏ，１３）のデータ４几（月１（
５する。

この記憶，（５の方法により、ブロック内の１６個のデ
ータを２ビ，トごとにサンプリング゛し／こ結果の８個
のデータを４ビットずつ順に区切っ／こデータ（１　、
３，５．７）及び［：９，１１，１３，１５：］、或い
はデータ［２，４，６，８：ｌ及び（　１　０，１２。

１ａ，１６〕（ｆＪ総で異なったメモリＫ　ｉｒＬ　ｔ
ｌｊさ力，でいる。１／こ、ブロック内の１６個のテー
クを４ビツトごとにサンプリングした結果の４個のデー
タ〔１，６，９，１３〕、或いはテーク［２，６。

１０、１４］、或いはデータ［３，７，１１。

１６〕、或いはデータ（４，ｓ，１２，１６．］ｉｄ総
て異なつ／こメモリに記憶されている。

１−記のようＶ（ブロック内で、４ビ、トずつ順に区切
った４ビットのデータ、２ビ、トごとにサンプリングし
、た結果を４ビツトずつ順に区切った４ヒフ１・のデー
タ及び４ビットごとにサンプリングしｌＣ糸、１１呆を
・４１ニツトずつｌ１ｊｆｆに区切っ／こデータが総て
異なっ／こメモリに記を持されていると、ブロック内に
」・・いてサンプリングなし、２ビットごとにサンプリ
ング、４ビ、ｊ−どとにサンプリングした場合のそれぞ
れにおいて４ビット並列にデータの読出しがｉｉＪ能で
あることから、原データに対して縮小乙＝し、！Ａｙｃ
縮小、％に縮小しだデータを同じ処理速度で高速に読出
すことが出来る。

第６図は本発明の一実施例を行なう場合の装置の構成を
示し／こものである。１ｉｄ直列信号である入力テーク
を４ビットの］１列信号に変換するＳＡＰノフトレジス
タ、２１−１：Ｓ／Ｐシフトレジスタ１からのデータを
取込み、そのデータを巡回シフトする／フトレジスタ、
３は／フトレジスタからのデータを取込むラッチ、４ケ
」第３図に示した４個の独立に動作出来るメモリから構
成されたメモリ回路、６はメモリ回路４から読出され／
こデータを取込み、そのデータを巡回７ノトするシフト
レジスタ、６に１ノフトレジスタ５からのデータの並び
を変換するブータ変換回路、γにデータ変換回路６から
、並列信号であるデータを取込み、直列信号を変換する
Ｐ／Ｓンフシフジスタ、８　（（ｊ各部を！ｌ；］Ｉ御
するコントロール回路である。

上記の、１−うなオｉｌ成において、芥ずデータのＩａ
　］△動作について説明する。

入力データに行方向に走査されているので、」ず１行［
」のデータから順に、２行１」、３イーＪ目、１０２４
行目計で入力されてくる。Ｓ／Ｐンフシフジスタ１で４
ビツトすつの並列信号に変換されるので、オず１彷目１
フ゛ロツク目の第１グル−ノのデータ、１行目１）゛ロ
ック目の第２グル−グのデータ、・・・・・・　、１行
目１フ゛口、り目の第４グル−フ“のデータ、１行目２
フ゛口、り目の第１クループ４グループのデータの順に
書込動作を行なう。Ｈｃいて、２行目１）゛ロック目の
第１グループのデータ＋　２ＯＩ」１フ゛ロツク目の第
２グルーフ゛のデータ。

・・・・　、２彷目１フ゛ロツク目の第４ダルーフ゛の
データ、２？ＮＡ２フ゛口，り目の第１グルーノのデー
タ、・・　・　、２行目６４フ゛ロック目の第４グルー
プのデ＝りのＩｌｌｌ’ｌに用達動作を行なう。

以下同様の手１１［＋て、１０２４行目寸でのデータの
、１：込動作を行なう。

７ノトレジスタ２でにＳ／Ｐシフルジスタ１てス）←列
信号に変換きれブこ４ビットの並列データを取込み、ぞ
の４ビットのデータが各ブロック内における第何番目の
グルー７の４ビット単位のデータかに応じて右方向に巡
回シフトして並びを変換し、ラッチ３にデータを送る。

第１グループのデータ［１，２，３．４］辷」その芥ま
、第２グループのデータ［ａ，６，７，ｓ）け１ビット
右方向に巡回シフトして［８，６，６．７］の並びに変
換、第３グループのデータ［９，１ｏ，１１，１２１は
２ビ，ト右方向に巡回シフトして〔１１，１２。

９、１０）の廉びに変換、第４グループのデータ［１３
，１４，１６，１６）は３ビツト右方向に巡回／フトし
て［１４，１５，１６，１３〕の並びに変換１゛る。第
６図にＪンフ１、レジスタ２　ｆ（　１１νＩΔ斗れ／
（デ〜りと巡回シフトして並びを変換した俵のデータ４
小し／こ図である、。

ラッチ３かＬつのデータ［１，２，３，４Ｌｌ。

（８，ｓ，６，ア）、［１，１２，９，１０〕。

［１４，１　５，１６．１３］−それ：ｆニオ）メモリ
回路４０４個のメモリ［Ｍｌ　、Ｍ２，Ｍ３，Ｍ４　］
に第４図に小したように膚込む。」−ソ、」−の動作で
メモリ回路４へのデータの７１込みが完了する．。

次にデータの読出動作について説明する。

ゴす、脈・？小しないで韻ｉ出ず」場合Ｖこつい一〇Ｊ
ホベる。

この場合１１１込んた順に＠出して行けによい，、従っ
て、第５図のメモリ１１！１路４から１行ト１１ブロッ
ク１」の第１グループのデータ，１杓１１１プロ、り目
の第２グループ １ブロック目の第４グループのチー４，１行１月２ブロ
ック目の第１クループのデータ、・・・・、１行目６４
プロ、、り目の第４グループのデータの順に読出される
ようにメモリ回路４をｉｌｊｌ］　Ｍｌ−Ｊ’る。わｔ
いて、２行目１フ゛ロック目の第１グル−フ゛のデータ
、２行目１ブロック目の第２グループ・・・・・・・、
２行目１フ゛ロック目の第４グルーフ゛のデータ、２行
目２フ゛ロック目の第１グルーフ゛のデータ、・・・・
・・・、２行目６４プロ・ツク目の第４グループのデー
タの順に読出されるようにメモリ回路４を制御する。

以下同様の手順で、１０２４行月までのデータを読出し
が行われるようにメモリ回路４を制御する。

各ブロックの第１グループのデータを読出す時、メモリ
回路４のメモリＭ１〜ｌＶｉ４にアドレスを与え、メモ
リＭ１〜Ｍ４から、そのブロックに対応したデータ［１
　、２，３．４］を読出す。この４個のデータはシフト
レジスタ６に取込み、そのままデータ変換回路６に送る
。データ変換回路６では〔１　、２，３．４〕の並びの
ままＰ　／　Ｓシフトレジスタ７にデータを送り、Ｐ／
Ｓシフトレジスタ７で１〜４の順に直列（ｇ号に変換し
出力する。

各ブロックの第２グループのデータを読出す時、メモリ
回路４のメモリＭ１〜Ｍ４にアドレスを与え、メモリＭ
１〜Ｍ４からそのプロ・ツクに対応したデータ〔Ｂ，６
，６．７〕を読出す。この４個のデータ１シフトレジス
タ６に取込み、１ビット左方向に巡回シフトして、［：
５，６，７，８１１１の並びに変換し、データ変換回路
６に送る，、データ変換回路６では［６，６，７．８：
］の並びの−ｉ寸Ｐ／Ｓシフシフレジスタ７にデータを
送り、Ｐ／Ｓシフトレジスタ７で６〜８の順に直列信号
に変換し出力する。

各ブロックの第３グループのデータを読出す時、メモリ
回路４のメモリＭ１〜Ｍ４にアドレスをＪｊえ、メモリ
Ｍ　１〜Ｍ４からそのプロ・ツクに対ｊ７１，、１７た
データ［１　１　、　１２　、９　、１０：ｌを読出す
。この４個のデータはシフトレジスタ６に１■込み、２
７にデータを送り、Ｐ／Ｓシフシフレジスタ了で９〜１
２の順に直列信号に変換し出力する。

各ブロックの第４グループのデータを読出ず時、メモリ
回路４のメモリＭ１〜Ｍ４にアドレスを与え、メモリＭ
１〜Ｍ４からそのプロ・ツクに対応したデータ［１４，
１５，１６．１３）を読出ず。

この４個のデータはシフトレジスタらに取込み、３ビツ
ト左方向に巡回シフトして、［：１３，１４。

１５、１６１の並びに変換し、データ変換回路６に送る
。データ変換回路６では［　１　３　、１４，１５。

１６〕の並びのまｉＰ／Ｓシフトシフジスタ７にブータ
ラ送す、Ｐ　／　３ンフトレジスタ７で１３〜１６の順
に直列信号に変換し出力する。

以上説明した動作により，書込み時と同じデータが出力
される。第７図ｄ縮小しないて読出した場合のシフトレ
ジスタ６に取込すれたデータと巡回シフトシて並びを変
換した後のデータ及びデータ変換回路６でデータの並び
を変更した後のデータを示している，、 行列両方向にそれぞれ％に縮小して読出す場合は、第５
図のメモリ回路４から１行目１プロ、り目の第１グルー
プ及び第２グループのデータ、１行目１ブロック目の第
３グループ及び第４グル〜プのデータ、１行目２ブロッ
ク［１の第１グル−ソ及び第２グループのデータ、１行
目２プロ、ツク目の第３グループ及び第４グループのデ
ータ，・・・・・・・・・、１行１−１　６　４ブロツ
ク目の第１グループ及び第２グルーノのデータ、１行目
６４）゛ロック目（／．）Ｚ３グループ及び第４グルー
プのデータかＩｌｌＩ′＋に４ビツトずつ読出されるよ
うにメモリにメモリ回路４を制御する．、 続いて、３行目１ブロック１」の第１グルーン及び第２
グループのデータ、３行１」１プロ、り目の第３グルー
プ及び第４グループのデータ、３？−Ｊ目２ブロック■
の第１グルーグ及び第２グループのデータ、３行目２ブ
ロック目の第３クルーゾ及び第４グループのデータ、・
・−・・・、３イｊ’　ＩＪ　６　４プｒ７ツク目の第
１クルーグ及び第２グルーノのデータ。

３行目６４ブロック目の第３グループ及び第４クルーグ
のデータが順に４ビットずつｎ（ｃ出されるようにメモ
リ回路４を制御する３。

以下同様の手１１＠で、奇数行こ見に１０２３行月まで
のデータを読出しが行われるようにメモリ回路４を制御
する。

各プロ、ツクの第１グループ及び第２グループのデータ
を読出す時、メモリ回路４のメモリＭ１〜Ｍ４にコンＩ
・ロール回路８からアドレスを力え、）　モＩＪ　Ｍ　
１〜Ｍ４からそのプロ・ツクに対応したデータ［１，５
，３，７）を読出す。この４個のデータはシフトレジス
タ５に取込み、そのま捷データ変換回路６に送る。デー
タ変換回路６ではコントロール回路８からの指令により
〔１＋　３　＋　６＋７〕の並びに変換してＰ／Ｓシフ
トレジスタ７にデータを送り、Ｐ／Ｓシフトレジスタ７
で１〜７の順に直列信号に変換し出力する。

各プロ１．りの第３グループ及び第４グループのデータ
を読出す時、メモリ回路４０メモリＭ１〜Ｍ４にアドレ
スを与え、メモリＭ１〜Ｍ４カ・らそのブロックに対応
したデータ〔１１，１６，９゜１３〕を読出す。この４
個のデータはシフトレジスタ已に取込み、２ビ１．ト左
方向に巡回シフトして、（９，１３，１１，１５）の並
びに変換し、データ変換回路６に送る。データ変換回路
６では〔９，１１，１３，１６）の並びに変換して・Ｐ
／Ｓンフシフジスタ了にデータを送す、Ｐ／Ｓシフシフ
レジスタ７で９〜１５のｌ１ｌｆｆｉに直列信号に変換
し出力する。

以」二説明した動作により、行タＷ、−向にそれぞれ局
に縮小しｌこデータが出力される。第８図は閂ぢに縮小
して読出した場合のシフトレジスタ５に取６寸れたデー
タと巡回／フ卜して並びを変換した後のデータ及びデー
タ変換回路６でデータの並びを変更した後のデータを示
している。

行列両方向にそれぞれ２に縮小して読出す場合は、第５
図のメモリ回路４から１行目１ブロック目。

１行目２フ゛ロック目、・・・・・・・・、１行目６４
フ゛ロック目のデータが１胆に４ビツトずつ読出される
ようにメモリ回路４を制御する。

続いて、５行目１フ゛ロック目、６行目２フ゛口、。

り目、・・・・・・・・・、６行目６４フ゛ロック目の
データカ）順に４ビツトずつ読出されるようにメモＩＪ
　１ｊａＪ路４を制御する。

以下同様の手順で、４行ごとに１０２１　？１目までの
データを読出しか行われるようにメモリ回路４を制御す
る。

各ブロックのデータを読出す時、メモリ回路４のメモリ
Ｍ１〜Ｍ４にアドレスを与え、メモリＭ１〜Ｍ４からそ
のブロックに対応したデータ〔１，６，９，１３〕を読
出す。この４個のデータはシフトレジスタ５に取込み、
そのｔ−ｉデータ変換回路６に送る。データ変換回路ら
では〔１゜５．９．７］の運ひのｉｔＰ／Ｓシフトレジ
スタ７にデータを送り、Ｐ／Ｓシフトレジスタ７で１〜
１３の順に直列信号に変換し出カゴる。

以」二説明した動作に」ニジ、行列両方向にそれぞれｋ
くに縮小したデータが出力される。第９図は％に縮小し
て読出した場合のシフトレジスタ５に取込−ｆれたデー
タと巡回シフトして並びを変換した後のデータ及びデー
タ変換回路６でデータの廉びを変更した後のデータを示
している。

」−記説明した各読出し動作により原データに対して縮
小なし、行列両方向にそれぞれ％に縮小及び八に縮小し
たデータがイＩＩることか出来る。

％の肝’ｉ　／Ｊ・（・Ｃ関して奇数番目のデータをザ
ンブリングして、寸だシ５の縮小に関して１番目、５番
目。

・・・・・・・、４に−＋−１（ｋは正の整数）、・・
・・・・・、のデータを一シーンプリングして取出して
いるが、データのザングル位置に関して特に定めはない
。寸だ、行列両方向にそれぞれ同じ縮小率で縮小してい
るが、縮小率が例えば行方向に％２列方向に％であると
言うｊ二うに異なってもよい１゜ 」−記Ｎｉ１Ａ明し／こ実施例では４ビヮトずつ並列に
動作出来る」：９にし／こ場合であるが、より高速にデ
ータの居込み、読出しか出来るように、８個の独立した
メモリ構成とし、８ビットずつ並列に動作出来るよう（
（、また、データの最大の紐１小率１′ｌであるとする
と、各イアの１０２４　ヒ゛ノドのデータに３２ビット
ずつ３２ブロツクに分割する。史ｅＣ１各プロ、り内の
データは順に１〜３２ｔでの番−弓イ」けを行なう。第
１０図は各行のデータを一３２ビ・フトずつプロ１．り
分割した図及び番号側けを行ったブロック分割した図及
び番号付けを行ったブロック内の３２ビｙトのデータを
示した図、第１１図Ｃ１８個の独立したメモリを構成し
た図である。

この３２個の番号付けされたデータの記ｔｌに際してけ
８ビ、トずつ並列にグループ分けして取扱う。従って、
データＣ１，２，３，４，５，６゜７．８〕、データ〔
９，１０，１１，１２，１３゜１４．１６，１６〕、デ
ータ［：１７，１Ｂ、１９゜２０．２１．２２，２３．
２４〕及びデータ［２５，２６，２７，２８，２９，３
０，３１。

３２〕は総て異なったメモｌ）　Ｋ記憶する３、更に、
この３２個の番号付けされたデータは各メモリにり、下
の」：うに分解して記憶する。

第１２図は各メモｌ）Ｋ記憶：仔するデータを示し７６
図である。メモリＭ１にはＣ１，１６，２３゜３０〕の
データを、メモリＭ２には［２，９゜２４．３１〕のデ
ータを、メモリＭ３には〔３゜１０．１７，３２〕のデ
ータを、メモリＭ４には［４，１１，１８，２６］のデ
ータを、メモリＭ５には［５，１２，１９，２６，１の
データを、メモリＭ６には〔６，１３，２０，２７〕の
データを、メモリＭ７には［７，１４，２１，２８］の
データを−、メモリＭ８にｕ：［：８，１５，２２゜２
９〕のデータを記七持する。

この記ＩＫ５の方法により、プロ・ツク内の３２個のデ
ータを２ビ、トどとにサンプリング゛した結果の１６個
のデータを８ビツトずつ順に区切ったデータ［：１，３
，５．了、９，１１．１３．１５）及び［’１７，１９
，２１．２３”、２５，２７，２９゜３１〕、或いはデ
ータ（２、４、６、８、１０。

１２　、１４．　、１６　：］及び［１８，２０，２２
，２４゜２６．２８，３０．３２：ＩＩは総て異なった
メモリに記憶されている。−１：た、ブ１コ、り内の３
２個のデータイ１′４ビ・ソトごとにサンプリングし／
Ｃ結果の８個のデータ［１，５，９，ｉ３，１７，２１
　。

２６．２９３、或いはデータ（２，６，１０゜１４．１
８，２２，２６，３０」、或い＆−ｊテーデー：３，７
，１１．１５，１９，２３，２７，３１）、或いにデー
タ（４，８，１２，１６，２０，２４゜２８．３２３は
総て異なったメモリに記１．０されでいる。

」二記の」二うにブロック内で、８ヒ゛ノドすつＩｌｌ
　ＶＣ（区切った８ビツトのデータ、２ビツトどとにサ
ンプリングした結果を８ビットずつ順に区切った８ビッ
トのデータ及び４ビ、トごとにサンプリングし／ξ結果
を８ビツトずつ順に区切ったデータが総て異なったメモ
リに記憶されていると、フロック内においてサンプリン
グなし、２ビツトごとにサンプリング、４ビツトごとに
サンプリングした場合のそれぞれにおいて８ビット並列
にデータの読出しが可能であることから、原データに対
して縮小なし、％に縮小、％に縮小したデータを同じ処
理速度で旨速に読出すことが出来る。

また、データの書込み、読出しが４ビツトずつ卦列動作
であるが、データの最大の縮小率が％であるとする。こ
の場合においても、各行の１ｏ２４ビ、トのデータは第
１０図に示したように３２ビ、トずつ３２ブロツクに分
割し、各ブロックのデータは順に１〜３２までの番号付
けを行なう。

この３２個の番号付けがされたデータの記憶に際しては
４ビツトずつ並列にグループ分けして取扱う。従って、
データ［ｖ、２，３．４〕、データ［５，，６，７，８
）、データ［９，１０，１１゜１２］、データ［１３，
１４，１６，１６〕、データ［ｊ７，１８，１９，２０
．］、テデータ２１゜２２．２３．２４：ｌ、データ［
２５，２６，２７゜２８〕及びデータＣ２９，ｓｏ　、
３１．３２　〕ｋｉ総て異なったメモリに記憶する。更
にこの３２個の番号伺けされたデータは各メモリに以下
のように分解してｉｄ１．侍する。

第１３図ｄ第３四の各メモリに記１．侍するデータを示
した図である。メモＩＪ　Ｍ　１にｉｄ：［１，８，１
１゜１４．２０，２３，２６，２９）のデータを、メモ
リＭ２に（ハ）［２，５，１２，１５，１７，２４゜２
７．３０３のデータを、メモリＭ３には〔３゜６．９，
１６，１８，２１．２８，３１３のデータを、メモリＭ
４には［４，７，１０，１３，１９゜２２．２６．３２
］のデータを配憶する。

この記憶、（テの方法により、ブロック内の３２個のデ
ータを２ビツトごとにサンプリングした結果の１６個の
データを４ビツトずつ順に区切ったデータ［１，３，５
，７」及び［９，１１，１３，１５，］及０〔１γ、１
９，２１，２３：］及びＣ２６，２７゜２９，３１：Ｉ
、或いはデータ（２，４，６，８：］及び〔１０，１２
，１４，１６〕及び［１８，２０゜２２　、２４１］及
び〔２６，２８，３０，３２〕は総て１′１１なつ／（
メモリに記憶されている。才だ、ブロック内の３２個の
データを４ビ、トことにサンプリングし／ζ結果のデー
タを４ビツトずつ順に区切っ／こデータ［１，５，９，
１３〕及び（１７゜２１．２５．２９）、或いｄデータ
［：２，６゜１０．１４．）及び［１８，２２，２６，
３０］、或いはデータ［３，７，１１，１ｔｓ〕及び〔
１９゜２３．２７，３１，１、或いｉｄデータ［’４，
８゜１２．１６］及び〔２０，２４，２８，３２〕は総
て異なったメモリに記憶０されている。首た、ブロック
内の３２個のデータをくビットごとにサンプリングした
結果の４ビ、ノドのデータ［１，９゜１７．２５：］、
或いはデータＣ２、１０、１ｓ　’。

２６〕、或いにデータ［：３，１１．１９，２７）、或
いはデータＩ：４．１２，２０．２８：ｌ、或いはデー
タ（５，１ｓ、２１．２９）、或いはデータ（６，１４
，２２，３０１、或いはデータ〔ア。

１６．２３，３１３、或いはデータ［７，１６゜２３．
３１：］、或いｄデータ［８，１６，２４゜３２　〕ｔ
（Ｊ総て異なつ／ζメモリに記憶されている。

上記の、Ｊ：うにブロック内で、４ヒフ１・ずつ順に区
切つ／こ４ビーノドのデータ、２ビツトご）Ｋｉｔ−ノ
ブリングし／Ｃ結果を４ビ・ソトずつ順に区切った４ビ
ットのテーク、４ピントごとにサンプリングした結果を
４ヒ１．トずつ順に区切ったデータ及び８ビットごとに
一リンプリングし／こ結果な４ビ、１−すつ順に区切っ
／（データか総て異なテ）／こメモリに記憶されている
と、ブロック内においてサンプリングなし、２ビツトご
とにサンプリング、４ヒツトごとにラーンプリンタ（−
だ場合のそれぞｉ−Ｌにおいて８ビット並列にデータの
読出しか可能で象ることから、原データに対して縮小な
腰番＆こ縮小、〆に縮小、％に縮小したデータを同じ処
理速度で高速に続出することが出来る。

上記説明した実施例では読出しに関して、鴇込寸れだデ
ータの総てを読出す場合について述へ／こか、ｎｉｌ：
出す領域（ブロノクンを指定して読出すことが出来る。

斗た書込みに関しても領域（ブロック）を指定して読出
すことが出来る。

発明の効果 以上のように本発明によれば、次のような効果かイ１す
られろ。

（１）縮小率が２０指敬乗であるデータの読出しを縮小
なしの場合と同じ処理速度で読出すことが出来る。

（２）　（１）て１ホべたように縮小の有無にかかわら
ず同じ処理速度で読出ずことが出来るので、縮小したデ
ータのＣＲＴディスプレイ装置でのスムースなスクロー
ル処理が高速に行なえる。

【図面の簡単な説明】

第１図に対象とする原稿の走査方向及びデータ＠を示し
た図、第２図ａ１ラインのデータを１６ビツトずつブロ
ック分割した図及び番号付けを行ったプＯツク内の１６
ビノトのデータを示した図、第３図は４個の独立したメ
モリを構成した図、第４図は第３図の各メモリに記憶す
るデータを示した図、第５図ｆｒｊ本発明の一実施１号
を行なう場合の装置の構成図、第６図は第６図の／フト
レジスタ２に敗込寸れノヒデータと巡回シフトして並Ｏ
−を変換した後のデータを示した図、第７図、第８図及
び第９図Ｃ↓それぞＩｔ縮小しないて読出した場合、％
に縮小して読出した場合、！ｉに縮小して読出した場合
に第５図の／フＩ−レジスタ５に取込寸れたデータと巡
回／フトして並びを変換した後のデータ及びデータ変換
回路６でデータの並びを変更した後のデータを示した図
、第１０図１１１ラインのデータを３２ビツトずつブロ
ック分割した図及び番号（でＪけを行ったブロック内の
３２ビットのデータを示した図、第１１図は８個の独立
したメ士すてメモリを（ｉか成した図、第１２図（ｄ第
１１図のｈメモリに記憶するデータを示した図、第１３
図ＩＩ、１第３図の各メモリに記憶するデータを示した
図である。 １・・・・・・Ｓ　／　Ｐ　／フトレンスタ、２・・・
・・・／フトレジスタ、３・・・・・・ラッテ、４−・
・・・メモリ回路、５・−・・シフトレジスタ、６・・
・・・データ変換回路、７・・・・・・Ｐ／Ｓノフトレ
ジスク、８　・コントロール回路、。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第５
図 θ　ｌ 第６図 ・ミｆ、ｔブンＬ−フ゛［］７Ｔ夏Ｆ口　土　ロ］７王
７Ｆロ第７図 毛８図 第９図 第１１ンＩ 第１３し］ Ｍｔ　＃ｚ〜〃４

Claims (1)

【特許請求の範囲】
1. データを２ｍ＋ｎ（ｍ　、　ｎＨ正の整数）ビットごと
   しこブロック分けし、各ブロック内の２１１１　＋　ｎ
   個のデータｉＪ　２１（ｉはｏ　＜、、−ｉ≦ｎの整数
   ）ビットどとに一リングリングした結果を２ｍビットご
   とにグループ分けした場合に、総てのサンプリング状態
   において各グループ内の２ｍ個のデータは並列に動ｆｉ
   １ｉＪ能な２ｍ個の独立し／Ｃメモリに分解して記１、
   （５されているように各プロ、ツク内の２ｍ＋ｎ個のデ
   ータを前記２ｍ個のメモリに記憶することを特徴とする
   データ記憶方法。