JPS60249328A - Dry etching/chemical vapor generation equipment for semiconductor wafers - Google Patents
Dry etching/chemical vapor generation equipment for semiconductor wafersInfo
- Publication number
- JPS60249328A JPS60249328A JP10472584A JP10472584A JPS60249328A JP S60249328 A JPS60249328 A JP S60249328A JP 10472584 A JP10472584 A JP 10472584A JP 10472584 A JP10472584 A JP 10472584A JP S60249328 A JPS60249328 A JP S60249328A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dry etching
- chamber
- chemical vapor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000001312 dry etching Methods 0.000 title claims abstract description 46
- 239000000126 substance Substances 0.000 title claims abstract description 17
- 235000012431 wafers Nutrition 0.000 title claims description 48
- 239000012808 vapor phase Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 6
- 229910000714 At alloy Inorganic materials 0.000 claims description 4
- 238000006552 photochemical reaction Methods 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 239000005360 phosphosilicate glass Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置を製造するために用いられるドライ
エツチング・化学気相生成装置に関し、さらに詳細には
、半導体ウェーハ上に被着された金属膜のドライエツチ
ングと、このドライエツチングのなされた半導体ウェー
・・上に保護膜を形成するための化学気相生成とを同一
の装置で行なうようにしたドライエツチング・化学気相
生成装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a dry etching/chemical vapor phase generation apparatus used for manufacturing semiconductor devices, and more particularly, to a dry etching/chemical vapor phase generation apparatus used for manufacturing semiconductor devices, and more particularly, to a dry etching/chemical vapor generation apparatus used for manufacturing semiconductor devices. This relates to a dry etching/chemical vapor phase generation device in which dry etching of a film and chemical vapor phase generation for forming a protective film on the dry etched semiconductor wafer are performed in the same device. be.
従来、ＬＳＩ等の半導体装置の製造において、その最終
工程で半導体ウェーハ上に金属膜よりなる配線ノｊ’タ
ーンの形成およびリンケイ酸ガラス等よりなる保護膜の
形成が行なわれている。この場合、まず半導体ウェーハ
上にＡｔまたはＡｔ合金よりなる金属膜を全面に被着し
、次にこの金属膜上にホトレジスト膜を被着し、このホ
トレノスト膜に対するパターン露光および現像を行なっ
た後、エツチングを行ない、次に残存するホトレノスト
膜を除去し、さらにリンケイ酸ガラス（ＰＳＧ）または
シリコン窒化膜等よりなる保護膜を形成するという順で
半導体ウェーハに対する処理が行なわれる。このような
処理のため、プラズマガス音用いたプラズマエツチング
、イオンビームを用いたイオンエツチングまたは光化学
反応を利用した光エツチング等ヲ行なうだめのドライエ
ツチング装ライエツチング装置で配線パターンの形成さ
れた半導体ウェーハがホトレノスト膜を除去された後、
ＣＶＤ装置へ搬送されていた。半導体ウェーハ上に形成
される配線パターンの材料は、一般にＡｔが用いられ、
またエレクトロマイグレーンヨンが少ないという観点か
らＡｔ−Ｃｕ合金も用いられている。このＡｔ−Ｃｕ合
金をエツチングする場合、微細・ぐターンを形成するた
めに、５ｉＣｔ４、Ｃｔ２、ＢＣｔ３等のＣｔを含む反
応ガスを用いたプラズマエツチングが行なわれている。Conventionally, in the manufacture of semiconductor devices such as LSIs, the final step is to form a wiring no.j' turn made of a metal film and a protective film made of phosphosilicate glass or the like on a semiconductor wafer. In this case, first, a metal film made of At or At alloy is deposited on the entire surface of the semiconductor wafer, then a photoresist film is deposited on the metal film, and the photoresist film is pattern exposed and developed. The semiconductor wafer is processed in the following order: etching, then removing the remaining photorenost film, and then forming a protective film made of phosphosilicate glass (PSG), silicon nitride, or the like. For such processing, semiconductor wafers on which wiring patterns have been formed are processed using dry etching and lie etching equipment capable of performing plasma etching using plasma gas sound, ion etching using ion beams, or photo etching using photochemical reactions. After the photorenost membrane is removed,
It was being transported to a CVD device. The material of the wiring pattern formed on the semiconductor wafer is generally At.
Additionally, At-Cu alloys are also used from the viewpoint of having less electromigration grains. When etching this At-Cu alloy, plasma etching is performed using a reaction gas containing Ct, such as 5iCt4, Ct2, BCt3, etc., in order to form fine patterns.
ところで、上述のようなＡｔ−Ｃｕ合金膜に対するプラ
ズマエツチングに際し、Ｃｔｆ含む反応ガスを用いた場
合、ＡｔおよびＣｕは励起状態にあるＣｔラジカルと反
応して下記に示すような蒸気圧の高い化合物として除去
される。By the way, when a reactive gas containing Ctf is used in the plasma etching of the At-Cu alloy film as described above, At and Cu react with Ct radicals in an excited state and form compounds with high vapor pressure as shown below. removed.
＊
Ａｔ＋Ｃｔ−＋ＡｔＣｔ３、Ｃｕ＋Ｃｔ−＋ＣｕＣｔ２
しかしながら、Ｃｕ Ｃｔ２は吸着性が強く、エツチン
グのなされた金属膜・やターンの側壁やホトレノスト膜
の表面に吸着して残存し易く、エツチング処理の終了し
た半導体ウェーハがエツチング装置から取り出されて大
気に触れた場合、Ｃｕ Ｃ７２が大気中の水分と化合し
てＨＣｔ ｋ発生し、このＨＣｌによりＡｔ−Ｃｕ合金
よりなる金属膜・ぐターンが腐蝕されるという問題があ
った。*At+Ct-+AtCt3, Cu+Ct-+CuCt2
However, CuCt2 has strong adsorption properties and tends to remain adsorbed on the etched metal film, the sidewall of the turn, and the surface of the photorenost film. When touched, Cu C72 combines with moisture in the atmosphere to generate HCtk, and this HCl corrodes the metal film/gut made of the At-Cu alloy.
また、エツチング装置から取り出された半導体ウェーハ
がＣＶＤ装置へ搬送される際に大気で汚染され、不良品
を発生し易いという問題もあった。There is also the problem that semiconductor wafers taken out from the etching apparatus are contaminated with the atmosphere when they are transported to the CVD apparatus, making it easy to produce defective products.
そこで本発明者は、ドライエンチング工程からＣＶＤ工
程に至るまで、半導体ウェーかを大気がら遮断した状態
で搬送すれば、上述した問題を解決できるものと考え、
ドライエツチング装置と、ＣＶＤ装置と、上記ドライエ
ツチング装置からＣＶＤ装置まで半導体ウェーハを大気
から遮断した状態で搬送しうる搬送装置とを同一装置内
に備えたドライエツチング・化学気相生成装置を提供す
るに至ったものである。Therefore, the present inventor believes that the above-mentioned problems can be solved by transporting the semiconductor wafer in a state where it is shielded from the atmosphere from the dry etching process to the CVD process.
To provide a dry etching/chemical vapor phase generation apparatus which is equipped with a dry etching apparatus, a CVD apparatus, and a transfer apparatus capable of transporting a semiconductor wafer from the dry etching apparatus to the CVD apparatus in a state where it is isolated from the atmosphere. This is what led to this.
本発明の装置により、ドライエツチング処理のなされた
半導体ウェーハは、大気に触れることなく ＣＶＤ装置
に搬送され、ドライエンチング工程と保護膜形成工程と
が連続的に行なわれる。By using the apparatus of the present invention, the dry-etched semiconductor wafer is transferred to the CVD apparatus without being exposed to the atmosphere, and the dry-etching process and the protective film forming process are performed continuously.
以下図面を参照して本発明の実施例を詳細に説明しよう
。Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図〜第３図を参照すると、本発明の一実施例による
ドライエツチング・ＣＶＤ装置がそれぞれ斜視図、横断
面図および第２図の■−■線上の断面図によって示され
ている。図において、１はこの装置の共通フレームで、
この共通フレーム１内に、レジストパターン形式の終了
した半導体ウェーハを挿入しかつ各処理工程を終了した
半導体ウェーハを取り出すためのローダ・アンローダ室
２と、ドライエツチング室３と、レジスト除去室４と、
ＣＶＤＶＳＯ４これらの順に互いに９０’の角間隔を保
って同一円周上に配置されている。これら各室間の空間
は搬送室６となされている。上記の各室２〜６は真空排
気されうるように排気装置（図示せず）に連通されてい
る。また平面図でみて円形の共通フレーム１内には、モ
ータ７によって回動される垂直方向に延びる回転軸８と
、この回転軸８に互いに９０’の角間隔を保って放射状
に取付けられた４本のアーム９と、各アーム９の先端に
取付けられた半導体ウェー・・載置台１０とよりなる搬
送装置１１が設けられており、回転軸８０９０°ずつの
回転によって、半導体ウェーッＸをトレイ１２を介して
載置した載置台１０が、ローダ・アンローダ室２、ドラ
イエツチング室３、レノスト除去室４およびＣＶＤＶＳ
Ｏ４れぞれ合致した位置に順次搬送されるようになされ
ている。Referring to FIGS. 1 to 3, a dry etching/CVD apparatus according to an embodiment of the present invention is shown in a perspective view, a cross-sectional view, and a cross-sectional view taken along line 1--2 in FIG. 2, respectively. In the figure, 1 is the common frame of this device,
Within this common frame 1, there are a loader/unloader chamber 2 for inserting semiconductor wafers with finished resist patterns and taking out semiconductor wafers that have undergone each processing step, a dry etching chamber 3, and a resist removing chamber 4.
The CVDVSO4 are arranged in this order on the same circumference with an angular interval of 90' maintained between them. The space between these chambers is a transfer chamber 6. Each of the chambers 2 to 6 is communicated with an exhaust device (not shown) so that they can be evacuated. In addition, within the common frame 1, which is circular in plan view, there is a rotating shaft 8 that extends in the vertical direction and is rotated by a motor 7, and a rotating shaft 8 that is radially attached to the rotating shaft 8 at an angular interval of 90' from each other. A conveying device 11 is provided which includes book arms 9 and a semiconductor wafer mounting table 10 attached to the tip of each arm 9, and the semiconductor wafers The mounting table 10 placed through the
O4 are sequentially conveyed to matching positions.
第６図には、回転軸８に対し９０°′ｆ！：なす位置に
配置されたローダ・アンローダ室２とドライエソダ室２
はゲートバルブ１３全備えており、トレイ１２に乗せら
れた半導体ウェーッ・がこのローダ・アンローダ室２か
ら挿入されかつ外部へ取り出されるようになされている
。ドライエツチング室３には、平行平板型プラズマエッ
チフグを行えるようＫ、反応ガス導入口１４および排気
口１５が設けられており、捷だプラズマ発生用高周波電
源１６に接続された上部電極板１７および下部電極板１
８を備えている。１９はマツチングボックスである。In FIG. 6, 90°'f! with respect to the rotation axis 8! :Loader/unloader chamber 2 and dry esodar chamber 2 arranged in the same position.
is equipped with a gate valve 13, and a semiconductor wafer placed on a tray 12 is inserted into the loader/unloader chamber 2 and taken out to the outside. The dry etching chamber 3 is provided with a reactant gas inlet 14 and an exhaust port 15 so as to perform parallel plate plasma etching, and an upper electrode plate 17 connected to a high frequency power source 16 for generating plasma. Lower electrode plate 1
It has 8. 19 is a matching box.
ドライエツチング室３の頂壁および周壁を構成している
上部筐体２０は、共通フレーム１に対して上下に移動し
うるように構成されており、この上部筐体２０が第６図
に実線で示すような下方位置にあるときは、載置台１０
はドライエツチング室３内に固定され、−力士部筐体２
０が第６図に点線で示すような上方位置にあるときは、
載置台１０の移動が許容されて半導体ウェーッ・が次の
工程へ搬送されうるようになされている。なお、上部筐
体２０と共通フレーム１とは、伸縮可能かつ気密性を有
する部材２１で連結され、これにより上部筐体２０の上
下方向への動きが許容されるとともに、搬送室６内の真
空排気を可能にしている３レノスト除去室４およびＣＶ
ＤＶＳＯ４記したドライエツチング室３とほぼ同様の構
成を有しており、レノスト除去室４では、半導体ウェー
ッ・上に残存するホトレノスト膜が酸素プラズマで除去
され、捷だＣＶＤ室６では、半導体ウェーハ上にＰＳＧ
膜がプラズマ気相成長により形成される。The upper housing 20, which constitutes the top wall and peripheral wall of the dry etching chamber 3, is configured to be movable up and down with respect to the common frame 1, and this upper housing 20 is indicated by a solid line in FIG. When it is in the lower position as shown, the mounting table 10
is fixed in the dry etching chamber 3, and
When 0 is in the upper position as shown by the dotted line in Figure 6,
The mounting table 10 is allowed to move so that the semiconductor wafer can be transported to the next process. The upper housing 20 and the common frame 1 are connected by an expandable and airtight member 21, which allows the upper housing 20 to move in the vertical direction and prevents the vacuum in the transfer chamber 6. 3 Renosto removal chamber 4 and CV allowing for evacuation
It has almost the same configuration as the dry etching chamber 3 described in DVSO4, in which the photorenost film remaining on the semiconductor wafer is removed by oxygen plasma in the renost removal chamber 4, and the photorenost film remaining on the semiconductor wafer is removed in the dry etching chamber 6. to PSG
The film is formed by plasma vapor deposition.
なお、ドライエツチング室３には半導体ウェーハ冷却機
構が設けられ、ＣＶＤＶＳＯ４半導体ウェーハ加熱機構
が設けられている。The dry etching chamber 3 is equipped with a semiconductor wafer cooling mechanism and a CVDVSO4 semiconductor wafer heating mechanism.
次に第１〜第６図に示された本発明によるドライエツチ
ング・化学気相生成装置の動作について説明する。Next, the operation of the dry etching/chemical vapor phase generation apparatus according to the present invention shown in FIGS. 1 to 6 will be explained.
１ず、ＡｔまたはＡｔ合金よシなる金属膜が被着されか
つレノストパターンの形成された半導体ウェーハがロー
ダ・アンローダ室２に挿入される。First, a semiconductor wafer on which a metal film such as At or At alloy is deposited and a Rennost pattern is formed is inserted into the loader/unloader chamber 2 .
この時点で搬送室６は真空排気されており、またドライ
エツチング室３、し・シスト除去室４およびＣＶＤ室５
内にある半導体ウェーハに対しては、それぞれドライエ
ツチング、レノスト除去およびＣＶＤ膜形成の各処理が
終了している。半導体ウェーハがローダ・アンローダ室
２に挿入された後、この室２は真空排気される。壕だ各
処理室３〜５もそれぞれの処理が終了した時点で真空排
気される。次にドライエツチング室３、レノスト除去室
４およびＣＶＤＶＳＯ４れぞれの上部筐体２０が、図示
されていない手段によって上方に持ち上げられ、各室３
〜６内が共通の真空状態となった後、搬送装置１１の回
転軸８が第２図の時計方向に９０゜回転して、ローダ・
アンローダ室２に挿入された半導体ウェーハがドライエ
ツチング室３に搬送され、次に上部筐体２０が下降し、
それぞれ別個の真空系列となる。次にドライエツチング
室３内に例えば５ｉＣ１４、Ｃｔ２、ＢＣｔ、等の反応
ガスが導入口１４から注入され、一定の圧力に維持され
る。At this point, the transfer chamber 6 has been evacuated, and the dry etching chamber 3, cyst removal chamber 4 and CVD chamber 5 have also been evacuated.
Dry etching, renost removal, and CVD film formation have been completed for the semiconductor wafers inside. After the semiconductor wafer is inserted into the loader/unloader chamber 2, the chamber 2 is evacuated. The processing chambers 3 to 5 in the trench are also evacuated when each processing is completed. Next, the upper housing 20 of each of the dry etching chamber 3, the renost removal chamber 4, and the CVDVSO 4 is lifted upward by means not shown, and each chamber 3
After the interiors of the loader and
The semiconductor wafer inserted into the unloader chamber 2 is transferred to the dry etching chamber 3, and then the upper housing 20 is lowered.
Each becomes a separate vacuum series. Next, a reactive gas such as 5iC14, Ct2, BCt, etc., is injected into the dry etching chamber 3 through the inlet 14 and maintained at a constant pressure.
この状態で高周波電源１６から給電がなされてドライエ
ツチング室３内にプラズマが発生し、半導体ウェーハ上
のＡｔｔたはＡｔ合金よりなる金属膜がエツチングされ
る。このドライエツチングが終了すると、各処理室３〜
５の上部筐体２０が上昇し、回転軸８が第２図の時計方
向に９０°回転し、これによりドライエツチングの終了
した半導体ウェーハはドライエツチング室３からレノス
ト除去室４へ搬送される。このレジスト除去室４では、
反応ガスとして酸素を用いてプラズマを発生させ、これ
によりレノスト除去を行なっている。次に前記と同様の
動作によって、レジスト除去室４内の半導体ウェー・・
がＣＶＤ室５に搬送される。ＣＶＤ室５はドライエ、チ
ング室３と同様の平行平板電極構成を有し、ＳｉＨ４、
Ｎ２０およびＰＨ，よりなる反応ガスを用いてプラズマ
を発生させ、ＰＳＧ膜が半導体ウェーッ・上に生成され
る。このとき半導体ウェーハは１００〜４００℃の温度
に加熱されており、この加熱により、ＰＳＧ膜を生成す
る前に吸着ガス（ＡｔＣ１，、Ｃｕ Ｃｔ２等）は完全
に除去される。このＰＳＧ膜が形成された半導体ウェー
ハは、前記と同様の過程を経てローダ・アンローダ室２
に搬送され、処理の終了した半導体ウェーハが取り出さ
れ、新たな未処理の半導体ウェー−・が挿入される。な
お上述したような半導体ウェーハに対する処理は連続し
て行なわれるため、各処理室３〜５では、搬送装置１１
の回転軸８が９０゜回転して停止するごとに、それぞれ
半導体ウェーハに対して処理が行なわれることになる。In this state, power is supplied from the high frequency power supply 16 to generate plasma in the dry etching chamber 3, and the metal film made of Att or At alloy on the semiconductor wafer is etched. When this dry etching is completed, each processing chamber 3~
The upper housing 20 of 5 is raised, and the rotating shaft 8 is rotated 90° clockwise in FIG. In this resist removal chamber 4,
Plasma is generated using oxygen as a reactive gas, and renost is removed by this. Next, by the same operation as above, the semiconductor wafer in the resist removal chamber 4 is removed.
is transported to the CVD chamber 5. The CVD chamber 5 has a parallel plate electrode configuration similar to that of the drying chamber 3, and has SiH4,
Plasma is generated using a reactive gas consisting of N20 and PH, and a PSG film is produced on the semiconductor wafer. At this time, the semiconductor wafer is heated to a temperature of 100 to 400° C., and by this heating, the adsorbed gases (AtC1, Cu, Ct2, etc.) are completely removed before forming the PSG film. The semiconductor wafer on which this PSG film has been formed is transferred to the loader/unloader chamber 2 through the same process as described above.
The processed semiconductor wafer is taken out and a new unprocessed semiconductor wafer is inserted. Note that since the processing for semiconductor wafers as described above is performed continuously, in each of the processing chambers 3 to 5, the transfer device 11
Each time the rotating shaft 8 rotates through 90 degrees and stops, a semiconductor wafer is processed.
以上の説明で、本発明によるドライエツチング・化学気
相生成装置の一実施例およびその動作が明らかとなった
が、本実施例ではドライエツチング装置として平行平板
型プラズマエツチング装置を用いている。しかしながら
、このゾラズマエノチング装置は、ＥＣＲエツチング装
置のようなイオンビームによるイオンエツチング装置に
代えることもできる。また、光化学反応を用いた光エツ
チング装置であってもよい。さらに本実施例では、その
ＣＶＤ装置として、プラズマ反応によるＰＳＧ膜を生成
するプラズマ気相成長装置を用いているが、ＳｉＨ４，
０２およびＰＨ３ｆｆ：用い、熱的な反応によってＰＳ
Ｇ膜の生成を行なう熱的気相成長装置であってもよい。The above description has clarified one embodiment of the dry etching/chemical vapor phase generation apparatus according to the present invention and its operation. In this embodiment, a parallel plate type plasma etching apparatus is used as the dry etching apparatus. However, this Zolazma etching device can also be replaced by an ion etching device using an ion beam, such as an ECR etching device. Alternatively, a photoetching device using a photochemical reaction may be used. Furthermore, in this example, a plasma vapor phase growth apparatus that generates a PSG film by plasma reaction is used as the CVD apparatus, but SiH4,
02 and PH3ff: PS by thermal reaction
A thermal vapor phase growth apparatus that generates a G film may also be used.
さらに保護膜をＳｉＮとする場合には、ＳｉＨ４とＮ２
またはＮＨ，ｆｆ：用いてプラズマ反応により５ｉＮｋ
生成してもよく、光化学反応によりＰＳＧ膜またはＳｉ
Ｎ膜を生成する場合には、光化学気相成長装置を用いる
ことも可能である。Furthermore, when the protective film is made of SiN, SiH4 and N2
or NH,ff: 5iNk by plasma reaction using
PSG film or Si film may be formed by photochemical reaction.
When producing the N film, it is also possible to use a photochemical vapor deposition apparatus.
本発明によれば、半導体ウェーハに対するドライエツチ
ング、レノスト除去および保護膜生成の各処理工程を外
部に取り出すことなく１つの装置内で行なうことができ
るため、大気中の水分にもとづく金属膜の腐蝕あるいは
半導体ウェー・・の汚染等の発生を皆無にすることがで
きるのみでなく、装置の占有面積が少なくなり、工程管
理が容易になる利点がある。According to the present invention, each process of dry etching, renost removal, and protective film formation for a semiconductor wafer can be carried out in one device without taking the wafer outside. This has the advantage that not only can contamination of the semiconductor wafer be completely eliminated, but also the area occupied by the device is reduced, making process control easier.
第１図は本発明によるドライエツチング・化学気相生成
装置の一実施例を示す斜視図、第２図はその横断面図、
第ろ図は第２図の■−■線上の断面図である。
図中、１は共通フレーム、２はローダ・アンローダ室、
３はドライエツチング室、４はレジスト除去室、５はＣ
ＶＤ室、６は搬送室、７はモータ、８は回転軸、９はア
ーム、１０は半導体ウェーハ載置台、１１は搬送装置、
１２はトレイ、１３はケ゛−トバルブ、１４は反応ガス
導入口、１５は排気口、１６は高周波電源、１７は上部
電極板、１８は下部電極板、２０は上部筐体をそれぞれ
示す。
特許出願人 国際電気株式会社
代理人 弁理士 山元俊仁FIG. 1 is a perspective view showing an embodiment of a dry etching/chemical vapor phase generation apparatus according to the present invention, and FIG. 2 is a cross-sectional view thereof.
Figure 7 is a sectional view taken along the line ■--■ in Figure 2. In the figure, 1 is a common frame, 2 is a loader/unloader room,
3 is a dry etching chamber, 4 is a resist removal chamber, 5 is C
VD chamber, 6 is a transfer chamber, 7 is a motor, 8 is a rotating shaft, 9 is an arm, 10 is a semiconductor wafer mounting table, 11 is a transfer device,
12 is a tray, 13 is a gate valve, 14 is a reactive gas inlet, 15 is an exhaust port, 16 is a high frequency power source, 17 is an upper electrode plate, 18 is a lower electrode plate, and 20 is an upper housing. Patent applicant: Kokusai Denki Co., Ltd. Agent: Toshihito Yamamoto, patent attorney
Claims (1)
イエツチングを行なって所要の金属膜・ぐターンを形成
するためのドライエツチング装置と、前記金属膜パター
ンの形成された半導体ウェーハ上に保護膜を形成するた
めの化学気相生成装置と、前記半導体ウェーハ全、大気
を遮断した状態で前記ドライエツチング装置から前記化
学気相生成装置へ搬送しうる搬送装置とを備えているこ
とを特徴とする半導体ウェーハ用ドライエツチング・化
学気相生成装置。 ２、前記半導体ウェーッ・上に被着された金属膜がＡｔ
−４たはＡｔ合金よシなることを特徴とする特許請求の
範囲第１項記載の装置。 ３、 前記ドライエツチング装置が、プラズマエラチン
“グ装置、イオンエツチング装置および光化学反応を用
いた光エツチング装置のうちの１つよりなり、前記化学
気相生成装置が、プラズマ気相成長装置、熱的気相成長
装置および光化学気相成長装置のうちの１つよりなるこ
とを特徴とする特許請求の範囲第１項記載の装置。 ４、前記搬送装置が、前記半導体ウェー・・を真空中で
搬送しうるものであることを特徴とする特許請求の範囲
第１項記載の装置。 ５、前記搬送装置が回転機構を備え、この回転機構の回
転により前記半導体ウェーハを搬送するようになされて
いることを特徴とする特許請求の範囲第１項記載の装置
。 ６、前記ドライエツチング装置から前記化学気相生成装
置へ搬送される前記半導体ウェーハの搬送径路上に、前
記半導体ウェーハ上に被着されたホトレジスト膜を除去
するためのレジスト除去装置が設けられていることを特
徴とする特許請求の範囲第゛１項記載の装置。[Claims] 1. A dry etching device for dry etching a metal film deposited on a semiconductor wafer to form a desired metal film/pattern, and a semiconductor on which the metal film pattern is formed. A chemical vapor phase generation device for forming a protective film on a wafer, and a transport device capable of transporting the entire semiconductor wafer from the dry etching device to the chemical vapor phase generation device in a state where the semiconductor wafer is blocked from the atmosphere. A dry etching/chemical vapor phase generation device for semiconductor wafers, which is characterized by: 2. The metal film deposited on the semiconductor wafer is At
2. The device according to claim 1, characterized in that it is made of -4 or an At alloy. 3. The dry etching device includes one of a plasma etching device, an ion etching device, and a photoetching device using a photochemical reaction, and the chemical vapor generation device includes a plasma vapor deposition device, a thermal The apparatus according to claim 1, characterized in that the apparatus comprises one of a photochemical vapor phase growth apparatus and a photochemical vapor phase growth apparatus.4. The device according to claim 1, which is capable of transporting the semiconductor wafer. 5. The transport device includes a rotation mechanism, and the semiconductor wafer is transported by rotation of the rotation mechanism. 6. An apparatus according to claim 1, characterized in that: 6. a semiconductor wafer is coated on a transport path of the semiconductor wafer transported from the dry etching apparatus to the chemical vapor generation apparatus; 2. The apparatus according to claim 1, further comprising a resist removing device for removing the photoresist film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10472584A JPS60249328A (en) | 1984-05-25 | 1984-05-25 | Dry etching/chemical vapor generation equipment for semiconductor wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10472584A JPS60249328A (en) | 1984-05-25 | 1984-05-25 | Dry etching/chemical vapor generation equipment for semiconductor wafers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60249328A true JPS60249328A (en) | 1985-12-10 |
Family
ID=14388468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10472584A Pending JPS60249328A (en) | 1984-05-25 | 1984-05-25 | Dry etching/chemical vapor generation equipment for semiconductor wafers |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60249328A (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253227A (en) * | 1984-05-30 | 1985-12-13 | Hitachi Ltd | Continuously sputtering device |
| JPS62165323A (en) * | 1986-01-15 | 1987-07-21 | Canon Inc | Device for formation of deposit film |
| JPS62202521A (en) * | 1986-02-28 | 1987-09-07 | Tokyo Denshi Kagaku Kk | Method and apparatus for removing organic film |
| JPS62295421A (en) * | 1986-04-04 | 1987-12-22 | マテリアルズ リサ−チ コ−ポレイシヨン | Apparatus for transferring wafer type object and supplying it to at least one treatment process |
| JPS6324633A (en) * | 1986-07-17 | 1988-02-02 | Nissin Electric Co Ltd | Material replacing device for vacuum chamber |
| JPH01296626A (en) * | 1988-05-24 | 1989-11-30 | Semiconductor Energy Lab Co Ltd | Plasma vapor-phase reaction device |
| JPH01296622A (en) * | 1988-05-24 | 1989-11-30 | Semiconductor Energy Lab Co Ltd | Plasma vapor-phase reaction |
| US4927484A (en) * | 1986-09-03 | 1990-05-22 | Mitsubishi Denki Kabushiki Kaisha | Reactive ion etching appartus |
| US4951603A (en) * | 1988-09-12 | 1990-08-28 | Daidousanso Co., Ltd. | Apparatus for producing semiconductors |
| US4987856A (en) * | 1989-05-22 | 1991-01-29 | Advanced Semiconductor Materials America, Inc. | High throughput multi station processor for multiple single wafers |
| US5044314A (en) * | 1986-10-15 | 1991-09-03 | Advantage Production Technology, Inc. | Semiconductor wafer processing apparatus |
| US5067437A (en) * | 1988-03-28 | 1991-11-26 | Kabushiki Kaisha Toshiba | Apparatus for coating of silicon semiconductor surface |
| US5076877A (en) * | 1989-05-18 | 1991-12-31 | Matsushita Electric Industrial Co., Ltd. | Apparatus for dry etching |
| US5091217A (en) * | 1989-05-22 | 1992-02-25 | Advanced Semiconductor Materials, Inc. | Method for processing wafers in a multi station common chamber reactor |
| US5200017A (en) * | 1989-02-27 | 1993-04-06 | Hitachi, Ltd. | Sample processing method and apparatus |
| US5344525A (en) * | 1991-01-29 | 1994-09-06 | Micron Technology, Inc. | Process for etching semiconductor devices |
| US5482557A (en) * | 1986-01-14 | 1996-01-09 | Canon Kabushiki Kaisha | Device for forming deposited film |
| DE4244822C2 (en) * | 1992-01-21 | 1997-06-12 | Mitsubishi Electric Corp | Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn. |
| US6344084B1 (en) | 1998-09-11 | 2002-02-05 | Japan Science And Technology Corporation | Combinatorial molecular layer epitaxy device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134928A (en) * | 1979-04-09 | 1980-10-21 | Matsushita Electronics Corp | Continuous vapor reaction device and vapor reaction method |
| JPS5617022A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Treating apparatus |
| JPS57149748A (en) * | 1981-03-12 | 1982-09-16 | Anelva Corp | Treating device for substrate |
| JPS59179786A (en) * | 1983-03-30 | 1984-10-12 | Hitachi Ltd | Continuous sputtering device |
-
1984
- 1984-05-25 JP JP10472584A patent/JPS60249328A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134928A (en) * | 1979-04-09 | 1980-10-21 | Matsushita Electronics Corp | Continuous vapor reaction device and vapor reaction method |
| JPS5617022A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Treating apparatus |
| JPS57149748A (en) * | 1981-03-12 | 1982-09-16 | Anelva Corp | Treating device for substrate |
| JPS59179786A (en) * | 1983-03-30 | 1984-10-12 | Hitachi Ltd | Continuous sputtering device |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253227A (en) * | 1984-05-30 | 1985-12-13 | Hitachi Ltd | Continuously sputtering device |
| US5482557A (en) * | 1986-01-14 | 1996-01-09 | Canon Kabushiki Kaisha | Device for forming deposited film |
| JPS62165323A (en) * | 1986-01-15 | 1987-07-21 | Canon Inc | Device for formation of deposit film |
| JPS62202521A (en) * | 1986-02-28 | 1987-09-07 | Tokyo Denshi Kagaku Kk | Method and apparatus for removing organic film |
| JPS62295421A (en) * | 1986-04-04 | 1987-12-22 | マテリアルズ リサ−チ コ−ポレイシヨン | Apparatus for transferring wafer type object and supplying it to at least one treatment process |
| JPS6324633A (en) * | 1986-07-17 | 1988-02-02 | Nissin Electric Co Ltd | Material replacing device for vacuum chamber |
| US4927484A (en) * | 1986-09-03 | 1990-05-22 | Mitsubishi Denki Kabushiki Kaisha | Reactive ion etching appartus |
| US5044314A (en) * | 1986-10-15 | 1991-09-03 | Advantage Production Technology, Inc. | Semiconductor wafer processing apparatus |
| US5067437A (en) * | 1988-03-28 | 1991-11-26 | Kabushiki Kaisha Toshiba | Apparatus for coating of silicon semiconductor surface |
| JPH01296626A (en) * | 1988-05-24 | 1989-11-30 | Semiconductor Energy Lab Co Ltd | Plasma vapor-phase reaction device |
| JPH01296622A (en) * | 1988-05-24 | 1989-11-30 | Semiconductor Energy Lab Co Ltd | Plasma vapor-phase reaction |
| US4951603A (en) * | 1988-09-12 | 1990-08-28 | Daidousanso Co., Ltd. | Apparatus for producing semiconductors |
| US5200017A (en) * | 1989-02-27 | 1993-04-06 | Hitachi, Ltd. | Sample processing method and apparatus |
| US5076877A (en) * | 1989-05-18 | 1991-12-31 | Matsushita Electric Industrial Co., Ltd. | Apparatus for dry etching |
| US5091217A (en) * | 1989-05-22 | 1992-02-25 | Advanced Semiconductor Materials, Inc. | Method for processing wafers in a multi station common chamber reactor |
| US4987856A (en) * | 1989-05-22 | 1991-01-29 | Advanced Semiconductor Materials America, Inc. | High throughput multi station processor for multiple single wafers |
| US5344525A (en) * | 1991-01-29 | 1994-09-06 | Micron Technology, Inc. | Process for etching semiconductor devices |
| DE4244822C2 (en) * | 1992-01-21 | 1997-06-12 | Mitsubishi Electric Corp | Semiconductor device mfr. e.g. for ridge waveguide semiconductor laser prodn. |
| US6344084B1 (en) | 1998-09-11 | 2002-02-05 | Japan Science And Technology Corporation | Combinatorial molecular layer epitaxy device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60249328A (en) | Dry etching/chemical vapor generation equipment for semiconductor wafers | |
| US10590534B2 (en) | Film deposition method and film deposition apparatus | |
| JP7330793B2 (en) | Method for Forming Titanium Nitride Film Having (200) Crystallographic Texture | |
| US10896821B2 (en) | Asymmetric wafer bow compensation by physical vapor deposition | |
| JPH028361A (en) | Treatment apparatus and method | |
| TWI820059B (en) | Protective film forming method | |
| JP6478847B2 (en) | Substrate processing equipment | |
| JP2005039185A (en) | Work processing apparatus, work processing method therefor, pressure control method, work carrying method, and carrying apparatus | |
| US8809207B2 (en) | Pattern-forming method and method for manufacturing semiconductor device | |
| JP2019125685A (en) | Method for cleaning component of plasma processing device | |
| TW201842225A (en) | Adjustment technology for deposition conformalization of sidewall protective layer for high aspect ratio cylindrical etching | |
| JPS63125681A (en) | Thin film forming device | |
| US10458016B2 (en) | Method for forming a protective film | |
| JP2740789B2 (en) | Processing method | |
| JPH02320A (en) | Apparatus and method of treatment | |
| US20240087885A1 (en) | Method of forming silicon nitride film and film forming apparatus | |
| JPH04254349A (en) | Multichamber process apparatus | |
| JP3201970B2 (en) | Semiconductor film formation method | |
| JP2626782B2 (en) | Vacuum processing equipment | |
| JPH0239523A (en) | Method of forming film on semiconductor substrate | |
| WO2021220839A1 (en) | Pvd device | |
| KR100759363B1 (en) | A substrate treatment method | |
| JPH0241167B2 (en) | ||
| KR20230044935A (en) | Substrate processing method and substrate processing system | |
| JP3031314B2 (en) | Method for manufacturing semiconductor device |