JPS60245001A - Multiplexing controller - Google Patents
Multiplexing controllerInfo
- Publication number
- JPS60245001A JPS60245001A JP10055284A JP10055284A JPS60245001A JP S60245001 A JPS60245001 A JP S60245001A JP 10055284 A JP10055284 A JP 10055284A JP 10055284 A JP10055284 A JP 10055284A JP S60245001 A JPS60245001 A JP S60245001A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- control
- selection circuit
- signal
- integral calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は制御演算に積分要素を含む制御装置を複数台備
えた多重−化制御装置に関するものであシ、更に詳しく
は各制御装置における演算結果の偏差を最小にするのに
好適な多重化制御装置に関する。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a multiplexed control device equipped with a plurality of control devices that include an integral element in control calculations, and more specifically, relates to a multiplex control device that includes a plurality of control devices that include integral elements in control calculations, and more specifically, to The present invention relates to a multiplexing control device suitable for minimizing the deviation of.
従来から、高信頼性が要求される制御システムにおいて
は、制御装置を2重化・3重化して、その出力を照合し
、異常発生の検出や正常な制御装置への切替えなどを行
なう、いわゆる多重化制御装置を適用するのが一般的に
なっている。この様な多重化制御装置に用いられる各制
御装置・は、一般に制御要素として定常偏差を打消すた
めに積分演算を行なっている。Conventionally, in control systems that require high reliability, control devices are duplicated or tripled, and their outputs are compared to detect abnormalities and switch to a normal control device. It has become common to apply multiplexed control devices. Each control device used in such a multiplexed control device generally performs an integral calculation as a control element in order to cancel steady-state deviations.
ところで、上記の多重化制御装置においては、1台の制
御装置が故障してもその影響を他の制御装置に与えるこ
となく、かつ、自動的に他の正常な制御装置に制御が移
行できることが重要である。By the way, in the above-mentioned multiplexed control device, even if one control device fails, it does not affect other control devices, and control can be automatically transferred to another normal control device. is important.
例えば第11.図はその従来例である。For example, No. 11. The figure shows a conventional example.
第1図に示す多重化制御装置は、制御装置2゜3.4か
らなる3重化構成であシ、3つの制御装置2,3.4の
うちの1つの制御装置の出力信号が信号選択回路5によ
って選択され、制御対象6へ入力される。The multiplex control device shown in FIG. 1 has a triplex configuration consisting of control devices 2, 3.4, and the output signal of one of the three control devices 2, 3.4 is selected as a signal. It is selected by the circuit 5 and input to the controlled object 6.
例えば、図示する様に、信号選択回路5の出力信号が選
択されて制御対象6へ入力されているとすると、制御装
置2の出力信号だけが制御対象6に入力され、他の制御
装置3.4の出力信号は入力されずオープンルーズにな
る。この状態で、各制御装置2.3.4が端子1に入力
される設定信号SS及び制御対象6から出力されるプロ
セス信9P8e取込んだ場合、取込み誤差があるため各
制御装置2.3.4が取込んだこれら信号値は上記取込
み誤差分だけ異なったものになる。上述したように、各
制御装置2,3.4は積分演算を実行するため、上記誤
差分が積分され、この結果、各制御装置2,3.4の出
力信号の値は異なったものになる。このような状態で制
御装置2が異常になシ、他の制御装置3又は4に切換え
られると、各制御装置2,3.4の出力信号の値が異な
っているため、信号選択回路5から出力される信号にバ
ンプすなわち不連続が発生し、安定な制御を実行できな
いことになる。For example, as shown in the figure, if the output signal of the signal selection circuit 5 is selected and inputted to the controlled object 6, only the output signal of the control device 2 is inputted to the controlled object 6, and the other control devices 3. The output signal of No. 4 is not inputted and becomes open-loose. In this state, when each control device 2.3.4 takes in the setting signal SS input to the terminal 1 and the process signal 9P8e output from the controlled object 6, there is a reading error, so each control device 2.3. These signal values captured by 4 differ by the above-mentioned capture error. As described above, since each control device 2, 3.4 executes an integral calculation, the above error is integrated, and as a result, the values of the output signals of each control device 2, 3.4 become different. . If the control device 2 malfunctions in such a state and is switched to another control device 3 or 4, the values of the output signals of each control device 2, 3.4 are different, so the signal selection circuit 5 Bumps or discontinuities occur in the output signal, making it impossible to perform stable control.
この様な事態の発生を防止するため、従来は、制御対象
6へ出力信号を与えている制御装置z内の積分部8に格
納される積分演算結果を伝送部9によシ他の制御装置3
.4に伝送し、常に待機中の制御装置3.4の積分演算
結果を制御装置2の積分結果に一致させて、制御装置切
換時にバンプが発生しないようにしている。図中、10
.12は受信部、11.13は受信部11.12で受信
したデータを格納するための伝送データ格納部でおる。In order to prevent such a situation from occurring, conventionally, the integral operation result stored in the integrating section 8 in the control device z that provides the output signal to the controlled object 6 is transmitted to the transmitting section 9 and transmitted to other control devices. 3
.. The integrated calculation result of the control device 3.4, which is always on standby, is made to match the integration result of the control device 2, so that bumps do not occur when switching the control device. In the figure, 10
.. 12 is a receiving section, and 11.13 is a transmission data storage section for storing data received by the receiving section 11.12.
しかし、上述した手段では、信号選択回路5として、中
間値選択回路(複数の出力信号のうち中間値を選択して
出力する回路)や高値選択回路(複数の出力信号のうち
最高値を選択して出力する回路)゛や低値選択回路(複
数の出力信号の2ち最低値を選択して出力する回路)を
採用し、かつ制御対象6が複数個存在する制御システム
では、積分演算結果の伝送に時間がかかシ、多重化制御
装置の制御処理速度が低下するという問題が発生する。However, in the above-mentioned means, as the signal selection circuit 5, an intermediate value selection circuit (a circuit that selects and outputs an intermediate value among a plurality of output signals) or a high value selection circuit (a circuit that selects the highest value among a plurality of output signals) is used. In a control system that employs a low value selection circuit (a circuit that selects and outputs the lowest value of two or more output signals) and has multiple control objects 6, the integration calculation result A problem arises in that the transmission takes time and the control processing speed of the multiplex control device decreases.
この状態を第2図を用いて次に説明する。This state will be explained next using FIG. 2.
ts2図において、第1図と同一部分には同一符号を符
してその説明を省略する。第1図と第2図が相違してい
るのは、端子1!〜1sにn個の設定信号881〜8B
、が入力され、n個の制御対象6鳳〜6Sが存在し、各
制御対象61〜6.からそれぞれプロセス信号PSs−
PS、が各制御装置2,3.4に入力され、更に各制御
装置2゜3.4は、n個の設定信号881〜8B−とn
個のプロセス信号P81−PS、を受けて、n個の出力
信号を出力し、n個の信号選択回路51〜51がそれぞ
れ1つの出力信号を選択して対応する制御対象61〜6
.に出力していることである。In FIG. ts2, the same parts as in FIG. The difference between Figures 1 and 2 is terminal 1! n setting signals 881 to 8B in ~1s
, is input, there are n controlled objects 60 to 6S, and each controlled object 61 to 6. , respectively, the process signal PSs-
PS is input to each control device 2, 3.4, and each control device 2.3.4 receives n setting signals 881 to 8B- and n
In response to the process signals P81-PS, the n signal selection circuits 51 to 51 each select one output signal to output the n output signals to the corresponding control objects 61 to 6.
.. This means that it is being output to .
今、端子11に入力されている設定信号S’sに対応す
る出力信号を制御対象61に与えているのが制御装置2
であるとし、端子1.に入力されている設定信号SS、
に対応する出力信号を制御対象6.に与えているのが制
御装置4でおるとする。この様に、各制御対象61〜6
.に出力信号を与える制御装置が異なるのは、各制御装
置2〜4へ入力される設定°信号11〜1.及びプロセ
ス信号PSs〜PS、の取込み誤差等に起因して、各制
御装置2〜4が制御対象61〜6.毎に出力する出力信
号の値途わずかに異なシ、各信号選択回路51〜5.で
一定の基準に従って別個に選択されるためである。The controller 2 is now giving the controlled object 61 an output signal corresponding to the setting signal S's input to the terminal 11.
Assume that terminal 1. The setting signal SS input to
The output signal corresponding to the controlled object 6. Assume that it is the control device 4 that is giving the . In this way, each controlled object 61 to 6
.. The reason why the control devices that give output signals to the controllers is different is that the setting signals 11 to 1 . and process signals PSs to PS, each of the control devices 2 to 4 controls the controlled objects 61 to 6. Each signal selection circuit 51-5. This is because they are selected separately according to certain criteria.
第2図に示す例では、前記した積分演算結果の伝送は、
次の様に実行される。まず、制御対象6□の制御に関し
ては、制御装置2の積算部81の積分演算結果を伝送部
9凰から他の制御装置3゜4の受信部101,121に
伝送する。次に、制御対象6.の制御に関しては、制御
対象4の積算部13.の積分演算結果を伝送部12.か
ら他の制御装置2.3の受信部11..9.に伝送する
。In the example shown in FIG. 2, the transmission of the integral calculation results described above is as follows.
It is executed as follows. First, regarding the control of the controlled object 6□, the integral calculation result of the integration section 81 of the control device 2 is transmitted from the transmission section 9 to the reception sections 101 and 121 of the other control devices 3.4. Next, control target 6. Regarding the control of the integration unit 13 of the controlled object 4. The integral operation result is transmitted to the transmitter 12. to the receiving section 11. of the other control device 2.3. .. 9. to be transmitted.
ここで、図中111.131.10−.8.は伝送デー
タ格納部である。Here, 111.131.10-. 8. is a transmission data storage section.
このように、制御対象61〜6.毎に制御装置の積分演
算結果の伝送方向は異なってくる。このため、一般に制
御対象が複数台になると、各制御装置は制御対象毎に自
己の制御装置が信号選択回路で選択され、制御対象に出
力されているか否かを判定し、かつ、選択されていれば
、その制御に関する積分演算結果を他の制御装置に伝送
する必要がある。出力信号が選択されていなければ、伝
送されてくる積分演算結果を採用し、演算処理して制御
信号を出力する。In this way, the controlled objects 61 to 6. The direction of transmission of the integral calculation result of the control device differs depending on the case. Therefore, in general, when there are multiple control targets, each control device uses a signal selection circuit to select its own control device for each control target and determines whether or not it is outputting to the control target. If so, it is necessary to transmit the integral calculation results related to the control to other control devices. If no output signal is selected, the transmitted integral calculation result is used, processed, and outputted as a control signal.
以上のような理由によって、制御対象が複数台になると
、制御対象毎に積分演算結果を伝送する制御装置が異な
る。この結果、各制御装置は制御対象毎に積分演算結果
の伝送、受信、及びこれを判定するための処理に要する
時間が大きくなシ、制御処理速度が大幅に低下しモしま
りのである。For the reasons described above, when there are a plurality of control objects, the control device that transmits the integral calculation result is different for each control object. As a result, each control device requires a large amount of time to transmit, receive, and process the integral calculation results for each controlled object, and the control processing speed is significantly reduced.
本発明は以上の点に鑑みなされたものであシ、その目的
とするところは、多重化制御装置において、制御対象が
複数台であっても制御対象を制御している制御装置の積
分演算結果を他の制御装置に高速伝送し、多重化制御装
置の制御処理速度の低下を防止することである。The present invention has been made in view of the above points, and its purpose is to obtain the integral calculation result of a control device controlling a control object even if there are a plurality of control objects in a multiplex control device. The objective is to transmit the information to other control devices at high speed and to prevent a decrease in the control processing speed of the multiplex control device.
本発明の多重化制御装置は、複数の設定信号及び複数の
プロセス信号を周期的に取込み、複数の制御対象に対応
する複数の積分演算を行なう複数の制御装置と、上記複
数の制御装置の各制御対象に対応する出力信号のうちの
一つを、一定の論理に従って選択する複数の信号選択回
路とを備え、更に、各制御装置における制御対象毎の積
分演算結果を制御装置間で伝送し、各制御装置に他の制
御装置における全ての積分演算結果を格納させる伝送手
段と、各信号選択回路の出力信号が複数の制御装置のう
ちのどの制御装置から出力されているかを制御対象毎に
判定する複数の一致判定手段と、各制御装置に格納され
た制御対象毎の複数の積分演算結果のうち、上記一致判
定手段の判定結果に応じて各制御対象毎の積分演算に用
いる1つの積分演算結果を各制御装置毎に定める手段と
を備えている。The multiplex control device of the present invention includes a plurality of control devices that periodically take in a plurality of setting signals and a plurality of process signals and performs a plurality of integral operations corresponding to a plurality of control objects, and each of the plurality of control devices described above. comprising a plurality of signal selection circuits that select one of the output signals corresponding to the controlled object according to a certain logic, and further transmits an integral calculation result for each controlled object in each control device between the control devices, Transmission means for storing all integral calculation results in other control devices in each control device, and determining for each control device which control device among the plurality of control devices the output signal of each signal selection circuit is output from. and one integral calculation used for integral calculation for each controlled object according to the judgment result of the matching judgment means among the plurality of integral calculation results for each controlled object stored in each control device. and means for determining the results for each control device.
以下添付の図面に示す実施例によシ、更に詳細に本発明
について説明する。The present invention will be explained in more detail below with reference to embodiments shown in the accompanying drawings.
第3図は本発明の第1の実施例を示すブロック図であシ
、第2図に示す従来例と同一部分には同一符号を付して
いる。第3図に示す実施例が第2図に示す従来例と相違
しているのは、一致判定回路201〜20.が設けられ
ている事である。各一致判定回路201〜20.は、各
信号選択回路51〜5.から各制御対象61〜6.に出
力されている出力信号と各制御装置2〜4の各制御対象
61〜6.毎の出力信号をそれぞれ入力し、各信号選択
回路51〜5.からどの制御装置の出力信号が各制御対
象61〜6.に出力されているかを判定するものである
。一致判定回路201〜20゜は同一構成であるから、
図示する様に一致判定回路201を例にとシ、その構成
を説明する。FIG. 3 is a block diagram showing a first embodiment of the present invention, and the same parts as in the conventional example shown in FIG. 2 are given the same reference numerals. The difference between the embodiment shown in FIG. 3 and the conventional example shown in FIG. 2 is that the match determination circuits 201 to 20. is provided. Each match determination circuit 201-20. are each signal selection circuit 51-5. to each controlled object 61 to 6. The output signals outputted to the control devices 61 to 6 of the respective control devices 2 to 4. Each output signal is inputted to each signal selection circuit 51 to 5. Which control device's output signal from each controlled object 61 to 6. This is to determine whether the output is being output. Since the coincidence determination circuits 201 to 20° have the same configuration,
The configuration of the match determination circuit 201 as shown in the figure will be explained by taking it as an example.
一致判定回路201は信号選択回路51に入力される3
つの信号と信号選択回路51の出力信号の差をとる減算
器22,23.24とこの減算結果が出力信号電源28
によってあらかじめ設定された基準値よシも小さい値で
あるか否かを判定する比較回路25,26.27とから
構成されている。減算器22,23.24の減算結果は
絶対値であり、この減算結果が上記基準値以下である場
合にはその減算器に入力される制御装置からの出力信号
が信号選択回路51の出力信号であることを示す。今、
制御装置2の出力信号が信号選択回路51から出力され
ているとすると、比較回路25の出力線29に論理値″
″1”が立ち、比較回路26.27の出力線30.−3
1には論理値加7が立つことになる。The match determination circuit 201 receives 3 signals input to the signal selection circuit 51.
The subtracters 22, 23, and 24 take the difference between the two signals and the output signal of the signal selection circuit 51, and the subtraction result is used as the output signal power source 28.
The comparison circuit 25, 26, and 27 determine whether or not the value is smaller than a reference value set in advance. The subtraction results of the subtracters 22, 23, and 24 are absolute values, and if the subtraction results are below the reference value, the output signal from the control device input to the subtractor is the output signal of the signal selection circuit 51. . now,
Assuming that the output signal of the control device 2 is output from the signal selection circuit 51, the output line 29 of the comparison circuit 25 has a logical value "
"1" is set, and the output lines 30. of the comparator circuits 26.27. -3
1 has the logical value plus 7.
この様にして、各信号選択回路51〜5.から各制御対
象61〜6.へ出力されている出力信号が3つの制御装
置2.3.4のうちのどの制御装置から出力されたもの
であるかを示す情報が、各制御装置2,3.4に入力さ
れる。In this way, each signal selection circuit 51-5. to each controlled object 61 to 6. Information indicating which of the three control devices 2.3.4 the output signal is output from is input to each control device 2, 3.4.
他5において、各制御装置2〜4は、伝送部15.16
.18を介して、各制御対象61〜6、毎に演算処理し
た積分演算結果のうち、積算部141〜14 m *
17 s〜1711#191〜19、に格納される自己
の積分演算結果を他の制御装置2〜4の積算部141〜
14m*17t〜17m、19t〜19.に伝送する。In the other 5, each control device 2 to 4 has a transmission section 15.16.
.. 18, of the integral calculation results calculated for each controlled object 61 to 6, the integration parts 141 to 14m*
17 s~1711 #191~19, the own integral calculation results are stored in the integration units 141~ of other control devices 2~4.
14m*17t~17m, 19t~19. to be transmitted.
各積算部141〜14a*17t 〜17.,191〜
19゜の構成は第4図に示すように、自己の制御装置の
積分演算結果を格納する部分と、他の制御装置から伝送
されてくる積分演算結果を格納する部分から成る。ここ
で、制御系が3重系でなく、4重系。Each integration section 141-14a*17t-17. , 191~
As shown in FIG. 4, the 19° configuration consists of a part that stores the integral calculation results of its own control device and a part that stores the integral calculation results transmitted from other control devices. Here, the control system is not a triple system but a quadruple system.
5重系と冗長個数が多い場合は、他の制御装置の積分演
算結果を格納する部分を増加すればよく、逆に2重系の
ように冗長個数が少ない場合には他の制御装置の積分演
算結果を格納する部分を減少すればよい。If you have a quintuple system with a large number of redundant units, you just need to increase the part that stores the integral calculation results of other control devices.On the other hand, if you have a dual system with a small number of redundant units, you can increase the number of integral calculation results of other control devices. What is necessary is to reduce the portion that stores the calculation results.
各制御装置2〜4は、積分演算結果を高速伝送するため
、ループデータ伝送方式を採用している第5図は、この
ループデータ伝送方式による積分演算結果のデータ伝送
を示すブロック図であり、第3図に示す実施例と同一部
分には同一符号を付している。同図において、入ステー
ション32゜33.34は、各制御装置2,3.4とル
ープデータ伝送路35とを接続する機能を有している。Each of the control devices 2 to 4 employs a loop data transmission method in order to transmit integral calculation results at high speed. FIG. 5 is a block diagram showing data transmission of integral calculation results using this loop data transmission method. The same parts as in the embodiment shown in FIG. 3 are given the same reference numerals. In the same figure, input stations 32.degree. 33.34 have the function of connecting each control device 2, 3.4 and a loop data transmission line 35.
ループデータ伝送方式は、ある制御装置2〜4がら他の
制御装置2〜4にデータを伝送する場合に、伝送可能か
否かを判定する必要がなく、常にデータをループ的に伝
送すればよい。このため、積分演算結果の高速伝送が可
能となるものである。In the loop data transmission method, when transmitting data from one control device 2 to 4 to another control device 2 to 4, there is no need to determine whether transmission is possible or not, and data can always be transmitted in a loop. . Therefore, high-speed transmission of integral calculation results is possible.
以上に述べた様に、各制御装置2〜4には、どの制御装
置の出力信号が各制御対象61〜6.に入力されている
かを示す情報(各一致判定回路201〜20.の出力)
と各制御装置2〜4の積分演算結果とが常に与えられて
いる。その結果、各制御装置2〜4は、各制御対象6t
〜6.毎の積分演算を実行する際に、採用すべき他の制
御装置の積分演算結果を容易に認識して、データとして
採用することが可能になる。例えば、前記した様に制御
装置2の出力信号が制御対象6Kに入力されている場合
には、制御装置3.4は出力線29〜31からこれを認
識し、ループデータ伝送によって各制御装置3.4の積
算部に格納されている制御対象6菫に対する制御装置2
の積分演算結果を採用すれば良い。As described above, each of the control devices 2 to 4 has an output signal from which control device to each controlled object 61 to 6. (Output of each match determination circuit 201 to 20.)
and the integral calculation results of each control device 2 to 4 are always given. As a result, each control device 2 to 4 controls each controlled object 6t.
~6. When performing each integral calculation, it becomes possible to easily recognize the integral calculation results of other control devices to be employed and employ them as data. For example, when the output signal of the control device 2 is input to the controlled object 6K as described above, the control device 3.4 recognizes this from the output lines 29 to 31, and transmits loop data to each control device 3.4. Control device 2 for the six controlled objects stored in the integration unit of .4
It is sufficient to adopt the integral calculation result of .
以上のように構成することに、よシ、制御対象が複数台
あっても制御対象を制御している制御装置の積分演算結
果を時間遅れなしで採用することができるため、多重化
制御装置の制御処理速度向上に寄与することができる。The above configuration is advantageous because even if there are multiple control objects, the integral calculation results of the control device controlling the control objects can be adopted without time delay, which makes it possible to use multiple control devices. This can contribute to improving control processing speed.
尚、第3図に示す信号選択回路51〜5.としては、高
値選択回路や中間値選択回路や低値選択回路を用いるこ
とができる。Note that the signal selection circuits 51 to 5. shown in FIG. As such, a high value selection circuit, an intermediate value selection circuit, or a low value selection circuit can be used.
第6図は、上記した実施例における制御装置2の具体例
を示す図である。尚、制御装置3.4も全く同様の構成
を有している。即ち、制御装置2は、図示する様に゛、
中央処理ユニット40とRAM14と伝送部15と、更
に、図示していない他のハードウェアとから構成されて
おシ、一般の計算機制御装置と同様の構成を有している
。そして、中央処理ユニット40とRAM14.伝送部
15゜図示しない他のハードウェアとは、アドレスバス
41とデータバス42を介して連結されている。FIG. 6 is a diagram showing a specific example of the control device 2 in the embodiment described above. Note that the control device 3.4 also has a completely similar configuration. That is, the control device 2, as shown in the figure,
It is composed of a central processing unit 40, a RAM 14, a transmission section 15, and other hardware not shown, and has a configuration similar to that of a general computer control device. The central processing unit 40 and the RAM 14. The transmission unit 15° is connected to other hardware (not shown) via an address bus 41 and a data bus 42.
RAM14は、第7図に示す様に、積算部14t〜14
.の他に、中央処理ユニット40が他の演算を実行する
場合に使用する記憶領域14aを有している。そして、
積算部14.〜14.は、第4図に関して説明した様に
、自己の制御装置の積分演算結果を格納する記憶領域1
411〜141と、他の制御装置の積分演算結果を格納
する記憶領域14u〜14ag @ 14ts〜14.
3から構成されるいる。The RAM 14, as shown in FIG.
.. In addition, it has a storage area 14a used when the central processing unit 40 executes other operations. and,
Integration unit 14. ~14. As explained with reference to FIG. 4, storage area 1 stores the integral calculation results of its own control device.
411 to 141 and storage areas 14u to 14ag @ 14ts to 14.411 to 141 and storage areas 14u to 14ag @ 14ts to 14.
It consists of 3.
中央処理ユニット40は、図示しないROMに格納され
ているプログラムを実行するが、このプログラムに各制
御装置2〜4の積分演算結果のループデータ伝送方式に
よるサイクリックな伝送手順や、各一致判定回路201
〜2θ、の出力に応じて該当する積分演算結果を採用す
る手順が書き込まれておシ、これによって前記した各動
作が実行される。The central processing unit 40 executes a program stored in a ROM (not shown), which includes a cyclic transmission procedure using a loop data transmission method for the integral calculation results of each control device 2 to 4, and each coincidence determination circuit. 201
A procedure is written in which a corresponding integral calculation result is adopted in accordance with the output of .about.2.theta., and the above-described operations are thereby executed.
第8図は、本発明の第2の実施例を示すブロック図であ
シ、第3図に示す第1の実施例と同一部分には同一符号
を付してその説明を省略す、る。第3図に示す第1の実
施例と異なる点は、一致判定回路201〜20.が設け
られておらず、どの制御装置の出力信号が各制御対象6
1〜6.に入力されているかの判断を制御装置2〜4の
内部で行なっている点である。FIG. 8 is a block diagram showing a second embodiment of the present invention, and the same parts as those in the first embodiment shown in FIG. The difference from the first embodiment shown in FIG. 3 is that the match determination circuits 201 to 20. is not provided, and which control device output signal is connected to each controlled object 6.
1-6. The point is that the judgment as to whether the input data is made within the control devices 2 to 4 is made.
即ち、信号選択回路51〜5.0出力信号は制御対象6
1〜6.に出力されると共に各制御回路2〜4に取込ま
れる。各制御装置2〜4はこの取込んだ出力信号と第7
図に示す積算部141〜14.0内容に比例要素を加え
合わせた信号すなわち各制御装置から出力される出力信
号とを比較し7、一致した信号に対する制御装置の積分
演算結果を採用する。このようにして、第3図の一致判
定回路201〜20.0機能を制御装置2〜4で実行す
るようにしている。That is, the signal selection circuits 51 to 5.0 output signals are the control target 6.
1-6. The signal is output to the control circuits 2 to 4, and is also taken into each of the control circuits 2 to 4. Each of the control devices 2 to 4 uses this captured output signal and the seventh
A signal obtained by adding a proportional element to the contents of the integrating units 141 to 14.0 shown in the figure, that is, an output signal output from each control device, is compared 7, and the result of the integral calculation of the control device for the matched signal is adopted. In this way, the functions of the match determination circuits 201 to 20.0 in FIG. 3 are executed by the control devices 2 to 4.
以上の説明から明らかな様に、本発明によれば、多重化
された各制御装置で各制御対象毎に積分演算して得られ
る積分演算結果を各制御装置に伝送し、かつどの制御装
置の出力信号が各制御対象に入力されているかを判断し
て、各制御装置が採用すべき積分演算結果を決定する様
にしたため、各制御装置間で積分演算結果を高速伝送す
ることができ、多重化制御装置の高速処理を可能にする
ことが可能になる。As is clear from the above description, according to the present invention, the integral calculation results obtained by performing integral calculations for each controlled object in each multiplexed control device are transmitted to each control device, and the The system determines whether the output signal is input to each controlled object and determines the integral calculation result that each control device should adopt. Therefore, the integral calculation results can be transmitted at high speed between each control device, and multiplexing is possible. This makes it possible to enable high-speed processing of the control device.
第1図は従来の制御対象が単一の多重化制御装置の一例
を示すブロック図、M2図は従来の制御対象が複数存在
する多重化制御装置の一例を示すブロック図、第3図は
本発明の第1の実施例を示すブロック図、第4図i第3
図に示す積算部の内容を示す説明図、第5図は第3図に
示す制御装置間の積分演算結果の伝送方式を示すブロッ
ク図、第6図は第3図に示す制御装置の具体例を示すブ
ロック図、第7図は第6図に示すR,AMの記憶領域の
詳細を示す説明図、第8図は本発明の第2の実施例を示
すブロック図である。
2.3.4・・・制御装置、51〜5.・・・信号選択
回路、61〜6m・・・制御対象、141〜14.。
171〜l 7 m m 19 x〜19.・・・積算
部、15゜$6.18・・・伝送部、201〜20.・
・・=致判定回路、32.33.34・・・入ステーシ
ョン、35・・・ループデータ伝送路。
代理人 弁理士 秋本正実
第 l 目
第 3 口
F5゜
第4目Fig. 1 is a block diagram showing an example of a conventional multiplexing control device with a single control object, M2 is a block diagram showing an example of a conventional multiplexing control device with multiple control objects, and Fig. 3 is a block diagram of a conventional multiplexing control device with a single control object. Block diagram showing the first embodiment of the invention, Fig. 4 i No. 3
FIG. 5 is a block diagram showing the transmission method of integral calculation results between the control devices shown in FIG. 3, and FIG. 6 is a specific example of the control device shown in FIG. 3. FIG. 7 is an explanatory diagram showing details of the storage areas of R and AM shown in FIG. 6, and FIG. 8 is a block diagram showing a second embodiment of the present invention. 2.3.4...Control device, 51-5. ...Signal selection circuit, 61-6m...Controlled object, 141-14. . 171~l 7 mm 19 x~19. ... Integration section, 15° $6.18 ... Transmission section, 201-20.・
...=match determination circuit, 32.33.34...input station, 35...loop data transmission line. Agent Patent Attorney Masami Akimoto No. 1 No. 3 F5゜ No. 4
Claims (1)
取込み、複数の制御対象に対応する複数の積分演算を行
なう複数の制御装置と、上記複数の制御装置の各制御対
象に対応する出力信号のうちの一つを、一定の論理に従
って選択する複数の信号選択回路とからなる多重化制御
装置において、各制御装置における制御対象毎の積分演
算結果を制御装置間で伝送し、各制御装置に他の制御装
置における全ての積分演算結果を格納させる伝送手段と
、各信号選択回路の出力信号が複数の制御装置のうちの
どの制御装置から出力されているかを制御対象毎に判定
する複数の一致判定手段と、各制御装置に格納された制
御対象毎の複数の積分演算結果のうち、上記一致判定手
段の判定結果に応じて各制御対象毎の積分演算に用いる
1つの積分演算結果を各制御装置毎に定める手段とを備
えていることを特徴とする多重化制御装置。 −2、前
記伝送手段は、ループデータ伝送方式を用いたことを特
徴とする特許請求の範囲第1項記載の多重化制御装置。 3、前記信号選択回路は、中間値選択回路であることを
特徴とする特許請求の範囲第1項記載の多重化制御装置
。 4、前記信号選択回路は、高値選択回路でるることを特
徴とする特許請求の範囲第1項記載の多重化制御装置。 5、前記信号選択回路は、低値選択回路であることを特
徴とする特許請求の範囲第1項記載の多重化制御装置。[Claims] 1. A plurality of control devices that periodically take in a plurality of setting signals and a plurality of process signals and perform a plurality of integral calculations corresponding to a plurality of control objects, and each control of the plurality of control devices. In a multiplex control device consisting of a plurality of signal selection circuits that select one of the output signals corresponding to the object according to a certain logic, the integral calculation results for each control object in each control device are transmitted between the control devices. A transmission means for storing all integral operation results in other control devices in each control device, and a transmission means for each control device to indicate from which control device among the plurality of control devices the output signal of each signal selection circuit is output. Among the plurality of integral calculation results for each controlled object stored in each control device, one of the plurality of coincidence judgment means used for the integral calculation for each controlled object according to the judgment result of the said coincidence judgment means. A multiplex control device comprising: means for determining an integral calculation result for each control device. -2. The multiplexing control device according to claim 1, wherein the transmission means uses a loop data transmission method. 3. The multiplexing control device according to claim 1, wherein the signal selection circuit is an intermediate value selection circuit. 4. The multiplexing control device according to claim 1, wherein the signal selection circuit is a high value selection circuit. 5. The multiplexing control device according to claim 1, wherein the signal selection circuit is a low value selection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10055284A JPS60245001A (en) | 1984-05-21 | 1984-05-21 | Multiplexing controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10055284A JPS60245001A (en) | 1984-05-21 | 1984-05-21 | Multiplexing controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60245001A true JPS60245001A (en) | 1985-12-04 |
JPH0475521B2 JPH0475521B2 (en) | 1992-12-01 |
Family
ID=14277102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10055284A Granted JPS60245001A (en) | 1984-05-21 | 1984-05-21 | Multiplexing controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60245001A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63149702A (en) * | 1986-12-15 | 1988-06-22 | Hitachi Ltd | Multiplexed control device |
JPH01265304A (en) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | Duplex operation method for functionally distributed systems |
JPH01265303A (en) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | How to build a functionally distributed system |
-
1984
- 1984-05-21 JP JP10055284A patent/JPS60245001A/en active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63149702A (en) * | 1986-12-15 | 1988-06-22 | Hitachi Ltd | Multiplexed control device |
JPH01265304A (en) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | Duplex operation method for functionally distributed systems |
JPH01265303A (en) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | How to build a functionally distributed system |
Also Published As
Publication number | Publication date |
---|---|
JPH0475521B2 (en) | 1992-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6754762B1 (en) | Redundant bus switching | |
US5550731A (en) | Method and apparatus for implementing a databus voter to select the command signals from one of several redundant asynchronous digital processing units | |
US4208715A (en) | Dual data processing system | |
JPS6361681B2 (en) | ||
US5278843A (en) | Multiple processor system and output administration method thereof | |
JPS60245001A (en) | Multiplexing controller | |
JP2003140704A (en) | Process controller | |
JP2518517B2 (en) | Communication bus monitoring device | |
JPH06175868A (en) | Redundant computer failure monitoring method | |
JP2619506B2 (en) | Elevator signal transmission equipment | |
JP2003140707A (en) | Process controller | |
JP3706332B2 (en) | Process control device | |
JP2956385B2 (en) | Bus line monitoring method | |
JPS628832B2 (en) | ||
JPH07114521A (en) | Multi-microcomputer system | |
JP2768722B2 (en) | Multiplex controller | |
JP2697481B2 (en) | Redundant switching control method | |
JP2750165B2 (en) | Method and apparatus for selecting a normal trunk line in a duplex trunk line | |
JPS5850372B2 (en) | Data collection and distribution processing system | |
JPH0667771A (en) | Switchover control system | |
JPH05244128A (en) | Communication duplex device | |
JPH02206856A (en) | Detecting method of address transfer error and apparatus | |
JPS62296261A (en) | Data transfer system | |
JPS63273141A (en) | Error self-checking processor and its driving method | |
JPS62293453A (en) | Multiple bus system data processor |