JPS6024499B2 - 分散型多重デ−タ処理装置システム - Google Patents

Description

【発明の詳細な説明】 この発明は分散多重データ処理装置間通信システムに関
するものであり、特に詳しくはメッセージ送信先の個々
の処理装置によって継続的なシステム通信チャンネル監
視の必要性がなく、共有通信バスに沿って分散された処
理装置モジュール間の通信を実行する方式に関する。

電子式ＰＯＳ（販売時点管理）端末機に使用されるもの
のように、コンピュータ端末機の開発と発展によって多
くの専門化された仕事を実行することができる端末機が
要求されてきており、そのために複数のマイクロプロセ
ッサを持つ装置が作り出され、そのそれぞれが全システ
ム内のある特定の仕事を実行するように仕立てられてい
る。

この多重処理装置構成に伴い、個々独立した処理装置間
の高速且つ実時間通信ができる通信設計が必要となって
きた。従来のシステムでは、各処理装置は１つの与えら
れた機能を実行するほか、それに応答しなければならな
いモジュール間通信を待ち受ける仕事を負担しなければ
ならなかった。代表的には、データは共用モジュール間
バスを介してそのシステムに接続されている各処理装置
モジュールへ出力される。このデータにはあるメッセー
ジを送ろうとしている目的地のモジュールのアドレスが
含まれており、そのシステム内のすべてのＣＰＵはその
データがどこに向けられているものかを確かめるために
そのメッセージのアドレス部をデコードしなければなら
ない。これはすべてのＣＰＵがモジュール間バスを継続
的に監視してデータをデコードしなければならないこと
を意味するが、ただ１つのデータを受け取るモジュール
ばけが応答することになる。この従釆方式では時間がか
かり、個有的にマイクロプロセッサではこの仕事を効率
良く実行させるには遅過ぎるし、普通、アドレス間若し
くは命令間の差異を区別するためには莫大な量のソフト
ウェアを必要とし、各ＣＰＵは不要な負担を背負わされ
ることになるだろう。中央処理装置に対するこれら通信
チャンネル監視の義務を和らげるために種々の試みが提
案されてきた。例えば、ビューソレィル（氏ａｕｓｏｌ
ｅｉｌ）ほかに対して発行された米国特許３４００３７
２号‘ま処理装置対処理装置アダブタを介して２つの処
装置間のインタフェースが行なわれるようにした多重デ
ータ処理方式を開示している。そのアダプタは処理装置
間通信を行なうべきときに各コンピュータを接続するよ
うに動作する。この方式は各処理装置がＣＰＵの制御の
もとに第３者（チャンネル・アダプタ）によって通信さ
れるところから準第３者制御方式といわれる。この方式
は２つの処理装置間をインタフェースすることに厳密に
限定され、通信自体は通信を進める前に割込みの通知を
することによって行なわれ、通信が始まると送信処理装
置及び受信処理装置両者ともメッセージの送信が終るま
ですべての他の仕事を中止しなければならないという制
限がある。第３者インタフェース方式の採用はブロデリ
ック（Ｂｒｏｄｅｒｉｃｋ）ほかに対する米国特許３４
８３５２０号にも開示されており、それは多重処理装置
間通信を接続するための「郵便箱」方式を開示している
。そのすべての通信は「星」型回路網の各部を形成する
処理装置のためのすべてのインタフェースを持つ中央制
御サプシステム（ＣＣＳ）を介して接続される。しかし
、すべての通信は１つの要素、すなわちＣＣＳに依存す
るためにそれが故障するとすべての通信が中断される。
従って、かかる試みは明らかな短所を持つことになる。
個々のモジュールの間でデータの送信を行なわせるよう
にした共用バス方式はバーフ（Ｂｅｒｇｈ）ほかに対す
る米国特許第３８２００７計号に開示されており、１コ
ンピュータ内の通信はそれぞれ他のモジュール制御とユ
ニットと通信するモジュール制御ユニットによって制御
されるようにした多重処理コンピュータを開示している
。

しかし、モジュール自体は独立の処理装置ではなく、ま
たバスの使用が限定される優先権方式を採用しているた
め、モジュール間の通信について、バスの使用可能性を
有する反面、その保証はされない。このバス閉鎖の問題
はシュラピィ（Ｓｃｈｌａｅｐｐｉ）の米国特許第３４
８０９１４号に記述されているバス通信システムにもあ
るが、それは各処理装置のために個々のバス・ァダブタ
を使用する方式を記述している。各アダプタ若しくは相
互作用制御ユニットは他のアダプタから送信され共用バ
スに現れた命令に対して応答し、該バスの獲得を可能に
する。該相互作用制御ユニットの使用を完了するまでそ
のバスの制御は他のアダプタに移されることはない。多
重モジュール接続のために共用バスが使用される更に他
の方式はトランタネラ（Ｔｒａｎねｎｅｌｌａ）の米国
特許第３４７０５４２号‘こ開示されている。

しかしその方式は個々の処理装置の通信に関するもので
はなく、キーボード、プリンタ、記憶装置等のような各
モジュール間で信号を送信するものに向けられている。
それらモジュールの１つは機会が与えられたときには全
システムの制御を行なうことができる。以上述べたよう
に、先行する種々のシステムは共用通信チャンネルを介
してディジタル・データ処理システムの種々のユニット
間の通信を制御するように開発された技術を含むもので
あるが、これら各システムは共用通信リンクを介して多
重処理装置間の通信を保証するための有効な方式を提供
するものではなく、また通信用チャンネルを継続的に監
視しなければならないという個々の処理装置の義務を和
らげるものでもなく、それによって希望するデータ処理
作用を妨げられることになる。

この発明によると、分散型多重処理装置間通信システム
のＣＰＵは処理装置間モジュール通信バスを多重化する
方式によってバス管理の負担を和らげられ、すべての処
理装置がその接続を保証されるため、アドレスされたＣ
ＰＵのみが与えられたデータ処理作用の遂行に割込みを
かけられ得ることになる。

各個々の処理装置は通信インタフェース・ユニット若し
くは通信回路接続ユニットに接続され、処理装置間若し
くはモジュール間通信バスを通る通信をデコードする処
理装置の仕事を緩和する。更にそのアドレスをデコ−ト
し、メッセージ・データを記憶（緩衝）して指定された
タイム・スロット中に送信メッセージが実際に受信され
たということを該バスを介して再び送信機へ返信する接
続確認（ｈａｎ船ｈａｋｅ）を生じさせる。その上、１
モジュールが他のモジュールと高い優先モードで通信を
行なっている場合、他のすべての低優先メッセージはそ
の特定のモジュールに入らないように防止される。ただ
、他のすべての対のモジュールはそのまま通信すること
ができる。すなわち、どのモジュールも、他のモジュー
ル間で通信が行なわれることを妨げるように、該バスと
接続されることはない。送信、受信、優先権の差別、及
び接続確認（ｈａｎｄｓｈａｋｅ）はデータがバス・シ
ステムに移されると、ＣＰＵの動作からは完全独立的に
行なわれる。

そのため、データ・バイトの転送に必要な時間はそのシ
ステムのすべての処理装置のそれとは無関係である。次
にこの発明の実施例を添付図面とともに詳細に説明する
。分散型多重処理装置回路網は第１図に例示されている
ように、Ｎ欄の独立した処理装置モジュール（１１一１
〜１１一Ｎ）で構成され得る。

各モジュールはその中央処理ユニット（ＣＰＵ）を使用
し、他のモジュ−ル若しくはそれ自体によって要求する
ことができ、そのシステムの動作の進行中に自己に特定
された作用を実行するために他のモジュールに請求する
ことができるある特定の作用を実行する仕事が割当てら
れる。処理装置モジュールは処理装置間バス１０１こ沿
って分散され、該処理装置間（共有）バス１０を介して
他の処理装置と通信することができる。中央処理ユニッ
ト、記憶装置、及び入出力（１／０）ユニットに加え、
各処理装置モジュールは周辺装置のキーボード及び（ま
たは）表示装置に接続されたキーボード制御ユニットの
ような作用処理ユニットを持つことができる。その上、
各モジュールの１／０ユニットを、例えば、プリンタ又
はテープ・デッキのような規定された周辺装置に接続す
ることができる。各個々の処理装置モジュール（１１一
１〜１１一Ｎ）は互いに他のものとは異なる構成とする
ことができ、全体のシステムは、その機能がユーザーの
要求する基準に合致するようにこれら処理装置モジュー
ルの組合せによって設計することができる。従って、１
つのシステムは、全体の機能性能が多数のユーザーの要
求に合致するような複数のモジュールを持つことができ
るが、１個の処理装置モジュールでも構成することがで
きる。多重処理装置システムが各意図した機能を実行す
るようにするために、該システムを構成する種々の処理
装置モジュールからまたはそこへ情報の送信ができなけ
ればならない。

そのため、各モジュールは全システムの他の処理装置モ
ジュールと共同することができ、該システムに対しその
ように設計されたすべての勘定を実行させることを可能
にする。処理装置モジュール間のデータの送信それ自体
、情報の処理に向けられた時間を含まないから、モジュ
ール間の通信で要求される時間の短縮、処理装置モジュ
ールＣＰＵが管理する仕事の緩和、及びデータの送受信
の監視等はシステム動作のための有効且つ望ましい実行
能力の有利な特徴である。これらの性能特徴は通信回路
網接続（ＣＮＲ）ユニットと称する作用ユニットを各処
理装置モジュールに使用することによって、この発明に
従い達成することができる。該ＣＮＲユニットは別々の
処理装置モジュール間の通信を監視するＣＰＵの仕事を
緩和し、各処理装置モジュールに対して処理装置間バス
を使用する同一の機会を保証するように動作する。第２
図は処理装置モジュールにＣＮＲユニットを組入れた代
表的な処理装置モジュール（１１一１〜１１−Ｎ）のブ
ロック図である。

そこに表わされているように、ＣＰＵ２１、１／０ユニ
ット２２、記憶装置２３、及びＣＮＲユニット２４が処
理装置内バス２５に接続され、それによってそのモジュ
ール自体の中でデータ、アドレス、及び制御情報が送信
される。処理装置内バス２５とその接続とはこの発明の
要旨を構成するものではなく、従来構成のものでよい。
むしろ、処理装置モジュールが他の処理装置モジュール
と通信する方式がこの発明に対する要旨であり、従って
以下に述べる説明はＣＮＲユニットの詳細な説明に向け
られ、モジュール間バス１０を介して処理装置モジュー
ル１１−１〜１１−Ｎ間で行なわれる通信の際の該ＣＮ
Ｒユニットの動作に向けられる。各処理装置モジュール
内のＣＮＲ２４は他の処理装置モジュールと通信するた
めにそれに接続されているＣＰＵ２１からの通信請求（
Ｒｅｑｕｅｓｔ）に応答し、他のモジュールからの送信
のためにモジュール間バス１０の監視も行なう。その目
的のために各ＣＮＲユニットは送信機、受信機、及びそ
れに関連する制御論理回路を有する。各ＣＮＲユニット
の任務の理解を容易にするために、ＣＮＲユニットの送
信機部及び受信機部は別々に説明され、その後でそれぞ
れ送信をする処理装置モジュールと受信をする処理装置
モジュールのＣＮＲユニットによって行なわれる代表的
なモジュール間通信のためのシステム動作を説明するだ
ろう。ＣＮＲの送信機構成第３図はＣＮＲユニット２４
の送信機器の回路成分と、モジュール内及びモジュール
間通信のためのバス接続とを表示する。

ＣＮＲユニットの受信機部と送信機部とに共通なＣＮＲ
制御回路は受信機及び送信機それぞれの動作の完全な説
明を容易にするためにそれぞれ第３図及び第４図の両図
に例示されている。第３図及び第４図に重複する制御回
路の各成分は同一参照番号によって指定される。処理装
置モジュール内の通信を行なう処理装置内バス２５はそ
れぞれボート（ＰＯＲＴ）Ａ，Ｂ，Ｌ，Ｋで指定される
４個の別々のボート４９〜５２を介して接続される。

ＰＯＲＴ（ボート）Ａ４９は導体８３を介してバス２５
のデータ搬送部を送信前のデータを緩衝するデータ・レ
ジスタ４８へ接続する２方向性データ・バス・ボートで
ある。この模範的例示によって表わされているように、
データ・レジスタ４８は８ビット記憶レジスタであり、
その内容はそれぞれドライバ５９〜６６及びライン９３
〜ＩＱＯを介してモジュール間バス１０のデータ搬送部
に接続される。勿論、データ・ビットの数は８ビットに
制限されるものではなく、システムの設計に合ように減
少若しくは拡大することができる。処理装置内バス２５
を介してＰＯＲＴＡに接続されるデータそれ自体は送信
前には記憶装置２５（第２図）に記憶させておくことが
できるものであり、送信のために一時的に該レジス★１
８に保持させるべきときにそ１から文字の議出しを行な
うことができる。ＰＯＲＴ（ボート）Ｂ５川ま１処理菱
鷹モジュールのＣＮＲユニットから他の処理装置モジュ
ールのＣＮＲユニットに対する優先権とデータの着信機
を制御するための２方向性制御バス・ボートである。導
体８２はＰＯＲＴ Ｂから優先権／１．０．（識別）レ
ジス夕４７への４本のワイヤ機を表わす。３本のワイヤ
は希望する送信先のＣＮＲのアドレスを指定する３ビッ
ト・バイナリ・コードを送信し、４番目のビットはＣＮ
Ｒユニットの動作モードを表わす優先権のビットである
。

議しジスタ４７の内容はドライバ５５〜５８及び出力バ
ス導体８９〜９２を介してモジュール間バス１川こ接続
される。ＰＯＲＴ（ボート）Ｌ５１はＣＰＵから該ＣＮ
Ｒユニットの動作に必要な送信機回路の種々の論理成分
に制御信号を接続するようにパルスされるＣＮＲ制御ボ
ートである。ＰＯＲＴ（ボート）Ｋ５２は該システムの
初期設定中に割当てられるような該システムの他のモジ
ュールに対するその処理装置モジュールの同一性をプロ
グラムするためにラツチされるデータ（例えばアドレス
・データ）のＣＮＲ制御ボートである。初期設定で発生
される３ビットのバイナリ・コードはライン７３を介し
てＣＮＲＩ．Ｄ．レジスタ３７に接続される。該ボート
Ｋ５２の他の出力ライン７１を介してドライバ３３へ接
続される。該ドライバ３３の他の入力はＣＮＲユニット
の制御論理回路部の３ビット。バィナリ・カウンタ３２
のキャリー出力から接続される。該システムのＣＮＲユ
ニットの１つのカウンタ３２のキヤリー出力はモジュー
ル間バス１０に接続されている他のすべてのＣＮＲユニ
ットのクロック同期の制御に使用される。この「バス」
同期信号の発生ライン７１を介してドライバ３３及びィ
ンバータ３４に接続されているボートＫの指定されたビ
ットによりそのシステムの各処理装置に表示される。ィ
ンバータ３４の出力はドライバ３５を制御し、該ドライ
バの出力はドライバ３１及びカウンタ３２のリセットを
制御する。バス同期制御モジュールとして選ばれる処理
装置モジュールはカウンタ３２のキャリー出力を他のす
べてのＣＮＲユニットに使用するためにライン６９を介
してそれを処理装置間バス１０に接続させるために、ラ
イン７３が接続されているポ−トＫの該当するそのビッ
トをセットする。その他の処理装置モジュールのボート
Ｋの対応するビットは処理装置間バス１川こ対するカウ
ンタ３２のキヤリ‐出力の接続を禁止するように設定さ
れると同時に、それはバス同期制御モジュールのカウン
タ３２からのキヤリ−信号をライン７０を介してそれぞ
れのドライバ３１及びカウンタ回路３２のリセツト入力
も供Ｖ給させるためにドライバ３５を可能化する。前述
したように、この発明の利点である特徴の１つは、各処
理装贋モジュールは他の処理装置モジュールに対し同一
のデータ送信の機会を保証することである。

その目的のために、ＣＮＲユニットからの情報送信の基
本的制約は規定された速度でクロツク・パルスをカウン
トし、新たにカウントし始める容量（キャリー信号が発
生されるとき）でリサイクルするｎビット・カウンタ３
２（この例では３ビットである）で達成することができ
る。カウンタ３２のｎビットで設定することができる種
々のバィナリ・コードは鉄システムの処理装置モジュー
ル１１一１〜１１−Ｎのそれぞれのアドレスに対応する
。故に３ビット・カワンタ３２では通信を行なうことが
できる処理装置モジュールのアドレスとして割当てるこ
とができるのは最高８コードである。しかしこの発明は
このシステムが容量８個の処理装置モジュールを持つよ
うに制限するものではなく、要求により単に処理装置モ
ジュールのためのカウント容量とそれに対応する１．Ｄ
．（認識）コードを変更するだけで拡張若しくは減少す
ることができることは容易に理解できるところである。
第３図では、ｎビット・カウンタ３２はライン６８を介
してドライバ回路３１から供給されるクロツク・パルス
をカウントする３ビット・バイナリ・カウンタとして例
示されている。

ドライバ回路３１はライン６７を介して供総合される処
理袋直のシステム・クロツク周波数（そのクロツクは比
較的高い速度で全体的処理装置の動作を制御する）を適
当な数だけ駆動してそれぞれＣＮＲに割当てられたアド
レス（若しくはタイム・スロット）に対して直列に歩進
する。そして、それは情報送信のために必要なモジュー
ル内の動作を遂行し得るようにする。特定のＣＮＲユニ
ット２４が送進すべきときを知るために、比較器３６は
ラィン１１０〜１１２を介してカウンタ３２のそれぞれ
の段と、ライン１１３〜１１５を介してレジスタ３７の
それぞれの段に接続される。カゥンタ３２の内容がレジ
スタ３７に記憶されている処理装置１．Ｄ．（認識番号
）と一致すると、その比較器３６はその出力ライン８４
を介してアンド・ゲート３８の１入力に供給する。アン
ド・ゲート３８の他の入力はライン８５を介して送信「
オン」フリップ・フロップのＱ出力から接続される。該
フリップ・フロッブ３９は送信機をターン・オンするこ
とに使用される。すなわちし該フリツブ・フロップ３９
がセット状態でない場合は、ＣＮＲユニットは他の処理
装置モジュールヘデータを送信することができない。フ
リツプ・フロツプ３９のセット入力はライン７５介して
制御論理回路１５０へ接続され、そのリセット入力はオ
ア・ゲート４０の出力へ接続される。制御論理回路１５
０は処理装置内システム・バス２５とＩＪセット・ライ
ン７２及び同期ライン１５２を介してＣＰＵ２１へ接続
され、システム・クロツクに従って種々の制御信号を発
生し、ＣＮＲユニットの送信機及び受信機の各動作を規
定の順序に従って進行させることができる。この発明の
例示及び説明を簡潔にするために、制御論理回路１５０
自体の詳細は特にその構成がここで述べる入力及び出力
信号を与える簡単な複合論理回路で構成し得るところか
ら表示されない。基本的に、制御論理回路１５川まライ
ン７４に信号を出力してボートＫに供Ｖ給されているデ
ータをレジスタ３７に負荷させる。その信号はライン７
５を介して送信「オン」フリツプ’フロップ３９のセッ
ト入力へも供給され、更にレジスタ４７の負荷若しくは
書込入力及びオア・ゲート４３の１入力へも供給される
。該ゲート４３の出力は送信確認フリツプ・フロツプ４
２のリセット入力へ供給される。送信確認フリツプ・フ
ロップ４２は送信された文字が意図した処理装置モジュ
ールによって受信若しくは捕捉されたかどうかの表示を
記憶する目的で使用される。送信「オン」フリツプ・フ
ロッブ３９のＱ出力はライン８５を介してアンド・ゲー
ト３８の１入力へ接続されており、該フリップ・フロッ
プ３９がセットされていると、ライン８４を介してモジ
ュール１．Ｄ．（認識番号）比較器３６からの出力に応
答してアンド・ゲート３８はライン８６を介してアンド
・ゲート５３及びドライバ回路５４〜６６にェネーブル
（ｅＭｂｌｅ）信号を供給する。

ドライバ５４は「１」ビット入力となるように結線され
ており、その出力はライン８８を介してモジュール間通
信バス１０に接続され、モジュール間通信バス１０のデ
ータ・ビット、着信受信機の１．Ｄ．（認識番号）ビッ
ト、及び優先権ビット等の内容が正しい情報を表わして
いるということの表示に使用される。アンド・ゲート６
３に対する第２の入力はライン８７を介して処理装置間
バス１０の「接続確認」導線に接続されている。意図し
た送信情報の送信先の処理装置モジュールが実際にその
送信データを受信（若しくは捕獲）したときに、その信
号は接続確認導線を介してデータの受信を表示し、それ
によってライン８７を「ハィ」にし、アンド・ゲート５
３を介してそこから出力する出力信号に送信確認フリッ
プ・フロツプ４２をセットさせる。それは該フリップ・
フロップ４２のＱ出力を「ハィ」にして受信機がデータ
を受信したことを送信モジュールに通知する。フリツプ
・フロツプ４２の出力はライン８１を介してワン・ショ
ット又は遅延回路４１、アンド・ゲート４６の１入力、
及びＰＯＲＴ（ボート）Ｂ５０の１ビットへ接続される
。遅延回路４１の出力はライン１０１を介してオア・ゲ
ート４０の１入力へ接続される。規定された期間経過の
後、送信確認フリップ・フロップ４２をセットする接続
確認信号の受信の後に続き、ワン・ショット４１はオア
・ゲート４０を経てフリツプ・フロツプ３９をリセット
するように接続されている出力を発生する。フリツプ・
フロツプ３９はライン７２を介してＣＰＵから接続され
る処理装置リセット信号によってもオア・ゲート４０を
経て同様にリセツトされる。この処理装置リセット信号
はオア・ゲ−ト４４を介して送信割込可能フリップ・フ
ロップ４５のリセット入力にも接続される。送信割込可
能フリツプ・フロツプ４５はＰＯＲＴＬからの制御入力
をラッチして送信確認フリップ・フロップ４２のＱ出力
に発生した送信確認信号をゲート４６でゲート可能にす
るゲートを禁止するかして、更にライン７０を介してＣ
ＰＵに接続する。データ転送の完了により割込信号をＣ
ＰＵに接続すべき場合ライン８０１こ接続されているＰ
ＯＲＴＬのそのビットが可能化されて送信割込可能フリ
ップ・フロツプ４５をセットし、アンド・ゲート４６を
可能化する。データ転送の完了後に、割込信号をＣＰＵ
に接続するべきでない場合、ライン７９に接続されてい
るＰＯＲＴＬのそのビットは可能化されてオア・ゲート
４４を介し送信割込可能フリツプ・フロツプ４５をリセ
ットし、アンド・ゲート４６を無能化する。ＰＯＲＴ
Ｌはライン７７，７８に接続されているその他の１対の
ビット信号を持ち、それぞれオア・ゲート４０を介して
送信「オン」フリツプ・フロツプ３９をリセットし、オ
ア・ゲート４３を介して送信確認フリツプ・フロツプ４
２をリセットする。ライン７７へ接続されているＰＯＲ
Ｔ Ｌのそのビットをセットすると、送信「オン」フリ
ツプ・フロツプ３９がリセットされるために送信機は無
能化され、ライン７８に接続されているＰＯＲＴＬのそ
のビットのセットは送信確認フリツプ・フロツプ４２を
クリヤ若しくはリセットされる。ＣＮＲの受信機構成 第４図はＣＮＲユニットの受信機部の回路成分とモジュ
ール内及びモジュール間両通信のためのバス接続とを例
示している。

処理装置内バス２５と送信機の論理素子との間の接続の
場合同機に、ＣＮＲユニットの受信機と処理装置内バス
２５との間のアドレス・データ、及び制御信号の転送は
ＰＯＲＴ（ボート）Ａ，Ｂ，Ｌ，Ｋを介して行われる。
ＰＯＲＴＡ４９はライン１７７を介してデータ・レジス
タ１７６に接続され、そこには他の処理装置モジュール
１１一１〜１１一Ｎからのデータが処理装置間バス１０
及びデータ入力１６８〜１７５を介して負荷される。そ
れ故、送信機では２方向性データ・ボートＰＯＲＴＡは
バス２５のデータを出データ・レジスタ４８（第３図）
に接続することに使用され、受信機ではかかるＰＯＲＴ
Ａはしジスタ１７６にラツチされていた入データをバス
２５に接続することに使用される。バス２５のデータ搬
送部は受信した順序に従って直列にデータ文字を記憶す
るように割当てられた記憶装置２３のメッセージ緩衝部
へＣＰＵ２１を介して接続され、受信機のＣＰＵで適当
に処理される。ＰＯＲＴＢ５０はライン２０４を介して
優先権／１．Ｄ．（認識番号）レジスタ１９２へ、ライ
ン２１５を介して優先権モード・フリップ・フロップ１
９９のＱ出力へ、ライン２０３を介して受信機確認フリ
ップ・フロツプ２０２のＱ出力へ接続される。優先権モ
ード・フリップ・フロップ１９９は入メッセ−ジ文字が
受信機によって受信若しくは捕獲され得るかどうかを管
理する。その目的のために、該フリツプ・フロツプ１９
９は入メッセージ文字を捕獲するために持たなければな
らない優先権をラッチする。優先権モード・フリップ・
フロップ１９９がリセット状態にある場合は低優先権又
は高優先権いずれの文字でも捕獲することができる。し
かし、優先権モード・フリツプ・フロップ１９９がセッ
ト状態の場合には、高優先権を持つメッセージ文字のみ
が捕獲され得ることになる。この通信システムの優先権
規約（ｐｒｏｔＭｏｌ）はメッセージの最初の文字を低
優先権文字として設定し、後続するすべての文字を高優
先権文字として設定するから、該フリップ・フロップ１
９９はメッセージの最初の文字の捕獲によってセットさ
れ、その後現に受信中の通信が完了するまで他の処理装
置モジュールからのメッセージの入力を防止することに
なる。受信機確認フリップ・フロップ２０２は受信機が
メッセージ文字を捕獲したかどうかを表示することに使
用される。

普通、受信機確認フリップ・フロツブ２０２はリセット
されているが、メッセージ文字の捕獲によってセットさ
れる。このメッセージ文字の受信の確認はＰＯＲＴＢに
表示され、ＣＰＵに対してマスク可能な割込みをかけさ
せることができる。故に、レジスタ１９２の各段及びフ
リップ・フロップ１９９，２０２の状態はＰＯＲＴＢを
介して処理装置内バス２５に接続され、送信処理装置モ
ジュールからのデータを受信し得るかどうか（すなわち
、メッセージ文字の優先権はどうか）、データが受信さ
れているかどうかを送信処理装置モジュールのアドレス
のＣＰＵに通知することになる。ＰＯＲＴＬ５１はＣＰ
Ｕからの制御信号を受信機の種々の論理素子に接続する
ことに使用される。これら制御信号はライン１９５，２
００，２０９，２１２を介してフリツプ・フロツプ１９
１，１９９，２０８の状態をリセットすることに使用さ
れる。ライン１９５に接続されているビットがセットさ
れている場合、受信機はオアゲート１９４及びリセット
制御ライン１９３を介して受信機「オン」フリップ・フ
ロップ１９１をリセットすることによりターン・オフさ
れる。すなわち、受信機「オン」フリッブ・フロップ１
９１は受信機の動作可能状態をラツチする。受信機「オ
ン」フリツプ・フロツプ１９１がセットされている場合
、受信機はターン・オンされてそこに宛てられたメッセ
ージ文字を受信するために処理装置間バス１０を監視す
る。受信機「オン」フリツブ・フロツプ１９１がリセツ
トされている場合、受信機はターン・オフされてそこに
宛てられているメッセージ文字を受信することはできな
い。ライン２００に接続されているＦＯＲＴＬのビット
がセットされている場合、磯先権モード・フリツプ・フ
ロツブ１９９はリセツトされる。

ライン２０９及び２１２が接続されているＰＯＲＴＬの
それぞれのビットは受信機割込可能フリップ・フリップ
２０８をリセット又はセットすることに使用され、受信
機が送信デ−夕の受信を確認してフリップ・フロツプ２
０２がセットされている場合に、ライン２０７、アンド
・ゲート２０５、出力ライン２０６を介して割込信号を
ＣＰＵへ接続するかどうかを制御する。すなわち、受信
機割込可能フリップ・フロップ２０８はデータの捕獲が
あるときは常にＣＰ川こ対して発生する割込信号のため
の制御可能なマスクである。ＰＯＲＴＫ５２はライン７
３を介して特定のＣＮＲに割当てられたアドレスを１．
０（認識番号）レジスタ３７に負荷し、ライン７１を介
してバス周期制御ビット・ステータスを制御回路に負荷
することにも使用される。ＣＮＲユニットの送信機及び
受信機（第３図，第４図）に共通な１．０．レジスタ３
７はＰＯＲＴ Ｋを介して供給される認識アドレスを記
憶し、ライン１１３〜１１５を介して、そのアドレスを
規定したビット値を比較器１５６（第４図）に接続する
。比較器１５６は入力導体１６０〜１６２を介して処理
装置間バス１０の着信１．Ｄ．ビットに接続され、薮入
力１６０〜１６２に規定されたアドレスがレジスタ３７
のアドレス内容と一致するときは常に導体１８８に出力
を発生する。それによって、該受信機は他の処理装置モ
ジュール１１−１〜１１〜Ｎがそこにメッセージを送信
しているということを知らされることになる。出力導体
１８８はアンド・ゲート１７８の入力へ接続される。

アンド・ゲート１７８の他の入力はライン６８を介して
分周器３１の出力に接続され、それで該アンド・ゲート
１７８はＣＮＲクロツクと同期的に可能化される。アン
ド・ゲート１７８の入力導体１８９は処理装置間バス１
０のデータ、鰻先権、及び１．Ｄ．情報の有効性を表示
する該バス１０のバス活動ビットに接続される。アンド
・ゲート１７８のもう１つの入力導体１８７は受信機「
オン」フリップ・フロップ１９１のＱ出力に接続され、
該ゲート１７８の最後の入力導体１８６はオア・ゲート
１８５の出力に接続される。オア・ゲート１８５の１入
力は導体１９０を介して優先権モード・フリッブ・フロ
ップ１９９のＱ出力に接続され、該ゲート１８５の第２
の入力は導体１８４を介してアンド・ゲート１８３の出
力に接続される。アンド・ゲート１８３の１入力は優先
権モード・フリツプ・フロツプ１９９のＱ出力に接続さ
れ、他の入力は導体１８２、ドライバ１８１及び導体１
６７を介して処理装置間バス１０の優先権ビットに接続
される。ドライバ１８１の出力は導体１８２を介してレ
ジスター９２の優先権ビット段にも接続される。アンド
・ゲ−ト１７８は受信機（第４図）のための基本的演算
制御ゲートであり、受信機が可能化されたかどうか、他
のＣＮＲによってアドレスされたかどうか、いまだ他の
ＣＮＲからの受信情報の処理中であるかどうかによって
該受信機の動作を可能にし、若しくは禁止する。上記の
最後の場合には、その受信機ですでに受信されているデ
ータの送信ＣＮＲユニットからのみ、その通信が完了す
るか流産するかするまで、引き続き残りのデータを受信
し続けるように、優先権モードがセットされている。す
なわち、すでに通信している処理装置モジュール１１一
１〜１１一Ｎは他のすべての通信の試みに勝る先取権（
そのメッセージ文字の高優先権モードの効力による）を
持ち、もし比較器１５６が導体１８８に出力を発生して
他の処理装置モジュールのＣＮＲがそのモジュールに対
する通信を試みたとしても、ゲート１７８は優先権モー
ド・フリツプ・フロップ１９９によって無能化され、新
たな送信ＣＮＲユニットは高優先権を持たないというこ
とを表示することになる。従って、高優先権を持つ処理
装置モジュールが完全なメッセージを送信し終るまで待
たなければならない。アンド・ゲ−ト１７８の出力はラ
イン１７９を介してドライバ１８０に接続され、その出
力は導体１６６を介して処理装置間バス１０の「接続確
認」ビットに接続される。導体１７９は更にレジスタ１
９２，１７６の負荷若しくは書込入力と遅延若しくはワ
ンショット回路１９８に接続される。ワン・ショット１
９８の出力は導体１９６を介してオア・ゲート１９７，
１９４に接続され、アンド・ゲート１７８からの出力の
受信の後、所定の期間経過後に、ワン・ショット１９８
はオア・ゲート１９７，１９４を介してそれぞれパルス
を送出し、優先権モード・フリツプ・フロップ１９９を
セットし、受信機「オン」フリップ・フロツプ１９１を
リセットする。ワン・ショット１９８によって設けられ
た遅延は受信ＣＮＲユニットが送信ＣＮＲユニットから
のデータを受信若しくは捕獲し、フリップ・フロツプ２
０２が受信機確認信号をラッチし、割込信号をＣＰＵ‘
こ接続し、「接続確認」信号を送信処理装置モジュール
に返債する等個々のタイム・スロットの期間をカバーす
るに十分な期間である。オア・ゲート１９４、１９７及
び２０１，２１１は初期設定中に各フリツプ・フロツプ
１９１，１９９，２０２，２０８の各段をリセットする
処理装置モジュール・リセット・ライン７２にも接続さ
れる。受信機「オン」フリップ・フロップ１９１のセッ
ト入力は導体１５４を介して制御論理回路１５０１こ接
続され、ＣＮＲユニットの受信機部はそのＣＰＵの制御
のもとに入メッセージを監視すべくターン・オンされ得
る状態になる。

導体１５４の信号はオア・ゲート２０１を介して受信機
確認フリップ・フロップ２０２のリセツト入力へも接続
される。受信機確認フリツプ・フロツプ２０２のＱ出力
は導体２０３を介してアンド・ゲート２０５及びＰＯＲ
ＴＢ５０の予め選ばれたビットに接続される。受信機確
認フリップ・フロップ２０２がライン１７９を通るアン
ド・ゲート１７８の出力信号によってセットされると、
それはこのＣＮＲユニットがアドレスされデータを受信
しているということを表示し、その受信機確認表示はＰ
ＯＲＴＢに供給されて受信機ルーチンを割込しないとい
う、または割込ベクトルの共有使用のためのステータス
情報を提供する。割込可能ビットがＰＣＲＴＬを介して
セットされたかどうかにより、受信機割込信号は受信機
割込可能フリップ・フロップ２０８のプリセット状態に
従って、アンド・ゲート２０５をＣＰ川こ接続される。
演算動作 次に、この発明に従ってモジュール間若しくは処理装置
間通信システムの動作を考察することにしよう。

ここでは模範的端末機構成は５個の処理装置モジュール
１１一１１乃至１１一５で構成されるものとする。各そ
れぞれの端末機は第２図の基礎成分を持つ少〈も１個の
処理装置モジュールを持つが、普通は１または１以上の
その他の処理装置モジュールを有し、それら各処理装置
モジュールは第２図に表わされている基礎成分で構成さ
れるほかに、テープ・デッキ、プリンタ、金銭収納箱等
のような選択し得る周辺装置を持つことができる。モジ
ュール間道信を進行させるような組織的方法を提供する
ため、以後主処理装置ボード（Ｍ円Ｂ）と呼ぶ各端末機
の１処理装置モジュールはその端末機を構成している種
々の処理装置モジュールに対してアドレス又はタイム・
スロットの割当をする仕事を与えられる。その端末機の
他のすべての処理装置モジュールは以後選択的周辺機器
機能（ＯＰＦ）モジュールと呼ぶことにする。従って、
この例で選ばれた５個のモジュールについて、そのうち
の小４ＰＢは４個のＯＰＦとともにモジュール間バス１
川こ沿って分散されている。アドレスを種々の処理装置
モジュールに割当てることができる方法は特別目的のデ
ータ処理演算動作には本質的要素である。しかし、それ
はこの発明の理解のためには必要なものではないから、
このＭＰＢのＣＰＵによって遂行することができるその
ような特定の仕事の説明はここでは省略する。このシス
テムについては各５個の処理装置モジュールがアドレス
若しくはタイム・スロットを割当てられるものと仮定す
る。設定された通信規約（ｐｒｏｔｏｃｏｌ）によって
、ＭＰＢはアドレス０００の割当を受けることができ、
残りのアドレス００１乃至１００を逐次４個のＯＰＦに
割当てることができる。システムが８個の処理装置モジ
ュールを持つ場合は、アドレス０００をＭＰＢに割当て
、残りの００１乃至１１１を他の７個のＯＰＦに割当て
るようにすることができるということも理解できるであ
ろう。好ましくは、これらアドレスはこのモジュールに
接続されている周辺装置、及び（または）全体的機能を
割当てられる所定の構成によって設定されるような、該
システムに使用される特定の型のモジュールに対して与
えられる確立された順位に従って割当てられる。今、こ
のシステムの演算動作の模範的説明をするに際し、ＯＰ
ＦＯＯＩ及び１００がＯＰＦＯＩＯと通信もしくはそこ
へメッセージを送信することを希望するものと仮定する
。この発明はモジュ−ル自体のデータ処理動作に関する
ものではなくて、むしろモジュール間でメツセ−ジが搬
送される方法に関するものである。従って、メッセージ
の内容の説明はここに含まれている通信方式の理解のた
めには必要がない。しかしながら説明目的のために、代
表的なメッセージの型としては、その第１のデータ・ワ
ードの中にメッセージの長さ（アドレスされた処理装置
モジュール内のメッセージ・バッファが記憶させるため
のメモリーの位置を連続的に割当て、最後のメッセージ
文字が受信され、それでそのメッセージが終ることを知
らされるような場合のそのメッセージを構成するデータ
・ワードの合計数）を規定するメッセージ制御文字を含
むように配列されるものと仮定する。まず最初に、各Ｃ
ＮＲユニットはクリャされて、１または１以上の独立し
た処理装置モジュール、及び（または）このシステムの
いかなる関連周辺装置からの補助若しくはデータの送信
を要求することができる他の処理装置モジュールからの
メッセージを受信待ちする。

この初期設定の後に、各ＣＮＲＩ．Ｄ．レジスタ３７は
カウンタ３２から周期的に発生される８個の３ビット・
バイナリ数若しくはクロック・カウントのうち１つに対
応するアドレスが負荷される。これらのビットはライン
７３を介してＰＯＲＴＫから負荷される。故に、ＯＰＦ
ＯＯＩのためのＣＮＲＩ．○．レジスタ３７はバィナ
リ・ワード００１を保有し、同様にして他の４個のモジ
ュール（ＭＰＢを含む）のＣＮＲＩ．Ｄ．レジスタ３７
はアドレスを代表するそれらのタイム・スロットを記憶
することになる。ＭＰＢからの制御回路はバス同期目的
のためにも使用されるものと仮定し、このシステムの各
ＯＰＦのＰＯＲＴＫからのライン７１はセットされない
だろう。そのため、カウン夕３２及びドライバ３１に対
するリセット信号はライン６９、可能化されたドライバ
３５及びリセット入力ライン７０を介してそこに接続さ
れているＭＰＢ（タイム・スロット若し〈はアドレス０
００を持つ）から処理装置間バス１０のバス同期ビット
を介して派生される。今、各モジュールの送信機部と受
信機部の状態を見ると、処理装置００１と１００のみが
送信しようとしているものと仮定しているから、他のＣ
ＮＲユニットはそれぞれの送信機をターン・オフし、す
べてのＣＮＲユニットは受信機待状態に置かれている。

すなわち、それらはメッセージ受信のために処理装置間
バス１０を監視させられている。従って、ＭＰＢ（１．
Ｄ．＝０００）とＯＰＦ Ｏ１Ｏ及び０１１の送信機は
ターン・オフされ、ＯＰＦ００１，１００の送信機はタ
ーン・オンされてＯＰＦＯＩＯへ送信されるべきメッセ
ージの最初の文字が負荷される。それら、それぞれ送信
機及び受信機の状態は次のようになる。送信機 ターン
・オフ もともと「初期設定においてＣＰＵからのりセット１ラ
イン７２は送信「オン」フリツプ・フロップ３９、送信
確認フリップ・フロップ４２、送信割込可能フリップ・
フロップ４５をクリャした。

故に、制御用アンド・ゲート３８，５３，４６は無能化
され、送信動作を防止する。送信機回路はすでに無能化
されていたから、制御情報はＰＯＲＴＬを介して供給さ
れる必要はない。送信機 待状態ＯＰＦＯＯＩと１００
がＯＰＦＯ１０に対してメッセージの送信を希望するか
ら、それらそれぞれの送信機は着信１．Ｄ．（認識番号
）、適用し得る優先権、ＯＰＦＯＩＯに対する最初のデ
ータ・ワード等が負荷されるべきである。

従って、必然的に送信機をターン・オンする前に書込ま
れなければならない各ＯＰＦＯＯＩ及び１００のＰＯＲ
ＴＡはバス１０１こ送出されるべき最初の８ビット・デ
ータ・ワードをそれぞれのレジスタ４８に供給するだろ
う。また、ＰＯＲＴ Ｂを介してレジスタ４７は着信１
．Ｄ．０１０の供給を受ける。各メッセージの最初の文
字の優先権は低優先権となるようにセットされる。最初
の文字の後のすべての文字は高優先権が割当てられ、そ
のため、レジスタ４７の優先権ビットはそのようなすべ
ての文字のために「１」がセットされる。その結果、受
信機はデータを受信若しくは捕獲すると高優先権受信モ
ードとなり、低優先権を持つ新しい文字の受信は現在の
メッセージが完成するか流産されるまで無視される。Ｐ
ＯＲＴＬは送信割込可能フリツプ・フロツブ４５をセッ
ト又はリセットするためにライン７９又は８０を介して
制御ビット信号を供ｖ給するだろう。

それによって、着信ＣＮＲユニットがデータを受信した
ということを接続確認信号を用いて表示したときに、Ｃ
ＰＵに対して送信確認割込を供給され得るようになる。
故に、メッセージの送信を受けるべき処理装置モジュー
ルがそのメッセージを受信したという事実をＣＰＵが監
視することを要求するかしないかに従って、ＰＯＲＴＬ
がフリツプ・フロップ４５の状態を制御しアンド・ゲー
ト４６を無能化するかの選択を行う。

ここでは、モジュール０１０がデータを捕獲したときに
、それを各処理装置モジュール１００，００１のＣＰＵ
が監視することを希望するものと仮定しているため、ラ
イン８０を介してセット可能化信号をフリップ・フロッ
プ４５を供給して、アンド・ゲート４６の１入力を可能
化するだろう。すなわち、送信割込ラインはマスクされ
ないということになる。その上、ＣＮＲＩ．Ｄ．アドレ
ス・コード及びバス同期制御信号はＰＯＲＴＫを介して
負荷されるため、各ＯＰＦ ｌｏｏ，００１の送信機は
、今やメッセージの最初の文字を送信するためのボート
−可能（ＰＯＲＴ−ｒｅａｄｉｅｄ）状態である。送信
機 ターン・オン ライン１５２を介してそのＣＰＵから送られる同期入力
信号に応答して、各ＯＰＦＯＯ１，１００の制御論理回
路は負荷（書込）可能化ライン７５，７６を介してＰＯ
ＲＴＡ，ＰＯＲＴＢの情報をレジスタ４７，４８に負荷
させる。

その上、着信１．Ｄ．及び優先権ビットをレジスタ４７
に負荷するライン７５の信号は送信「オン」フリツプ・
フ。ツプ３９をセットしてアンド・ゲート３８の１入力
を可能化する。最初のデータ文字の送信 カウンタ３２がライン６８を介して供給されたクロック
・パルスをカウントし、比較器３６がその内容をＣＮＲ
Ｉ．Ｄ．レジスクの内容と比較する。

ＯＰＦ ＯＯＩは送信を希望する数的カウント順序（０
００，００１，０１０，・・・・・・・・・，１１１）
の最初の処理装置モジュールであるから、その比較器３
６がタイム・スロット００１でライン８４に出力パルス
を発生すると、アンド・ゲート３８はライン８６にスト
ローブ（ｓＵｏは）出力信号を供給してレジスタ４７，
４８の内容をバス能動ビット「１」とともにモジュール
間バス１０に送出する。それに続き、タイムスロット１
００でＯＰＦＩＯ０（数的タイムスロット順序の次の送
信モジュール）の比較器３６はライン８４に出力信号を
発生してアンド・ゲート３８を可能化し、レジスタ４７
，４８の内容とバス能動ビット「１」とを処理装置間バ
ス１０に送出する。ＲＰＦＯＯ１，１００のＣＮＲユニ
ットの各送信機のアンド・ゲート５３の１入力も可能化
されて該アンド・ゲート５３は着信１．Ｄ．（認識番号
）（ＯＰＦＯＩＯ）からの接続確認の通知を受けること
により送信を第２のメッセージ文字に進めることができ
るように待状態とある。ＯＰＦＯＯ１，１００の送信機
の後に続く動作は送信された最初のデータ文字がＯＰＦ
Ｏ１０によって受信されたかどうかによって進められる
から、次に受信機の動作を説明する。受信機 ターン・
オン 前述したように、各処理装置モジュールのＣＮＲユニッ
トのレジスタ３７は処理装置内バス２５を介してそのＣ
ＮＲユニット自体の１．Ｄ．（認識番号）コードの負荷
を受け、バス同期制御ロジックはＰＯＲＴＫを介して設
定され、またライン７２のＣＰＵリセット信号はそれぞ
れオア・ゲート１９４，２０１，２１１を介して受信機
「オン」フリップ・フロップ１９１、受信機確認フリッ
プ・フロッブ２０２、受信機割込可能フリップ・フロツ
プ２０８等をクリャ若しくはリセットする。

更に優先権モード・フリップ・フロップはオア・ゲート
１９７を介してセットされるが、アンド・ゲート１７８
が無能化されているため、文字はまだレジスタ１９２，
１７６に負荷されない。現ＣＰＵの動作に従ってＰＯＲ
ＴＬはライン２０９又は２１２の１つを可能化して他の
処理装置モジュールからのデータが捕獲されたことを表
示する受信機割込信号を監視することができる。そのた
め、ＣＰＵは割込みがマスクされている場合その現デー
タ処理動作を完成するまで待つかまたは行動を起こすこ
とができる。普通、ライン２００が接続されているＰＯ
ＲＴＬのそのビットは０であるため、優先権モード・フ
リップ・フロップ１９９の状態は変化せずに維持される
。受信機はメッセージ間では低優先権モード‘こあるか
ら、新メッセージの受信開始の場合は低優先権の文字が
受信される。優先権モード・フリツプ・フロツプ１９９
のＱ出力は受信機が文字を受信したことにより「ハィ」
となる（前述したように）。その出力はＰＯＲＴＬから
のライン２００がメッセージの完了で「／・ィ」にセッ
トされて該優先権モード・フリツプ・フロツプ１９９を
リセツトするまでアンド・ゲート１８３を介して低優先
権文字の受信を禁止する。ＣＰＵからの同期信号に応答
して制御論理回路１５０はライン１５４に出力を供給し
て受信機「オン」フリツプ・フロツプ１９１をセットし
、受信機をターン・オンする。

それでライン１８７に接続されているアンド・ゲート１
７８の入力が可能化される。各モジュールの受信機は今
やそこに向けられるデータの受信待状態に置かれること
になる。受信機のデータ捕獲 ＣＮＲユニットが初期設定され、そのＣＮＲＩ．Ｄ．（
認識番号）が負荷されると、その受信機の比較器１５６
はＣＮＲＩ．Ｄ．レジスタ３７に記憶されているアドレ
スに対応する着信コード用の処理装置間バス１０の着信
１．Ｄ．ビットの監視を進める。

比較器１５６が一致を認めたときにライン１８８に出力
を発生する。ここで述べている実施例では発生する着信
１．Ｄ．コードはＯＰＦＯＩＯのためのもののみである
からＯＰＦＯＩＯの比較器１５６のみが出力信号をライ
ン１８８を介してアンド・ゲート１７８に供給するだろ
う。この一致信号は、ＯＰＦＯＯＩの処理装置間バス１
０にその最初のメッセージ文字を出力し、送信先の着信
１．Ｄ．（ＯＰＦＯＩＯ）からの接続確認を持っている
ときに、タイム・スロット００１期間で最初に発生され
る。故に、全処理装置モジュールのカウンタ３２が共用
バス同期信号で同期されるため、ＯＰＦＯＩＯのカウン
タ３２の内容はその比較器１５６がライン１８８に一致
確認信号を発生させるときにはバィナリ数００１である
。処理装置間バスのバス能動ビットは「１」であるから
、導体１８９は「／・ィ」であり、アンド・ゲート１７
８はデイバイダ（分周器）３１からライン６８を介して
くるクロック信号と同期して出力を発生する。アンド・
ゲート１７８からの出力信号はライン１７９を介してバ
ス・ドライバ１８０、ワン・ショット１９８、レジスタ
１９２，１７６の負荷若しくは書込可能化入力、受信機
確認フリップ・フロップ２０２に送られる。従って、デ
ータ・レジスタ１７６は処理装置間バス１０の８ビット
・データ部の最初のデータ・ワードが負荷され、優先ノ
イ．Ｄ．レジスタ１９２はカゥンタ３２の内容（００１
）とドライバ１８１及びライン１８２を介して導体１６
７の低陵先表示の０ビットとが負荷される。レジスタ１
９２，１７６に捕獲または受信された文字は優先権及び
メッセージ（すなわち、だれがそのメッセージを送った
か）の発信源と該メッセージのデータ文字とをそれぞれ
表示している。レジスタ１９２，１７６の内容は、今シ
ステム・バスに藷出すことができ、そのデータは前述し
たようにその後ＣＰＵで処理するためにメモリー。ユニ
ット（第２図）に構成されているランダム。アクセス・
メモリーの１部で構成し得るメッセージ・バッファに記
憶される。割込みのラッチを可能し、送信モジュールに
対する受信確認の返信を可能にする、すなわちすべての
必要な信号の通信を可能にするに十分な遅延時間経過後
、ワン・ショット１９８は受信機「オン」フリッブ・フ
ロップ１９１をリセットし、優先権モード・フリップ・
フロップ１９９をセットするためにオア・ゲート１９７
を介してパルスを供給する。

それによって受信機はターン・オフされ、ボートＡ及び
Ｂは読出され、該受信機が低優先権（陵先権ビット０）
のメッセージを受信することを禁止される。その後者の
場合、アンド・ゲート１７８の可能化はフリップ・フロ
ップ１９９のセットとともに、ライン１８２、ドライバ
１８１、優先権ビット導体１６７を介してモジュール間
バスの優先権ビットにその１入力が接続されているァン
ド・ゲート１８３の可能化に依存して行われる。ワン・
ショット１９８のタイム・アウト動作で始まるアンド・
ゲート１７８の出力はドライバー８０を介してライン１
６６に接続確認信号を送出し、ライン２０３を介してＰ
ＯＲＴＢの１つのビットとアンド・ゲ−ト２０５とへ受
信機確認信号を供給させる。

そのため、送信モジュールと受信機のＣＰＵの両者とも
データの捕獲を知ることができる。最初のデータ文字の
送信 送信メッセージの宛先である受信機がモジュール間バス
１０１こ接続確認信号を送出してデータの捕獲を表示し
たときに、この接続確認信号はライン８７を介し、送信
モジュールのＣＮＲユニットの送信確認フリップ・フロ
ップ４２に対してセット入力信号を供給するアンド・ゲ
ート５３を可能化するように接続される。

従って、この例で述べているように、ＯＰＦユニット０
１０がデータを捕獲すると処理装置記バシ１０に接続確
認信号を出力し、それによって送信ＯＰＦユニット００
１はその送信確認フリツプ・フロツプ４２をセットする
ことによって接続確認を知る。送信確認フリップ・フロ
ツプ４２がセットされ、アンド・ゲート４６が可能化さ
れると、ＰＯＲＴＢは処理装置内バス２５に送信確認信
号を接続し、ライン７０を介して供給される送信割込可
能化フリップ・フロップ４５がＰＯＲＴＬからのライン
８０を介してすでにセットされていたことにより、アン
ド・ゲート４６を介してＣＰＵに送信される。規定のタ
イム・アウト時間経過後、送信確認フリップ・フロップ
４２のＱ出力に接続されている遅延回路４１‘まオア・
ゲート４０を介して送信「オン」フリップ・フロツプ３
９をリセットする。アンド・ゲート３８が無能化される
と、ＯＰＦユニット００１からのそれ以上の送信はライ
ン７５を介して送信機を夕−ン・オンする制御論理回路
１５０からの新たな制御信号を待たなければならない。
故にＯＰＦユニット００１の送信機は第２のデータ文字
を含む新たな文字がレジスタ４７，４８に負荷され、適
当な制御信号が処理装置内バス２５からＰＯＲＴＡ及び
ＰＯＲＴＢを介して負荷され、ＯＦＦユニット００１に
対応するタイム・スロット１．Ｄ．がカウンタ３２によ
り比較器３６に供給されるまで静止状態のま）に維持さ
れるであろう。データ・リジエクシヨン 前述したように、各ＯＰＵユニットのカウンタ３２が分
周されたクロツク・パルスのカウントを続行していると
きに、そのカウントが１００に到達するまで処理装置間
バス１０に対するそれ以上の送信は発生せず、タイム・
スロットＯＰＦＩＯの期間中に（ＯＰＦユニット０１０
との通信も希望している処理装置間バス１０１こ対して
低優先権ビット、データ、バス能動信号、着信１．Ｄ．
情報を含む最初のメッセージ文字を送出する。

タイム・スロット１０の期間中、ＯＰＦユニット０１０
の受信機の比較器１５６は送信モジュールからのメッセ
ージにある着信１．Ｄ．（認識番号）として自己の１．
Ｄ．０１０を再び認識し、該送信モジュールの発信１．
Ｄ．１００はこのとき力ウンタ３２からライン１１０，
１１１，１１２を介してレジスタ１９２に供Ｖ給される
。それ故、アンド・ゲート１７８はバス能動入力ライン
１８９、デイバィダ３１からのライン６８、比較器１５
６からのライン１８８、及び受信機「オン」フリツプ・
フロツプ１９１からのライン１８７からそれぞれェネー
ブル（可能化）信号を受信する（レジスタ１７６，１９
２の内容はＰＯＲＴＡ及びＰＯＲＴＢを介して謙出され
、受信機は再びターン・オンされたものと仮定する）。
その点で、カウンタ３２は、処理装置間バス２５の処理
時間によって受信機が再びターン・オンされるまで複数
のカウント・サイクルをカウントし続けるかもしれない
。しかし、今ここではこのシステムの動作の説明のため
に、特に送信された文字についての優先権モードの効果
のために、ＰＯＲＴＡ及びＰＯＲＴＢが読出され、受信
機「オン」フリツプ・フロップ１９１が再びセットされ
たものと仮定しよう。今、優先権モード・フリツプ・フ
ロツプ１９９がＯＰＦユニット００１からのデータの捕
獲によってセットされたので、ＯＰＦユニット０１０の
処理装置モジュール・ユニットはライン２１５及びＰＯ
ＲＴＢを介してそれを知らされ、その後の受信機の受信
機「オン」に対する必須条件はＰＯＲＴ Ｌを介して入
るものである。すなわち、それは優先権モード・フリッ
プ・フロップ１９９のリセット入力がライン２００を介
して接続されているＰＯＲＴＬのそのビットが該優先権
フリップ・フロップ１９９をリセットせず、セット或は
高優先権状態に維持され、アンド・ゲート１８３の１入
力を可能化していることが必要である。アンド・ゲート
１８３の他の入力はライン１８２、ドライバ１８１、ラ
イン１６７を介して接続されるＯＰＦユニット１００か
らのメッセージ文字の優先権ビットを監視している。Ｏ
ＰＦユニット１００からのメッセージ文字は優先権０或
は低優先権を持つ最初のメッセージ文字であるから、ア
ンド・ゲ−ト１８３は無能化されたま）に維持されてオ
ア・ゲート１８５はアンド・ゲート１７８を可能化する
ことができる入力を受信せず、データの捕獲は生じない
。従って、ＯＰＦユニット０１０からの接続確認信号は
送信ＯＰＦユニット１０ひ、は返信されないから、ＯＰ
Ｆユニット１０の送信確認フリップ・フロップ４２はリ
セットのままに維持され、その処理装置モジュールはデ
ータが捕獲されなかったということをＰＯＲＴ Ｂを介
して通知される。ＯＰＦユニット１００の送信機がその
送信タイム・スロット１０の期間中に接続確認信号を受
信しなかった場合、それはＯＰＦユニット０１０の受信
機がそこに送ったメッセージ文字の捕獲を失敗したとい
うことを知らされるものであり、そのＯＰＦユニット１
００は次の送信タイム・スロット１００まで待たされて
前の送信が操返えされる。この処理は接続確認信号が受
信されるか、若しくはその送信がＯＰＦユニット１００
のＣＰＵで流産されるまで続けられる。第２及び後続デ
ータ文字の送信と受信 前述したように、各送信の最初のメッセージ文字は低優
先権が割当てられるが、後続する他のすべての文字は高
い優先権の割当を受ける。

従って、第２及びすべての後続するメッセージ文字がＯ
ＰＦユニット００１のレジスタ４７，４８に負荷された
場合にはＰＯＲＴＢから供給される優先権ビットは高い
優先権モード送信のためにセットされる。最初のデータ
文字はメッセージの長さを規定する。そのため、受信す
るＯＰＦユニット（ここではＯＦＦＯＩＯ）では、デー
タ文字を負荷するメッセージ・バッファはその長さに対
応する数のアドレスの割当てを受けることができ、最後
に割当てられたアドレスにデータを負荷することによっ
てメッセージの完成を表示し、それでＯＰＦユニット０
１０のＣＰＵは全メッセージがメモリー装置に記憶され
たということを知ることができる。これら高優先権のメ
ッセージ文字がＯＰＦユニット０１０に供給されると、
それらは捕獲されることが許され、送信中のメッセージ
文字の優先権レベルを持つライン１８２の状態は高優先
権モードを表わすから、それによってアンド・ゲート１
８３は可能化され、その結果、アンド・ゲート１７８が
可能化されるから前述のデータ受側或はデータの捕獲が
進められる。

接続確認信号はＯＰＦユニット００１に返信され、第３
及び後続するデータ文字はメッセージが完了するまでＯ
ＰＦユニット０１０・送信される。ＯＰＦユニット００
１がＯＰＦュニツト０１０へ送信している期間中、他の
すべてのＯＰＦユニットはＯＰＦユニット０１０へ送信
しようとしているメッセージの最初の文字の優先権がＯ
ＰＦユニット００１の第２及び後続する文字の優先権よ
り低いために、そのＯＰＦユニット０１０との通信は防
止される。その結果、ＯＰＦユニット００１は他のＯＰ
Ｆユニットへ進む前にそのＯＰＦユニット０１０に対す
る送信を完了することができる。しかしながら、他のＯ
ＰＦユニット間の通信は各タイム・スロット・カウント
・サイクル期間中可能であり、各処理装置モジュールは
１度にた）、１個のみの他の処理装置モジュールをアド
レスすることができるから、この実施例では８個のモジ
ュール・アドレス構成のために、各メッセージ文字の送
信、データの捕獲、受信確認等を含む８個までの独立し
た通信を行うことができる。通信の終りで、ＰＯＲＴＡ
及びＰＯＲＴＢがメッセージの最後に捕獲された文字の
ために謙出された後、受信機を低優先権モード状態に置
くための制御信号がＰＯＲＴＬを介して供給されて、再
び他のすべてのモジュールからのメッセージを監視し、
新たなメッセージを受信できるようになる。

この発明による分散型多重データ処理通信システムの回
路構成及び動作について前述したことからわかるように
、通信インタフェース・ユニット或は通信回路接続ユニ
ットは各データ処理装置モジュールの１部として設けら
れ、前もってモジュールのＣＰＵによって実行された必
要なバス管理費任を遂行する。システムの各処理装置モ
ジュールに対する送信タイム・スロットは保証されるか
らモジュール間通信バスは１個のモジュールに拘束され
ることはできない。その上、優先権規約は同一モジュー
ルと通信しようとしている処理装置間に対する干渉を防
止するように使用されている。故にバス使用の効率は増
加され、個々の処理装置モジュール間のメッセージ送信
は促進される。以上説明したこの発明の実施例は前述し
たこの発明の目的を十分に達成するものである。

しかしこの発明の範囲内で多くの変更をすることができ
るものであり、それらは同様にこの発明の目的を達成で
きるものである。

【図面の簡単な説明】

第１図は処理装置間通信バスを持つ分散型多重処理装置
システムのブロック線図、第２図は第１図の分散型多重
処理装置システムの個々の処理装置モジュールが構成し
得る構成要素のブロック線図、第３Ａ図と第３Ｂ図とか
ら成る第３図は個々の処理装置モジュールに含まれてい
る通信回路網接続ユニット（ＣＮＲ）の送信部の配線図
、第４Ａ図と第４Ｂ図とから成る第４図は個個の処理装
置モジュールに含まれている通信回路網接続ユニット（
ＣＮＲ）の受信部の配線図である。 １０・・・・・・処理装置間バス、１１−１〜１１一Ｎ
・・・・・・処理装置モジュール、２１・・・・・・Ｃ
ＰＵ、２２・・・・・・１／０ユニット、２３・・…・
記憶装置、２４・・・・・・ＣＮＲユニット、２５・・
…・処理装置内バス、３１……デイバイダ、３２……カ
ウンタ、３４……インバータ、３６，１５６・・・・・
・比較器、３７・・…・ＣＮＲＩＤレジスタ、３８，４
６，５３，１ ７８，１８３，２０５……アンド・ゲー
ト、３９，４２，４５，１９１，１９９，２０２，２０
８・・・・・・フリツプ・フロツプ、４０，４３，４４
，１８５，１９４，１９７，２０１，２１１……オア・
ゲート、４１，１９８……ワン・ショット、３３，３５
，５４〜６６，１８０，１８１……ドライバ、４７，１
９２・・・・・・優先権／ＩＤレジスタ、４８，１７６
…・・・データ・レジスタ、４９〜５２・・・・・・ボ
ートＡ，Ｂ，Ｌ，Ｋ、１５０・・・・・・制御論理回路
。 ＦＩＧ．ｌ ＦＩＧ．２ ｄ の ○ ｕ ■ ｎ ○ 山 ｄ 寸 ○ ］ ｍ 寸 ○ Ｕ

Claims (1)

1. 【特許請求の範囲】 １ １つの処理装置モジユールから他の処理装置モジユ
   ールに対して情報を転送しうる通信リンクに沿つて各々
   がデータ処理ユニツト（ＣＰＵ）を含む複数の処理促置
   モジユールが分散され、情報を受信した前記処理装置モ
   ジユールが該情報の受信承認をなすようにした分散型多
   重データ処理装置システムにおいて、 各前記処理装置
   モジユールは前記処理装置モジユールの各々に夫々割当
   てた複数のタイム・スロツトを反復発生する手段と、
   他の処理装置モジユールに対してメツセージを送信する
   ために前記データ処理ユニツトからの要求に応答して予
   め割当てられたタイム・スロツトを認識なし該予め割当
   てられたタイム・スロツト中前記他の処理装置モジユー
   ルのアドレスを含みそのメツセージの優先権レベルを規
   定する優先権コードを含むメツセージ文字を送信する第
   １の手段と、 前記第１の手段に接続され前記他の処理
   装置モジユールからの前記メツセージ文字の受信の承認
   を受信するために前記通信リンクを監視して前記予め割
   当てられたタイム・スロツトの各連続的に発生中前記他
   の処理装置モジユールが前記メツセージ文字の受信を承
   認するまで前記第１の手段が前記メツセージ文字を連続
   的に送信しうるようにした第２の手段と、 前記メツセ
   ージ文字の優先権コードの受信に応答して前記他の処理
   装置モジユールに受信されるすべての後続メツセージ文
   字に対する優先権レベルを変更する手段とを含む分散型
   多重データ処理装置システム。 ２ １つの処理装置モジユールから他の処理装置モジユ
   ールに対して情報を転送しうる通信リンクに沿つて各々
   がデータ処理ユニツト（ＣＰＵ）を含む複数の処理装置
   モジユールが分散せる分散型多重データ処理システムに
   おいて、 各前記処理装置モジユールは 前記通信リンクに接続され、優先権モード表示を含む
   メツセージ文字をシステム内の他の処理装置モジユール
   に送信する送信手段と、 前記通信リンクに接続され、
   前記送信リンクを通して送信されてくるメツセージを監
   視して各自己のモジユールにアドレスされたメツセージ
   のみを受信する受信手段と、 そのモジユールに特有の
   ものとして規定されたコードを記憶して前記送信手段が
   他の処理装置モジユールに対してメツセージ文字を送信
   することができる期間に対応するモジユールのアドレス
   を明確にする記憶手段と、 前記記憶手段と前記送信手
   段に接続され、前記システムの処理装置モジユールの夫
   々のアドレスを規定する各前記規定されたコードを含む
   コード・シーケンスを反復的に発生する手段と、 前記
   コード・シーケンス発生手段と前記記憶手段とに接続さ
   れ、前記コード・シーケンス発生手段の出力が前記記憶
   手段に記憶されたコードに対応するものとなつたときに
   メツセージ文字を送信なしうるように前記送信手段を可
   能化する比較手段と、 前記優先権モード表示の送信に
   応答して前記１つの処理装置のアドレスを規定するコー
   ド・シーケンスのその後の発生において前記１つの処理
   装置に対する追加のメツセージ文字の送信の制限手段と
   を含む分散型多重データ処理装置システム。