[go: up one dir, main page]

JPS60241245A - 半導体装置およびそれにもちいるリ−ドフレ−ム - Google Patents

半導体装置およびそれにもちいるリ−ドフレ−ム

Info

Publication number
JPS60241245A
JPS60241245A JP59096537A JP9653784A JPS60241245A JP S60241245 A JPS60241245 A JP S60241245A JP 59096537 A JP59096537 A JP 59096537A JP 9653784 A JP9653784 A JP 9653784A JP S60241245 A JPS60241245 A JP S60241245A
Authority
JP
Japan
Prior art keywords
tab
lead
leads
series
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59096537A
Other languages
English (en)
Inventor
Yukinori Kitamura
幸則 北村
Masato Matsumoto
正人 松本
Toshiyuki Fukamachi
深町　俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59096537A priority Critical patent/JPS60241245A/ja
Publication of JPS60241245A publication Critical patent/JPS60241245A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明り半導体装置、特に多数の外部接続端子を有する
半導体集積回路に適用して有効な技術に関する。
〔背景技術〕
特開昭５５−３４４５３　号にも記載されている如く、
半導体集積回路（以下においてＩＣという）の外部接続
端子は４０ビン、４２ビン等ピン数が増加し多ピン化の
傾向にある。このように外部接続端子数が増加すると、
ＩＣ内においてインナーリード間、及びタブ吊シリード
とインナリード間の距離が極めて躾まくなり、更にイン
ナーリードの先端が先細りの形状になるためワイヤーポ
ンディングが正確にできないという問題があることがわ
かった。
更に、本発明者が検討したところによると、タブの形状
が大きく、パッケージの形状が大きい特に多ビン系のＩ
Ｃでは、タブ吊９リードが長くなるため、りブ吊シリー
ドのねじれによシタツブ自体の位置が変動する確率が大
きくなり、タブとインナーリードとが短絡して不良とな
ることが明らかになったＯ また、インナーリード間の距離が狭まくなり、しかもそ
の先端部が先細シの形状であるため変形しやすく＠接す
るインナーリードが短絡する恐れがある。さらにワイヤ
ボンディング後のモールド時にワイヤーに流れが生じた
場合、上記ワイヤーが隣接す°るインナーリードに接触
する危険性があることも明らかになった。
〔発明の目的〕
本発明は上述の如き技術的検討の結果なされたものでｓ
ｂ、その目的とするところは、タブ及びタブ品りリード
とインナーリードとの短絡、更にインナリード間の短絡
、及びモールド時におけるワイヤー流れによる短絡を防
止し、高信頼性の半導体装置を提供することにある０ 本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
◇ 〔発明の概要〕 本願において開示きれる発明の概要ケ簡単に述べれば、
下記のとおシでりる〇 すなわち、タフ吊りリードの例えばインナリードの先端
部に近い位置、或いは全体に絶縁物を塗布するとともに
、タブの上面等にも絶縁物を塗布し、更にインナーリー
ドの例えば先端部やボンディング位置の後部等に絶縁物
を塗布し、タブ吊シリードとインナリードとの短絡、ｌ
ｌＪ接するインナリード相互の短絡、インナリードとボ
ンディングワイヤーとの短絡、タブ吊シリードとボンデ
ィングワイヤーとの短絡等を防止し、半導体集積回路の
信頼性を向上させるという本発明の目的を達成するもの
である。
〔実施例−１〕 次に、本発明を適用した半導体装置の第１実施例を第１
図〜第３図を参照して説明する。なお、第１図はＩＣの
内部構造の要部を示す平面図であり、第２図は要部の斜
視図を示し、第３図は第２図のＡ−Ａ’断面図である〇 第１図に示すように、一対のタブ吊ブリード５０ａ　、
５０ｂによってタブ５１が保持され、その上部には半導
体チップ１００が接合されている。
そして、タブ５１の周囲には各インナーリード１〜４２
が設けられ、上記半導体チップ１００の上面に設けられ
たポンディングパッド１０１と上記インナーリード１〜
４２の先端とは、Ａｕ線１０２等によシ実緋で示す如く
ワイヤーボンディングされている。
本実施例においては、タブ吊シリード５０ａ。
５０ｂとこれに隣接するインナーリードとの短絡を防止
するため、タブ早シリード５０ａ　、５０ｂの最もイン
ナリードと短絡し易い位置に絶縁物５２がコーティング
されている。この結果、タブ品りリード５０ａ　、５０
ｂの要部の外周囲は絶縁物５２によって７Ｍ３図に示す
如く完全に被ふくされ、隣接するインナーリード、Ａｕ
線１０２との短縮全防止することができる。
なお、上記絶縁物５２は、例えばポリイミド系樹脂が好
適である。すなわち、ポリイミド系樹脂はレジンとの密
着性が良好である。従って、レジンモールドを施こすこ
とにょυ、上記絶縁物５２とレジンが密層して、タフ゛
吊シリード５０　ａ　＊５０ｂを伝わって浸入しようと
する水分を阻止することができ、上記短絡防止と耐水性
の向上という二つの効果が得られる。更に、タブ吊りリ
ード５０ａ　＊　５０ｂ　＋タブ５１と、絶縁物５２と
の熱膨張率が異なるため、タブ吊りリード５０ａ　。
５０ｂ、タブ５１が熱によ＃）＃張しようとしても絶縁
物５２によって押えられ、熱に対する機械的強度が向上
する。これにょシ、ボンディングの自由度が大幅に向上
するという効果が得られる。
〔実施例−２〕 次に、第４図を参照して本発明の第２実施例を説明する
。なお、上記第２実施例と同一の部分には同一の符号を
付し、その説明全省略する。
第４図に示すように、一対のタブ吊ｂｖ−ド５０ａ、５
０ｂの全体について絶縁物５２がコーティングされてい
る。この方法は、デュアルインライン型のＩＣの如く、
タブ吊シリード及びこれに瞬接するインナーリードが長
くなる場合に、特に有効である。
そして、絶好物５２にポリイミド系樹月αを用いること
により、上記第１実施例と同様の効果が得られる。
〔実施例−３〕 次に、第５図を参照して本発明の第３実施例全説明する
。なお、本実施例においては、Ａｕ線１０２の一部図示
全省略する。
第５図に示すように、本実施例においては一対のタブｔ
ｉ＃）リード５０ａ１５０ｂ、タブ５１が例えばエポキ
シ側屈の如き合成樹脂によって一体に構成されている。
これは低消費電力化が進み、一部のＩＣで放熱板として
タブを設ける必要の無いもめがあり、このような場合に
本実施例は有効である。なお、この場合は外部接続端子
にＧＮＤピンを設け、電気的にＧＮＤ電位を保持するこ
とができる。本実施例においても、前記実施例同様一対
のタブ吊りリード５０ａ　、５０ｂと隣接するインナー
リード、或いはＡｕ線１０２とが接触しても何等の問題
もない。
ここでさらに注目すべきは、タフ゛吊シリード５０ａ、
＋５０ｂ＋タブ５１が全てエポキシ系樹脂により形成さ
れているだめ、エポキシ系樹脂により封止を行なえば、
封止後はそれらの樹脂が一体となシ、タブ吊りリード５
０ａ　、５０ｂと封止材との境界がなくな９、タブ吊り
リードからの水の浸入径路が断たれ、耐湿性の向上４８
計れるという効果が得られる。
〔実施例−４〕 次に、第６　（ａ）　、　（ｂ）図を参照して本発明の
第４実施例を説明する。
第６図に示すように、本実施例においては各インナーリ
ード１〜４２の先端部に絶線物６０をコーティングした
ものである。このように構成することにより、隣接する
インナーリード間の先端部の短絡を防止することができ
、更にタブ吊シリード５０ａ　、５０ｂと隣接するイン
ナーリードとの短絡、Ａｕ線１０２とインナーリードの
先端部との短絡を防止することができる。
〔実施例−５〕 次に、第７　（ａ）　、　（ｂ）図を参照して本発明の
第５実施例を説明する。第７図に示すように、本実施例
においては各インナーリードｌ〜４２の先端部が合成樹
脂６１で構成されている。この場合も、上記第４実施例
と同様の効果が得られる。
〔実施例−６〕 次に、第８図を参照して本発明の第６笑施例を説明する
。第８図に示すように、本実施例においては各インナー
リード１〜４２の先端部とワイヤーボンディング位置の
後部とが絶線物６０．６２によりコーティングされてい
るＯこの場合、絶縁物６０は各インナーリード１〜４２
の先端部の短絡防止を行ない、絶縁物６２は各インナー
リード１〜４２を伝わって浸入しようとする水分を防止
する。また、絶Ａホ物６．０　、６２に上記ポリイミド
系の合成樹脂を用いることによシ、レジンモールドの際
に絶縁物６０．６２とレジンとが密着し、各インナーリ
ード１〜４２の機械的強度が向上する０ 〔実施例−７〕 次に、第９図を参照して本発明の第７実施例を説明する
。
第８図に示すように、本実施例においては咎インナーリ
ード１〜４２の先端部に絶縁物６０をコーティングし、
更に一対のタブ吊りリード５０ａ。
５０ｂとタブ５１の上面の外周囲とが絶縁物５２によっ
てコーティングされている。なお、絶イγ物５２．６０
はともにポリイミド系の合成樹脂が用いられる。注目す
べきは、一対のタブ吊りリード５０ａ　、５０ｂと隣接
するインナーリードとの短絡防止、各インナーリード間
の短絡防止、Ａｕ線１０２と他のインナーリードの先端
部品との短絡防止、Ａｕ１１０２とタブ５１との短絡防
止が行われているということである。また、一対のタブ
吊シリード５０ａ　、５０ｂに絶縁物５２をコーティン
グすることにより、レジンモールドしたとき両者の密着
が良好になシ、耐水性が向上するとともに、熱に対する
機械的強朋も向上する。
〔効果〕
（１）一対のタブ品シリードとタブ、インナーリードの
ワイヤボンディング位置以外の位置に絶縁物をコーティ
ングすることにより、タブ吊りリードとの短絡、インナ
ーリード相互間の短絡、ワイヤーとタブ吊シリードとの
短絡、ワイヤーとインナーリードとの短絡が防止でき、
半Ｎｉ体装１ｉ７（の信頼性を向上させることができる
〇 （２）上ｄ己（１）によシ、りブ吊シリードとインナー
リードとを伝わる水の浸入を防止することができ、半導
体装置の耐水性を向上させることができる。
（３）上記（１）により、ＩＣの発熱又は加熱によるタ
ブ吊りリード、タブ、インナリードの変形が熱膨張の異
なる絶縁物によって防止されるため、半導体装置の信頼
性を向上させることができる。
（４）　上記（１）より歩留シの向上が計れる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その襞旨を逸脱しない範囲で糊々変更可
能であることはいうまでもない０ 例えは、タブ吊りリード、タブを第７実施例の如く構成
し、インナーリードを第６″Ｊ：施例のように構成して
もよい。
また、タブ吊シリード、タグを第３実施例の如く構成し
、インナーリードを第６実施例の如くに構成してもよい
。
上記各変形例の何れであっても、上記効果が得られる。
〔利用分野〕
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である半導体装置につい
て説明したが、上記それに限定されるものではない。
本発明は、多数の外部接続端子を冶する半導体集積回路
全般に利用することかできる。
【図面の簡単な説明】
第１図は本発明を適用した半導体装置の第１実施例を示
すＩＣの要部の平面図を示し、第２図は上記ＩＣの要部
の斜視図を示し、第３図は上記第２図のＡ　−Ａ　断面
図を示し、第４図は本発明の第２実施例を示すＩＣの要
部の平面図を示し、 紀５図は不発つｊの第３実施例を示すＩＣの要部の平面
図を示し、 第６（ａ）図は本発明の第４実施例を示すＩＣｌ１７）
要部の平面図を示し、 第６６）図は本発明の第４笑施例を示１■Ｃの要。 部の斜視図を示し、 第７（ａ）図は本発明の第５実施例を示すＩＣの要部の
平面図を示し、 第７６）図は本発明の第５実施例を示すＩＣの要部の断
面図を示し、 第８１．！！、Ｉは本発明の第６実施例を示すＩＣの要
部の平面図を示し、 第９図は本発明の第７実施例を示すＩＣの要部の平面は
１を示す。 １〜４２・・・インナーリード、５０　ａ　＊　ｂ　Ｏ
ｂ・・・りブ吊りリード、５１・・・タフ゛、５２，６
θ、６２・・・絶嫌物、１００・・・半導体チップ、１
０１・・・ボン第　１　図 − ト ）− ０１ 第　５　図 ６０ｂ 第　６　図 第　７　図 （１１） （ｂ） 第　８　図 ｂ

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップを保持するタブと、タブを保持する一
    対のタブ吊シリードと、前記半導体チップ表面のポンデ
    ィングパッドと電気的に接続されるリードを有する半導
    体装置であって、リードの少なくとも先端部分及び又は
    、少なくともタブ吊シリードのリード先端近傍部分に納
    材Ｉ−を有していることを特徴とする半導体装置。 ２、半導体チップを保持するタブと、タブを保持する一
    対のタブ吊りリードと、前記半導体チップ表面のポンデ
    ィングパッドと金ワイヤを介して電気的に接続きれるリ
    ードを有するリードフレームであって、リードの少なく
    とも先端部分、及び又は、少なくともタブｔ１１シリー
    ドのリード先端近傍部分に絶蘇層を有していることを特
    徴とするリードフレーム。
JP59096537A 1984-05-16 1984-05-16 半導体装置およびそれにもちいるリ−ドフレ−ム Pending JPS60241245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59096537A JPS60241245A (ja) 1984-05-16 1984-05-16 半導体装置およびそれにもちいるリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59096537A JPS60241245A (ja) 1984-05-16 1984-05-16 半導体装置およびそれにもちいるリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS60241245A true JPS60241245A (ja) 1985-11-30

Family

ID=14167861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59096537A Pending JPS60241245A (ja) 1984-05-16 1984-05-16 半導体装置およびそれにもちいるリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60241245A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177061U (ja) * 1987-04-24 1988-11-16
JP2012151511A (ja) * 2012-05-15 2012-08-09 Mitsubishi Electric Corp 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177061U (ja) * 1987-04-24 1988-11-16
JP2012151511A (ja) * 2012-05-15 2012-08-09 Mitsubishi Electric Corp 樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
US6452257B2 (en) Film carrier tape
US4916506A (en) Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
US6960494B2 (en) Semiconductor package and method of manufacturing the same
US6040633A (en) Oxide wire bond insulation in semiconductor assemblies
JPH11220082A (ja) 半導体装置
US20060231940A1 (en) High density direct connect LOC assembly
US6075286A (en) Stress clip design
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
JPH0722454A (ja) 半導体集積回路装置
US6913951B2 (en) Method of making a lead-on-chip device
JPS60241245A (ja) 半導体装置およびそれにもちいるリ−ドフレ−ム
JPS60171733A (ja) 半導体装置
JPS63107156A (ja) 樹脂封止型半導体装置
KR100454774B1 (ko) 반도체장치
US20030222338A1 (en) Reverse wire bonding techniques
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPH0936167A (ja) 半導体装置
KR0163524B1 (ko) 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지
JPS6195539A (ja) 半導体装置およびその製造方法
KR0176113B1 (ko) 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지
JPH01315149A (ja) 半導体装置の製造方法
KR0184447B1 (ko) 본딩테이프의 구조
KR930010070B1 (ko) 수지봉지형 반도체 장치
JP3358697B2 (ja) 半導体パッケージ
JPS5835934A (ja) 樹脂封止型半導体装置