JPS60230734A - デジタル同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、テレビジョン衛星放送の受信システム等に
おいて、システムの同期判定を行なうデジタル同期回路
に関し、特に同期判定処理モードがＣ／ｌ？　（搬送波
電力対雑音電力比）に応じて切り換わる方式を備えた回
路である。

〔発明の技術的背景〕

テレビジョン衛星放送を受信する際に、受信機は微弱な
電波を受信し、それを復調しなければならない。従って
復調された受信信号は、かなりＣＮ比が低い状態となっ
ており、受信機としては、このような低ＣＮ比の信号に
対しても正常に動作することが強く要求されている。受
信機の正常動作の確保をするには、同期信号を正確に抽
出し、受信機を同期状態に引き込むことが基本となる。

このため衛星放送では、従来のテレビジョン信号のよう
なアナログ同期方式にかわって、よりノイズに強いデジ
タル同期方式の採用が検討されている。

第１図（−）はテレビ−）！ン信号の従来のアナログ同
期信号であり、同図伽）は、水平同期信号区間に同期パ
ターンＪＢ（以下ユニークワードと称する）を挿入した
例であり、同図（ｃ）は垂直同期信号区間にユニークワ
ードＩＣを挿入した例である。

上記ユニークワードを検出してフレーム同期をとる方式
として、第２図に示すような状態遷移を実現する回路が
ある。即ち図に示すように非同期状態からＮフレーム以
内に正常なユニークワードを検知すると次のモード非同
期状態に移行する。もしＮフレーム以内に正常なユニー
クワードが検知できなければ、最初の非同期状態に戻っ
て動作がくシ返される。次のモードでは、Ｍフレーム連
続してユニークワード検知できないときのみ、同期状態
ではないと判定され、非同期状態に戻り先と同様な動作
がくり返される。Ｍフレーム内にユニークワードが検知
されると、検知した時点より再びＭフレームを計数しこ
れをくり返す。従って、上記の方法では、低ＣＮ比の信
号で誤り率が非常に大きい場合でも確実な同期の再現を
実現している。

〔背景技術の問題点〕

上記の手法によると、ＮおよびＭは固定であり、どのよ
うなＣＮ比に対し、ても同じ動作を１Ｍの値が長ければ
長い程システムの同期状態は安定して維持されることに
なる。今、システムが同期状態にあり、安定であるとき
に、送信側の同期切換え等の理由により同期がとれなく
なったとすると、Ｍフレーム数えた後に同期回復が得ら
れることになる。このことは、システムの同期状態を安
定に持続させるためにＭＯ値を大きくすれば逆に同期回
復の時間がＭＯ値に比例して長くなるという問題がある
。即ち、衛星放送受信のように広いレンジのＣＮ比に対
応しなければならない場合、低いＣＮ比に合わせて前記
Ｍの値を大きく設定すると、同期は常に安定となる反面
、高いＣＮ比の信号が入力したときにはかえって必要以
上に回期回復に時間を要することになる。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもので、その目
的とするところは、衛星放送等の受信の際、ＣＮ比に応
じて同期回復時間を変化させ、低ＣＮ比時には安定な同
期状態を実現し、また高ＣＮ比時には、速い同期回復を
実現したデジタル同期回路を提供することにある。

〔発明の概要〕

この発明では、たとえば第４図に示すように１デジタル
フレ一ム同期信号（ユニークワード）がＭフレーム期間
連続して無いことを検知するたとえばＭフレームカウン
タ１８の計数限度を、ｃＡＩｃ応じて切りかえ、Ｍフレ
ーム期間のＭの値を種々設定できるようにし、受信状況
に応じた同期判定処理モードを作れるよう圧した回路を
得るものである。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第３図はこの発明の基本的な考え方を示す図で６９、第
４図はこれを実現するための回路構成の一例である。第
３図に基づいて説明するに、Ａ、Ｂ、Ｃは回路の動作状
態を意味し、非同期状態をＡ、準同期状態を８１同期状
態をＣとする。状態Ｂにおいては、ユニークワード検知
器の出力と、受信機のフレームカウンタによって作られ
るダートパルスが一致することによりて一致／？ルスが
得られる。また状ｄＢにおいて、Ｎフレームの間に一度
も一致パルスが検知できなければ状態Ａへ戻る。もし一
度でも一致ノ平ルスが検知できれば、その時点で同期状
態とみなして状Ｄｃへ移行する。状態Ｃにおいては、Ｍ
フレームの間に一度でも上記一致パルスがあれば、これ
の状態Ｃを保持する。もし、Ｍフレームの間に一度も正
しい一致ノ々ルスがなかったら状ＩＩＡへ戻り、以下同
様な動作工程をくり返す。

上記の動作において、Ｎは主に同期引き込み時間を決め
、Ｍは同期の安定性を決めることになる。低ＣＮ比であ
るときに、安定な同期を得る為には、Ｍの値を大きくす
ればよいのであるが、Ｍの値を大きくすると、同期はず
れを検知するのに時間がかかる。特に高ＣＮ比であると
きにはＭの値としてはそれ程大きな値を必要としないの
に、低ＣＮ比のときと同じ時間がかかる。尚、高ＣＮ比
時には状ｌ１ｌＢから状態Ｃへは瞬時に移行するので、
ＮＯ値は問題とならない。

そこで、この発明では、受信機の中間周波数増幅段にお
ける自動利得制御増幅器に用いられる制御電圧を利用し
て、ＣＮ比を換算し、その値によって上記同期回路のＭ
の値を変化させるよう忙したものである。

第４図は、上記の状態Ａ、Ｂ、Ｃを形成し得る具体的な
回路図である。同図において、１１は、ｋビ、トのシフ
トレジスタであり、１２は１ビット誤り許容のノ臂ター
ン比較器である。シフトレジスタ１１ににビットのユニ
ークワードを含むデジタルデータが入力されると、その
データはにビットのパラレルデータに変換されノ臂ター
ン比較器ノ２に入力される。ノぐターン比較器１２は、
１ビット誤りを許容したユニークワードパターンのデー
タを保持しており、とのノ々ターンデータと等しい入力
データが入力されると、検知パルス（ＤＰ）を出力する
。この１ビット誤りを許容したパターン比較器１２は、
例えばにビットのアドレスを入力端子として１ビット誤
りを許容したところの（ｋ＋１）個のパターンに相当す
る（　ｋ＋１　）個のアドレス忙データ″′１＃を書き
込んだリードオンリーメモリ（ＲＯＭ）によって構成で
きる。

検知ノ々ルス（ＤＰ）が一方の入力端に加えられるアン
ド回路１３は、状態Ａのとき導通状態でアリ、上記検知
パルス（ＤＰ）をフレームカウンタ１５、Ｎフレームカ
ウンタ１６のリセット端子及びフリラグフロッグ回路１
７のセット端子に与える。７レームカウンタ１５は上記
の検知パルス（ＤＩ’）でリセットされ、データクロッ
クをフレーム周期まで分周し、１フレーム毎に本来のユ
ニークワードがあるべき位置と等しい位相にダートパル
ス（ＧＰ）を作るカウンタである。

このｊ’　）　ｔ４ルス（ＧＰ）は、アンド回路１４の
一方の入力端に与えられ、検知Ａ／ルス（ＤＰ）と論理
積演算される。従ってアンド回路１４からは、本来のユ
ニークワードがあるべき位置で、検知パルス（ＤＰ）が
発生したときのみ、一致パルス（Ｃ８Ｐ　）−１）Ｅ得
うレル。一致ノ臂ルス（ｃｓｐ　）は、アンド回路２０
の一方の端子に入力される。

前記フレームカウンタ１５のフレームカウント毎に得ら
れるノ譬ルスは、Ｎフレームカウンタ１６、Ｎフレーム
カウンタ１８のクロック入力端子に与えられる。Ｎ７レ
ームカウンタ１６は、状態Ｂのとき、Ｎフレームの間に
一致ノ臂ルス（Ｃ８Ｐ　）がＮフレームの間に一致パル
ス（Ｃ８Ｐ　）が１度も得られないことを判定して状態
Ａに戻すだめのカウンタであり、Ｎフレームカウンタ１
Ｂは、Ｎフレームの間に１度も一致パルス（ｃｓｐ　）
が得られないことを判定して状態Ａへ戻すカウンタであ
る。

ここで、Ｎフレームカウンタ１゛８は、入力信号のＣＮ
比に応じて変化するＡＧＣ電圧の一定のしきい値レベル
を判定する比較器３８の出力によりて、Ｍ１カウンタ又
はＭ２カウンタに切り換えられる。この点は、この発明
の最も特徴とするところである。

今、Ｎフレームカウンタの計数限度が変らないものとし
て、先に上述した回路の動作を説明しておく。

次の表１は、各状態Ａ、Ｂ、Ｃ及び遷移時のフリラグフ
ロッグ回路１７．１９、ノア回路２２の出力状態を示し
ている。

電源オン時、又はチャンネル切換え時のノア回路２２の
出力はハイレベルである。従って、検知パルス（ＤＰ）
は、アンド回路１３を介してフレームカウンタ１５、Ｎ
フレームカウンタ１６のリセット端子及びプリツノフロ
ッグ回路１７のセット端子に入力することができる。プ
リツノフロッグ回路１７がセットされると、その出力Ｑ
はロウレベルＬからハイレベルＨとなり、ノア回路２２
は非導通状態となる。（状態Ａ→＆［？Ｂへの移行）。

フレームカウンタ１５は、最初の検知パルス（ＤＰ）Ｋ
よってリセットされた瞬間から、データクロックを計数
し始めて、本来のユニークワードがあるべき位相位置に
ダートパルス（ＧＰ）を発生する。ここで、グー　）　
／＃ルス（ＧＰ）が、本来のユニークワードがあるべき
位置ではない期間に出力されたとするト、検知ノ＃ルス
（ＤＰ）とグートノやルス（ＧＰ）との出力時間が一致
せず、アンド回路１４からは、一致パルス（Ｃ８Ｐ　）
は得られず、フリツノフロ、ｆ回路１９はセットされな
い。また、Ｎフレームカウンタ１６は、アンド回路１３
が非導通であるためリセットされず、Ｎフレーム目を計
数すると、その出力でフリ、グフロ、ｆ回路１７をリセ
ットする。よって、スリ、グフロッｆ回路１７．１９の
各出力Ｑは、共にロウレベルとなシ、ノア回路２２の出
力がハイレベルとなる。つまり、状ＭＡに戻ったことに
なる。逆に、検知ノクルス（ＤＰ）が正しいユニークワ
ードを検出したことを意味するものであれば、次の検知
ノクルス（ＤＰ）はダートパルス（ＧＰ）と時間が一致
踵アンド回路１４から一致ノ（ルス（ｃｓｐ）が得られ
る。この場合の一致パルス（Ｃ８Ｐ　）　ハ、Ｎフレー
ムカウンタ１６が、Ｎフレームの計数を完了する前に得
られる。このときの一致ノ４ルス（Ｃ８ｐ　）は、アン
ド回路２ｏを介してＭフレームカウンタ１８をリセット
し、プリツノフロッグ回路１９をセットする。これは、
状態Ｂがら状態Ｃへ移行したことになる。

次に１伝送系の誤りが非常に大きがったり、送信側の同
期切換等の理由で、一致パルス（ｃｓｐ）が全く得られ
なくなったとすると、Ｍフレームカウンタ１８は、一致
ノぐルスによるリセットがかからず、プリツノフロッグ
回路１９はセットされなくなる。このような状況になる
と、Ｍフレームカウンタ１８は、自己のリセットパルス
を発生フリップフロッグ回路１９をリセットする。今、
プリツノフロッグ回路１７の出力Ｑはロウレベルとなっ
ているので、ノア回路２２の２人力は共にロウレベル、
その出力はハイレベルとなり、状ＩＡに戻る。伝送系な
どのデータ誤りがそれ程大きくない場合には、Ｍフレー
ム内には少なくとも１個の一致ノ千ルス（Ｃ８Ｐ　）が
得られるので、再びＭフレームカウンタ１８がリセット
され、フリ、ｆフロ、グ回路１９がセットされるという
動作をくり返すので同期状態を保持できる。

上記のように１回路の動作状態は、状Ｄ　ＡｔＢ、Ｃを
とり得るが、この発明の場合、Ｍフレームカウンタ１８
の計数限度がＭｌ又はＭ２にＣＮ比に応じて切りかえら
れる。つまり、ＣＮ比が高いときは、Ｍ＝ＭＪ、ＣＮ比
が低いときはＭ＝Ｍ！、（ＭＪ（Ｍｆｆｉ）となるよう
にスイッチ４０が切換えられる。これは、ＣＮ比が高い
場合はもともとユニークデータも安定しているのである
から、Ｍフレームカウンタ１８の計数限度を小さくして
も安定した同期状態を維持することができ、かつ同期は
ずれも速く検知できることになる。一方、ＣＮ比が低い
場合は、ユニークデータも不安定で誤り率が高くなるが
、このような場合は、Ｍフレームカウンタ１８の計数限
度を大きくして、同期状態をできるだけ維持するように
するものである。

ＣＮ比の検出には、例えば自動利得制御（ＡＧＣ）電圧
が利用される。即ち、ユニークデータを含むＦＭ変調テ
レビジョン信号は、中間周波増幅器３１、帯域フィルタ
３２、自動利得制御回路３３を介してＦ’　Ｍｌｊ［９
７４器３４に入力される。ここで、自動利得制御回路３
５の出力は、ダイオード３５で検波され、増幅器３６、
低域フィルタ３７に入力され、ＡＧＣ電圧となる。この
ＡＧＣ電圧は、自動利得制御回路３３の利得制御端子に
与えられ、この回路３３の出力を一定のレベルに維持す
るように働く。この場合、ＡＧＣ電圧の値は、例えばＣ
Ｎ比が高い場合は小さく、ＣＮ比が低い場合は大きくな
る。

ここで、ＡＧＣ電圧は、そのしきい値を判定する電圧比
較器３８に入力される。判定基準は、基準電圧３９によ
って与えられている。そして、この電圧比較器３８の出
力が、スイッチ４００制御端子に与えられ、ＣＮ比が高
いときはロウレベルとなり、Ｍフレームカウンタ１８の
計数限度をＭｌとし、ＣＮ比が低いときはノーイレペル
となり、Ｍフレームカウンタ１８の計数限度をＭ２とす
る。

上記の実施例は、Ｍフレームカウンタ１８の計数限度が
Ｍｌ又はＭ２の２種類のうち倒れか一方に切換えられた
が、更に多数種類のうちの倒れか１つに切換えられるよ
うＫしても良い。

また、Ｎフレームカウンタ１５もその計数限度を切換え
られるようＫすれば、Ｃ／Ｎに対する適用範囲を一層拡
大できる。

第５図は、ＡＧＣ電圧を複数のレベルの異なるしきい値
で判定できるようにした回路を示すもので、それぞれ基
準電圧Ｖ１．　Ｖ２．・・・、ｖｎが異なる電圧比較器
４１，４２．・・・、４３が用いられる。これらの電圧
比較器４１，４２．・・・４３の判定出力は、デコーダ
３４に入力される。このデコーダ３４は、入力の内容に
応じてＭフレームカウンタ１８の計数限定を設定すべく
、スイッチ４４を制御する。

更に、この発明は第４図のデジタル同期方式に限定され
ることはない。デジタル同期状態においてユニークワー
ドが検知されない時間を計測するのに、フレームカウン
タの出力を計数する非同期検出用のＭフレームカウンタ
を有するものであれば、その計数限度をＣＮ比に応じて
切換えるように適用できる。

〔発明の効果〕

上記したように、この発明では、ＣＮ比に応じて同期回
復時間を変化できるようにしたので、低ＣＮ化時には安
定な同期状節を保持し得、高ＣＮ比時には速い同期回復
を得られるデジタル同期回路を提供できる。

【図面の簡単な説明】

第１図は同期信号の各種の例を示す信号波形図、第２図
は従来のデジタル同期方式の説明図、第３図はこの発明
に係る回路の基本的な動作遷移を説明するための状部説
明図、第４図はこの発明の一実施例を示す回路図、第５
図はこの発明の要部の池の実施例を示す回路図である。 １１・・・シフトレジスタ、１２・−・／ぐターン比較
器、１３，１４．２０・・・アンド回路、１５・・・フ
レームカウンタ、１６・・・Ｎフレームカウンタ、１７
．１９・・・フリラグフロｙ　７’　回路、ｉ　ｓ・會
・Ｍフレームカウンタ、４０・・・スイッチ、３８・・
・電圧比較器。 出願人代理人　弁理士　鈴　江　武　彦第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）デジタルフレーム同期信号を検出し検知・ぐルス
   を出力する手段と、初期（非同期）状態における前記検
   知／？ルスでリセットされ、フレーム周期のノｅルスを
   自走発生するフレームカウンタと、 前記フレーム周期のノクルスを計数するとともに前記検
   知ノ４ルスでリセットされ、設定フレーム数の連続期間
   前記検知ノ４ルスが無いことを前記フレーム周期の−や
   ルスの計数限度で判定するための設定フレーム数カウン
   タと、前記デジタルフレーム同期信号を含む入力信号の
   搬送波電力対雑音電力比（ｃ席）に応じた出力を得る手
   段と、 前記いをあられす出力の大小に応じ−ＣＣ前記設定フレ
   ームシカウンタ計数限度を切りかえ前記設定フレーム数
   値を変更する手段とを具備したことを特徴とするデジタ
   ル同期回路。
2. （２）前記φをあられす出力は、受信機の中間周波数段
   における自動利得制御電圧を電圧比較器にて判定した信
   号であることを特徴とする特許請求の範囲第１項記載の
   デジタル同期回路。