[go: up one dir, main page]

JPS60211882A - Photoelectric conversion device and manufacture thereof - Google Patents

Photoelectric conversion device and manufacture thereof

Info

Publication number
JPS60211882A
JPS60211882A JP59068329A JP6832984A JPS60211882A JP S60211882 A JPS60211882 A JP S60211882A JP 59068329 A JP59068329 A JP 59068329A JP 6832984 A JP6832984 A JP 6832984A JP S60211882 A JPS60211882 A JP S60211882A
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
oxide
semiconductor
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59068329A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59068329A priority Critical patent/JPS60211882A/en
Publication of JPS60211882A publication Critical patent/JPS60211882A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は、光照射により光起電力を発生ずるアモルフ
ァス半導体を含む非単結晶半導体を絶縁表面を有する基
様上に設けた光電変換素子(単に素子ともいう)を複数
個電気的に直列接続し、高い電圧を発生させる光電変換
装置において、第2の電極の側より光を照射する光電変
換装置およびその作製方法に関する。
Detailed Description of the Invention The present invention provides a plurality of photoelectric conversion elements (also simply referred to as elements) in which a non-single crystal semiconductor including an amorphous semiconductor that generates photovoltaic force upon irradiation with light is provided on a substrate having an insulating surface. The present invention relates to a photoelectric conversion device that irradiates light from the second electrode side in a photoelectric conversion device that is electrically connected in series and generates a high voltage, and a method for manufacturing the same.

本発明の装置における素子の配置、大きさ、形状は設計
仕様によって決められる。しかし、本発明の内容を簡単
にするため、以下の詳細な説明においては、第1の素子
の下側(基板側)の第1の電極と、その右隣りに配置し
た第2の素子の第2の電極(半導体−ヒ即ち基板から離
れた側)とを電気的に直列接続させた場合を基として記
す。
The arrangement, size, and shape of elements in the device of the present invention are determined by design specifications. However, in order to simplify the content of the present invention, in the following detailed description, the first electrode on the lower side (substrate side) of the first element and the second electrode on the right side of the first electrode will be described. The following description is based on the case where the two electrodes (semiconductor-H, ie, the side away from the substrate) are electrically connected in series.

かかる構成において、第1の素子および第2の素子のそ
れぞれの第2の電極間を互いに分離するための第3の開
溝は、PまたはN型の非単結晶半導体層に密接して半導
体と金属との化合物(混合物)よりなる非酸化物透光性
導電膜(以下、単にTCNOという)、特に例えばクロ
ム・シリサイドを設け、該導電膜上に酸化スズまたは酸
化インジュームを主成分とする透光性導電膜(以下単に
TCOともいう)を積層して導体として構成セしめたこ
とを特徴とする。
In such a configuration, the third groove for separating the second electrodes of the first element and the second element from each other is in close contact with the P or N type non-single crystal semiconductor layer. A non-oxide translucent conductive film (hereinafter simply referred to as TCNO) made of a compound (mixture) with a metal, particularly chromium silicide, is provided, and a transparent conductive film containing tin oxide or indium oxide as the main component is provided on the conductive film. It is characterized in that it is configured as a conductor by laminating photoconductive films (hereinafter also simply referred to as TCO).

本発明は、半導体上に設けられた第2の電極用導体をレ
ーザ光を用いてスクライブせしめ、それぞれの電極に分
離形成せしめるものである。その際、1800℃もの高
温のレーザ光の照射に対し、その下側の非単結晶半導体
特に水素化アモルファス半導体が多結晶化され、導電性
になってしまうことを防ぐため、昇華性を有し、かつ熱
伝導率が比鮫的小さいTCOとその下に非酸化物透光性
導電膜(TCNO)とを積層し、かかる積層した導電膜
にLSを施すことにより第3の開溝下の半導体を除去す
ることなく初期状態のまま保持し、どの開溝部での半導
体のレーザアニールによる多結晶化、微結晶化を防いだ
ものである。
In the present invention, a second electrode conductor provided on a semiconductor is scribed using a laser beam to form separate electrodes. At that time, in order to prevent the non-single-crystalline semiconductor underneath, especially the hydrogenated amorphous semiconductor, from becoming polycrystalline and becoming conductive when irradiated with laser light at a high temperature of 1800 degrees Celsius, it has sublimation properties. , and a TCO with relatively low thermal conductivity, and a non-oxide translucent conductive film (TCNO) is laminated thereunder, and by applying LS to the laminated conductive film, the semiconductor under the third trench is formed. The semiconductor layer is maintained in its initial state without being removed, thereby preventing polycrystalization and microcrystalization due to laser annealing of the semiconductor in any of the open grooves.

即ち、従来、単に光入射側の第2の電極としてITO(
酸化インジュームを主成分とする透光性導電酸化膜)の
電子ビーム蒸着法が用いられていた。
That is, conventionally, ITO (
Electron beam evaporation of a transparent conductive oxide film containing indium oxide as the main component was used.

しかしITOは下地の非単結晶半導体の長期使用におい
て酸化反応をし続け、その境界に酸化珪素絶縁膜をバリ
アとして作製してしまう。これらのことより、第2の電
極の改良がめられていた。
However, ITO continues to undergo oxidation reactions during long-term use of the underlying non-single crystal semiconductor, and a silicon oxide insulating film is formed as a barrier at the boundary. For these reasons, improvements in the second electrode have been desired.

加えてCTOのみの電極においては、第3の開溝をLS
で形成せんとした時、その下の半導体ばかりか、さらに
その下の第1の電極に対してもスクライブをして損傷を
与えてしまいやすく、結果として量産性を可能とする透
光性の第2の電極をマスクレス・プロセスで形成する方
法はこれまでまったく知られていなかった。
In addition, for CTO-only electrodes, the third groove is
If you try to form the first electrode by scribing, it is easy to scribe and damage not only the semiconductor underneath, but also the first electrode below it. Until now, there was no known method for forming the second electrode using a maskless process.

本発明はかかる目的のため、マスクレスプロセス即ちL
Sにより開溝を作り得るクロムと半導体との反応による
非酸化物透光性導電膜である金属間化合物を形成させ、
半導体金属間の界面反応を防止し、加えてLSO際の半
導体およびその第1の電極への損傷を防いだものである
う 例えば非単結晶半導体上にクロムまた珪化クロムを10
〜200人の厚さに形成させた。さらに100〜300
℃代表的には200℃の温度(30分〜5時間)での熱
処理により下地珪素材料との反応を起こせしめ、熱的に
きわめて安定かつ緻密なりロム・シリサイド (Cr 
約5%、・Si 約95%)を30〜200人の厚さで
構成し、きわめて安定なバッファ1−を構成させ得るこ
とが実験的に判明した。さらにNまたはP型半導体層と
のオーム接触の抵抗も低くきわめて望ましいものであっ
た。
For this purpose, the present invention utilizes a maskless process, that is, L
An intermetallic compound, which is a non-oxide transparent conductive film, is formed by the reaction between chromium and the semiconductor, which can create open grooves using S.
For example, chromium or chromium silicide is applied to a non-single crystal semiconductor to prevent interfacial reactions between semiconductor metals and damage to the semiconductor and its first electrode during LSO.
It was formed to a thickness of ~200 people. Another 100-300
℃Typically, heat treatment at a temperature of 200℃ (30 minutes to 5 hours) causes a reaction with the underlying silicon material, resulting in extremely thermally stable and dense ROM silicide (Cr
It has been experimentally found that an extremely stable buffer 1- can be constructed with a thickness of 30 to 200 layers. Furthermore, the resistance of the ohmic contact with the N- or P-type semiconductor layer was also low and highly desirable.

さらに本発明はこの上面にTCOを同じ電子ビーム蒸着
法またはスパッタ法とにより200〜2000人の厚さ
に積層したTCNOとTCOとの2層構造の第2の電極
としたものである。即ち、TCNOとTCOとを同じ電
子ビーム蒸着法により作製し得ることは、その製造工程
でまったく余分の工程を用いず、大きな特長である。
Further, the present invention provides a second electrode having a two-layer structure of TCNO and TCO, in which TCO is laminated to a thickness of 200 to 2,000 layers on the upper surface by the same electron beam evaporation method or sputtering method. That is, it is a great advantage that TCNO and TCO can be manufactured by the same electron beam evaporation method without using any extra steps in the manufacturing process.

以下に図面に従って本発明の詳細を示す。The details of the invention are shown below in accordance with the drawings.

第1図は本発明の製造工程を示す縦断面図である。FIG. 1 is a longitudinal sectional view showing the manufacturing process of the present invention.

図面において絶縁表面を有する基板(1)例えばステン
レス板(例えば厚さ20〜100 μ例えば50μ、長
さ〔図面では左右方向) 60cm、中20c+n><
16)を用いた。さらにこの上面に全面にわたってポリ
イミド樹脂等の耐熱性有機樹脂(17)を形成させたも
のを基板(1)として用い、た。さらにこれらの絶縁表
面を有する基板上にスパック法によりクロムを主成分と
する被4% (14)を100人の厚さにマグネトロン
スパッタ法により作製した。さらにその上面にITOを
1050人の厚さに(その上面の半導体がN型の場合)
または酸化スズ(15)を1050人の厚さに(その上
の半導体がP型の場合)を形成させた。
In the drawing, a substrate (1) with an insulating surface is, for example, a stainless steel plate (for example, thickness 20-100μ, e.g. 50μ, length [left-right direction in the drawing) 60cm, medium 20c+n><
16) was used. Further, a heat-resistant organic resin (17) such as a polyimide resin was formed on the entire upper surface of the substrate, and this was used as a substrate (1). Further, on these substrates having insulating surfaces, a 4% coating (14) containing chromium as the main component was formed by magnetron sputtering to a thickness of 100 mm. Furthermore, ITO is applied to the top surface to a thickness of 1050 mm (if the semiconductor on the top surface is N-type)
Alternatively, tin oxide (15) was formed to a thickness of 1050 nm (if the semiconductor thereon was P type).

この後、WAGレーザ加工機(日本レーザ製 波長1.
06μまたは0.53μ)により平均出力0.1〜3W
(焦点距離40mm)をQスイッチをかけて加えて開m
 (13)を形成した。このスポット径は20〜70μ
φ代表的には50μφにマイクロコンピュータにより制
御した。かくして第1の電極用導体にこの照射レーザ光
を走査させて、スクライブラインである第1の開溝(1
3)を形成させ、各素子間領域(31)、(11’)に
第1の電極(2)を作製した。
After this, WAG laser processing machine (manufactured by Nippon Laser, wavelength 1.
06μ or 0.53μ) average output 0.1~3W
(focal length 40mm) by applying Q switch and opening
(13) was formed. This spot diameter is 20~70μ
The φ was typically controlled to 50 μφ by a microcomputer. Thus, by scanning the first electrode conductor with this irradiated laser beam, the first open groove (1
3) was formed, and the first electrode (2) was produced in each inter-element region (31), (11').

下側の第1の電極としてクロムのみならず昇華性を有す
る他の導電膜例えばモリブデン、クロム化合物であって
もよいことはいうまでもない。さらにこのクロムの低い
光学的反射率を向上させ、ひいては素子の変換効率を向
上させるため、Cr中に銅または銀を0.1〜50重量
%例えば2.0〜10重量%添加した。
It goes without saying that the lower first electrode may be made of not only chromium but also other conductive films having sublimation properties, such as molybdenum or chromium compounds. Further, in order to improve the low optical reflectance of chromium and thus improve the conversion efficiency of the device, 0.1 to 50% by weight of copper or silver, for example 2.0 to 10% by weight, was added to Cr.

(1) Cr (300〜5000人)、(2) Cr
−Cu (2,5重量%)り300〜5000人)(3
)Cr−八g (2,5重量%)(300〜5000人
)がLSの加工性において優れていた。
(1) Cr (300-5000 people), (2) Cr
-Cu (2.5% by weight) (300-5000 people) (3
) Cr-8g (2.5% by weight) (300-5000 people) was excellent in LS processability.

これらの電極において、(1)のクロムを用いる場合は
、LSにより同時にその下の半導体も完全に除去させて
しまうため、製造歩留りが大きい。
When using chromium (1) in these electrodes, the semiconductor underneath is also completely removed by LS, resulting in a high manufacturing yield.

しかし反射率が低いため長波長光特性がよくない。However, due to its low reflectance, its long wavelength light characteristics are poor.

他方(2>、< 3 )の銀、銅が添加されたクロムt
よ光の反射率が5〜20%もクロム単体に比べて向上さ
せることができレーザ加工性には特に界雷がなく理想的
であった。
The other (2>, <3) chromium t added with silver and copper
The reflectance of light was improved by 5 to 20% compared to chromium alone, and the laser processability was ideal as there was no problem with laser processing.

この第1のLSにより形成された第1の開溝(13)は
、巾約50μ長さ20cm深さは第1の導電膜の電極そ
れぞれを完全に切断して電気的に分離した。
The first groove (13) formed by the first LS was approximately 50 μm wide and 20 cm deep to completely cut each of the electrodes of the first conductive film and electrically isolate them.

この後、この電極(2)、開i (13)の上面にプラ
ズマCVD法またはLPCV D法により光照射により
光起電力を発生させる非単結晶半導体層(3)を0.2
〜1.0μ代表的には0.7 μの平均厚さに形成させ
た。
Thereafter, a non-single crystal semiconductor layer (3) that generates photovoltaic force by light irradiation is deposited on the upper surface of the electrode (2) and the opening (13) by a plasma CVD method or an LPCVD method.
It was formed to an average thickness of ~1.0μ, typically 0.7μ.

その代表例はITO(15)上にN型微結晶半導体−I
型アモルファスまたはセミアモルファスのシリコン半導
体(約0.7μ)−P型の微結晶(約500人)を有す
る半導体珪素の非単結晶半導体、さらにこの上に5ix
C1−×(x =0.9約50人)を積層させて一つの
NIP接合を有する非単結晶半導体、またはP型半導体
(SixGe 1−X) −1型、N型、P型Si半導
体−I型Si半導体−N型5ixC1−)<半導体より
なる2つのPIN接合と1つのPN接合を有するタンデ
ム型のPINFIN、、、、、PIN接合の半導体(3
)である。
A typical example is N-type microcrystalline semiconductor-I on ITO (15).
Type amorphous or semi-amorphous silicon semiconductor (approximately 0.7 μ) - non-single crystal semiconductor of semiconductor silicon with P type microcrystals (approximately 500), and on top of this 5ix
Non-single crystal semiconductor or P-type semiconductor (SixGe 1-X) - 1-type, N-type, P-type Si semiconductor - which has one NIP junction by stacking C1-x (x = 0.9 about 50 people) I-type Si semiconductor - N-type 5ixC1-) < Tandem type PINFIN having two PIN junctions and one PN junction made of semiconductor,
).

さらに第1図(B)に示されるごとく、第1の開溝(1
3)の左方向側(第1の素子側)にわたって第2の開溝
(18)を第2のLSI程により形成させた。
Furthermore, as shown in FIG. 1(B), a first open groove (1
A second open groove (18) was formed over the left side (first element side) of 3) by the second LSI process.

この図面では第1および第2の開溝(13)、< 18
 )の中心間を100μずらしている。
In this drawing, the first and second open grooves (13), < 18
) are shifted by 100μ.

かくして第2の開溝(18)は第1の電極の側面(8)
または側面と上面(9)(11]O〜5μ)を露出させ
た。
The second open groove (18) thus forms a side surface (8) of the first electrode.
Or the side and top surfaces (9) (11]O~5μ) were exposed.

さらにこの基板を希弗酸(48%IIFを10倍の水で
希釈した1/10肝をここでは用いた)にて10秒へ1
分代表的には30秒エツチングした。
Furthermore, this substrate was heated for 10 seconds in dilute hydrofluoric acid (1/10 liver prepared by diluting 48% IIF with 10 times water was used here).
Etching time was typically 30 seconds.

すると半導体(3〉、導電膜(2)がLSの際、大気中
の酸素と反応して生成した低級多孔性酸化珪素を除去す
ることができた。
As a result, it was possible to remove low-grade porous silicon oxide produced by reaction of the semiconductor (3) and the conductive film (2) with oxygen in the atmosphere during LS.

次にこの半導体上にクロムまたはクロム・ンリサイドを
電子ビーム蒸着法により20〜200人の厚さに形成さ
せた。この時の基板温度は100〜300℃例えば20
0℃である。さらにこの雰囲気は真空中であるため、こ
の被膜を形成した後30分〜1時間熱アニールをし、T
CNOを形成させた。さらにこの表面上に透光性のIT
Oを電子ビーム蒸着法により300〜2000人の厚さ
例えば500人の厚さに形成させることによりT(:N
OとTCOの2I−の第2の電極用の導電膜を形成した
。このITOは透過率87%(500μm )、シート
抵抗20Ω/口であった。TCNOは透過率85%(5
00μm )、シート抵抗3に’Ω/口であった。
Next, chromium or chromium uricide was formed on this semiconductor to a thickness of 20 to 200 nm by electron beam evaporation. The substrate temperature at this time is 100 to 300℃, for example 20℃.
It is 0°C. Furthermore, since this atmosphere is a vacuum, thermal annealing is performed for 30 minutes to 1 hour after forming this film, and T
CNO was formed. Furthermore, there is a translucent IT on this surface.
T(:N
A conductive film for the second electrode of 2I- of O and TCO was formed. This ITO had a transmittance of 87% (500 μm) and a sheet resistance of 20Ω/hole. TCNO has a transmittance of 85% (5
00 μm), and the sheet resistance was 3'Ω/mouth.

次に本発明の第1図(C)においては、この第2の電極
を構成するクロム(45)とコネクタ(30)とが電気
的にショートしないよう、第3の開溝(20)を第1の
素子領域(31)にわたって設りた。
Next, in FIG. 1(C) of the present invention, the third open groove (20) is inserted into the third groove so that the chromium (45) constituting the second electrode and the connector (30) do not electrically short-circuit. 1 element area (31).

即ち第1の素子の開放電圧が発生ずる電極(39)。That is, the electrode (39) where the open circuit voltage of the first element is generated.

(3B)間の電気的分離をレーザ光(20〜100μφ
代表的には50μφ)を第2の開溝(1B)より約10
0μ離間せしめて形成させた。即ち第3の開ei(20
)の中心は第2の開溝(30)の中心に比べて100〜
200μ代表的には150μの深さに第1の素子側にわ
たって設けている。
(3B) Electrical separation between
(typically 50 μφ) from the second open groove (1B) by about 10
They were formed with a spacing of 0μ. That is, the third opening ei (20
) is 100~ compared to the center of the second open groove (30).
It is provided at a depth of 200μ, typically 150μ, over the first element side.

このLSによりTCNOの下の半導体が損傷を受すない
ようにして除去した。第1図(C)はかかる図面を示す
This LS removed the semiconductor under the TCNO without damaging it. FIG. 1(C) shows such a drawing.

かくして第1図(C)に示されるごとく、複数の素子(
31)、< 11 )をf地のCTF (15)とクロ
ムとの連結による連結部(12)で直接接続する光電変
換装置を作ることができた。
Thus, as shown in FIG. 1(C), a plurality of elements (
31), < 11) were directly connected to the CTF (15) of the f-base and the connecting portion (12) formed by connecting chromium.

第1図(D)はさらに本発明を光電変換装置として完成
させんとしたものであり、即ちパッジヘイジョン膜とし
てプラズマ気相法により窒化珪素膜(21)を500〜
2000人の厚さに均一に形成さ−U、湿気等の吸着に
よる各素子間のリーク電流の発生の防止および反射防止
膜用に形成した。
FIG. 1(D) shows the attempt to further complete the present invention as a photoelectric conversion device, that is, a silicon nitride film (21) with a thickness of 500 to
The film was formed uniformly to a thickness of 2,000 mm to prevent leakage current between each element due to adsorption of moisture, etc., and to form an anti-reflection film.

かくして照射光(10)により発生した光起電力は側面
または側面と上面とのコンタクトより矢印(32)のご
とく第1の素子の第1の電極より第2の素子の第2の電
極に流れ、直列接続をさせることができた。
In this way, the photovoltaic force generated by the irradiation light (10) flows from the first electrode of the first element to the second electrode of the second element as shown by the arrow (32) from the side surface or the contact between the side surface and the top surface. I was able to make a series connection.

その結果、この基板(60cm X 20cm)におり
て各素子を114.35mm連結部の+11150 /
J、外部引出し電極部の中10mm、周辺部4mmによ
り、実質的に580mm X 192mm内に40段を
有し、有効面積(192mm X14.35mm 40
段1102 cnl即ち91.8%)を得ることができ
た。
As a result, on this board (60cm x 20cm), each element was connected to +11150/
J, 10 mm in the middle of the external extraction electrode part and 4 mm in the peripheral part, so there are essentially 40 stages within 580 mm x 192 mm, and the effective area (192 mm x 14.35 mm 40
stage 1102 cnl, or 91.8%).

そして、セグメントが9.5%(1,05cm)の変換
効率を有する場合、パネルにて6.4%(理論的には8
.1%になるが、40段連結の抵抗により実効変換効率
が低下した)〈へ旧 (100mW / cnl ) 
)にて、6.4−の出力電力を有せしめることができた
If the segment has a conversion efficiency of 9.5% (1,05 cm), then the panel has a conversion efficiency of 6.4% (theoretically 8
.. 1%, but the effective conversion efficiency decreased due to the resistance of the 40-stage connection)
), it was possible to have an output power of 6.4-.

さらにこのパネルを150℃の高温放置テストを行うと
1000時間を経て10%以下例えばパネル数20枚に
てX=3.3%の低下しかみられなかった。
Furthermore, when this panel was subjected to a high temperature storage test at 150° C., a decrease of 10% or less was observed after 1000 hours, for example, when the number of panels was 20, a decrease of X = 3.3% was observed.

これは従来のマスク方式を用いて信頼性テストを同一条
件にて行う時、10時間で動作不能パネル数が17枚も
発生してしまうことを考えると、驚異的な値であった。
This was an astonishing value considering that when a reliability test was conducted under the same conditions using the conventional mask method, as many as 17 panels were rendered inoperable in 10 hours.

またこのパネル例えば40cm X 60cmまたは6
0cm x20cm、 40cm X 120cmを2
ケ、4ケまたは1ケをアルミサツシまたは炭素繊維枠内
に組み合わせることによりパッケージさせ、120cm
 X 40cmのNP、DO規格の大電力用のパネルを
設けることが可能である。
Also, this panel for example 40cm x 60cm or 6
0cm x 20cm, 40cm x 120cm 2
Packaged by combining 4 pieces or 1 piece in an aluminum sash or carbon fiber frame, 120 cm
It is possible to provide a high power panel of 40cm x NP and DO standards.

またこのNEDO規格のパネルはシーフレックスにより
弗素系保護膜を本発明の充電変換装置の反射面側(図面
では上側)にはりあわせて合わせ、風圧、雨等に対し機
械強度の増加を図ることち自効である。
In addition, this NEDO standard panel uses Seaflex to adhere a fluorine-based protective film to the reflective surface side (upper side in the drawing) of the charging conversion device of the present invention to increase mechanical strength against wind pressure, rain, etc. It is self-effective.

さらに本発明を以下に実施例を記してその詳細を補完す
る。
Further, the details of the present invention will be supplemented by describing examples below.

実施例1 第1図の図面に従ってこの実施例を示ず。Example 1 This embodiment is not shown according to the drawing in FIG.

即ち透光性基板(1)としてステンレス箔(16)(厚
さ50μ)、長さ60cm、中20cmを用いた。
That is, a stainless steel foil (16) (thickness: 50 μm), length: 60 cm, and medium: 20 cm was used as the transparent substrate (1).

この上面にポリイミド樹脂(17)を3μの厚さに塗付
しブロッキング層とした。
Polyimide resin (17) was applied to the top surface to a thickness of 3 μm to form a blocking layer.

さらにその上に銅が2.5%混入したクロムをマグネト
ロンスパッタ法により1000人の厚さに形成した。さ
らにその上にITOを1050人の厚さに同時にスパッ
タ法により作製した。
Further, chromium mixed with 2.5% copper was formed thereon to a thickness of 1000 mm by magnetron sputtering. Furthermore, ITO was simultaneously formed on it to a thickness of 1050 by sputtering.

さらにこの後、第1の開溝をスポット径50μ、平均出
力0.7Wの買Gレーザをマイクロコンピユータにより
制御して0.3m/分の走査速度にて作製した。
Furthermore, after this, a first open groove was formed at a scanning speed of 0.3 m/min by controlling a G laser with a spot diameter of 50 μm and an average output of 0.7 W using a microcomputer.

さらにパネルの端部をレーザ光平均出力0.7旧ごて第
1の電極用半導体をガラス端より5mm内側で長方形に
走査し、パネルの枠との電気的短絡を防止した。素子領
域(31)、(11)は15mm中とした。
Further, the first electrode semiconductor was scanned in a rectangular manner on the edge of the panel with a laser beam average output of 0.7 using a trowel at a distance of 5 mm inside the edge of the glass to prevent an electrical short circuit with the frame of the panel. The element regions (31) and (11) were set to 15 mm.

この後公知のPCVD法により第2図に示したPIN接
合を1つ有する非単結晶半導体を作製した。
Thereafter, a non-single crystal semiconductor having one PIN junction as shown in FIG. 2 was manufactured by a known PCVD method.

その厚さは約0.7μであった。Its thickness was approximately 0.7μ.

かかる後、第1の開溝より100μ第1の素子(31)
をシフトさせて、スポット径50μφ、出力IWにて大
気中でLSにより第2の開溝(18)を第1図(B)に
示すごとく作製した。
After this, the first element (31) is removed by 100μ from the first groove.
was shifted, and a second open groove (18) was produced as shown in FIG. 1(B) by LS in the atmosphere with a spot diameter of 50 μφ and an output IW.

さらにこの上面にクロムを20人の厚さに電子ビーム蒸
着法により形成した。この後200℃、1時間の熱処理
を施し、さらにITOを500人の厚さに同じ蒸着装置
により作製した。
Further, chromium was formed on the upper surface to a thickness of 20 mm by electron beam evaporation. Thereafter, heat treatment was performed at 200° C. for 1 hour, and ITO was further produced to a thickness of 500 using the same vapor deposition apparatus.

さらに第3の開溝(20)を同様に第3のLSをYAG
レーザを用い、0.6 W (スキャンスピード30c
m )の平均出力で50μφの光径にて第2の開溝(1
8)より150μのわたり深さに第1の素子(31)側
にシフトして形成させ、第1図(C)を得た。
Furthermore, the third open groove (20) is similarly connected to the third LS by YAG.
Using a laser, 0.6 W (scan speed 30c
The second open groove (1
8), the layer was shifted to the first element (31) side to a depth of 150 μm, and FIG. 1(C) was obtained.

この後、パンシベイション膜(21)をpcvo法によ
り窒化珪素膜を600人の厚さに200°Cの基板温度
(被膜形成時間30分)にて作製した。
Thereafter, a silicon nitride film was formed to a thickness of 600 mm using the PCVO method at a substrate temperature of 200° C. (film formation time: 30 minutes) to form a pansivation film (21).

すると20cm X 60cmのパネルに15mm1J
の素子を40段作ることができた。
Then, 15mm 1J is applied to a 20cm x 60cm panel.
We were able to fabricate 40 stages of elements.

パネルの実効効率として八Ml (100m W / 
CIA)にて8.1%、出力6.4Wを得ることができ
た。
The effective efficiency of the panel is 8Ml (100mW/
CIA), we were able to obtain an output of 8.1% and an output of 6.4W.

有効面積は1102cJであり、パネル全体の91.8
%を有効に利用することができた。
The effective area is 1102cJ, and the total panel area is 91.8
% could be used effectively.

第1図において、光入射は上側の透光性絶縁基板よりと
した。
In FIG. 1, light was incident from the upper transparent insulating substrate.

本発明において第2の開溝(18)は半導体の一方より
他方のすべてにわたって形成することよりもその内部の
みとする方が集積化に伴う電極間のショートまたリーク
の発生を少なくすることができた。また第2の開溝を1
つまたば複数の開化とし、半導体内部でのコンタクトに
より連続方式とすることも電卓(カリキュレータ)等に
応用される本発明の光電変換装置の場合は有効である。
In the present invention, it is better to form the second groove (18) only inside the semiconductor than from one side of the semiconductor to the other to reduce the occurrence of short circuits or leaks between electrodes due to integration. Ta. Also, the second open groove is 1
In the case of the photoelectric conversion device of the present invention, which is applied to a calculator, etc., it is also effective to use a continuous method using a plurality of openings and contacts inside the semiconductor.

かかる場合には1つの素子は1cmX1cmであり、集
積化は1cmX5〜10cmときわめて小さな構造をし
得ることはいうまでもない。
In such a case, one element is 1 cm x 1 cm, and it goes without saying that the integrated structure can be as small as 1 cm x 5 to 10 cm.

本発明において基板はステンレス箔上に有機樹脂の絶縁
膜とした。しかしこの基板を有機樹脂としても、またア
ルミニューム箔としその上面を酸化アルミニュームとし
てもよいことはいうまでもない。
In the present invention, the substrate is an organic resin insulating film on a stainless steel foil. However, it goes without saying that this substrate may be made of organic resin or may be made of aluminum foil and the upper surface thereof may be made of aluminum oxide.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の光電変換装置の製造工程を示す縦断面
図である。 特許出願人 1 (r)2 私1ω
FIG. 1 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. Patent applicant 1 (r)2 I1ω

Claims (1)

【特許請求の範囲】 1、絶縁表面を有する基板上に導電膜の第1の電極と、
該電極上の光照射により光起電力を発生させる非単結晶
半導体と、該半導体上に第2の電極とを有する光電変換
素子を複数個圧いに電気的に直列接続せしめて前記絶縁
基板上に配設した光電変換装置において、前記素子の前
記第2の電極は非酸化物透光性導電膜と酸化物透光性導
電膜とよりなることを特徴とする光電変換装置。 2、特許請求の範囲第1項において、非酸化物透光性導
電膜はクロムと珪素の混合物(化合物)を主成分とする
とともに、その上面には酸化インジュームまたは酸化ス
ズを主成分とする被膜が設けられたことを特徴とする光
電変換装置。 3、絶縁表面を有する基板上に導電膜の第1の電極と、
該電極上の光照射により光起電力を発生させる非単結晶
半導体と、該半導体上に第2の電極とを有する光電変換
素子を複数個圧いに電気的に直列接続せしめて前記絶縁
基板上に配設した光電変換装置の作製方法において、第
2の電極としてクロムを主成分とする金属と珪素との金
属間化合物(混合物)を形成する工程と、該工程の後、
酸化スズまたは酸化インジュームを主成分とする酸化物
透光性導電膜を形成する工程とを有することを特徴とす
る光電変換装置作製方法。 4、特許請求の範囲第3項において、非単結晶半導体を
100〜300℃の非酸化性雰囲気に保持した後、クロ
ムを主成分とする金属または珪素とクロムとの化合物(
混合物)を10〜200人の厚さに形成し、熱処理を施
す工程と、該工程の後、酸化スズまたは酸化インジュー
ムを主成分とする透光性酸化物導電膜を形成する工程と
を有することを特徴とする光電変換装置作製方法。
[Claims] 1. A first electrode of a conductive film on a substrate having an insulating surface;
A plurality of photoelectric conversion elements each having a non-single-crystal semiconductor that generates a photovoltaic force by light irradiation on the electrode and a second electrode on the semiconductor are electrically connected in series on the insulating substrate. A photoelectric conversion device disposed in a photoelectric conversion device, wherein the second electrode of the element comprises a non-oxide light-transmitting conductive film and an oxide light-transmitting conductive film. 2. In claim 1, the non-oxide transparent conductive film is mainly composed of a mixture (compound) of chromium and silicon, and the upper surface thereof is mainly composed of indium oxide or tin oxide. A photoelectric conversion device characterized by being provided with a film. 3. A first electrode of a conductive film on a substrate having an insulating surface;
A plurality of photoelectric conversion elements each having a non-single-crystal semiconductor that generates a photovoltaic force by light irradiation on the electrode and a second electrode on the semiconductor are electrically connected in series on the insulating substrate. In the method for manufacturing a photoelectric conversion device disposed in
1. A method for manufacturing a photoelectric conversion device, comprising the step of forming an oxide light-transmitting conductive film containing tin oxide or indium oxide as a main component. 4. In claim 3, after holding the non-single crystal semiconductor in a non-oxidizing atmosphere at 100 to 300°C, a metal containing chromium as a main component or a compound of silicon and chromium (
A step of forming a mixture (mixture) to a thickness of 10 to 200 mm and subjecting it to heat treatment, and a step of forming a translucent oxide conductive film containing tin oxide or indium oxide as a main component after the step. A method for manufacturing a photoelectric conversion device characterized by the following.
JP59068329A 1984-04-05 1984-04-05 Photoelectric conversion device and manufacture thereof Pending JPS60211882A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59068329A JPS60211882A (en) 1984-04-05 1984-04-05 Photoelectric conversion device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59068329A JPS60211882A (en) 1984-04-05 1984-04-05 Photoelectric conversion device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS60211882A true JPS60211882A (en) 1985-10-24

Family

ID=13370679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59068329A Pending JPS60211882A (en) 1984-04-05 1984-04-05 Photoelectric conversion device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS60211882A (en)

Similar Documents

Publication Publication Date Title
CN104205359B (en) Photovoltaic cell and manufacture method, solar module
JP2989373B2 (en) Method for manufacturing photoelectric conversion device
JPS60211882A (en) Photoelectric conversion device and manufacture thereof
JP2968404B2 (en) Method for manufacturing photovoltaic device
JPS6095980A (en) Photoelectric conversion device
JPS60211881A (en) Manufacture of semiconductor device
JPS60211880A (en) Method for manufacturing photoelectric conversion device
JPH0518275B2 (en)
JP2585503B2 (en) Laser processing method
JPS59220978A (en) Method of manufacturing photovoltaic device
JPH06112514A (en) Manufacture of photoelectric conversion semiconductor device
JPS60211817A (en) Apparatus for photoelectric conversion
JP2001223379A (en) Manufacturing method for photovoltaic device
JPH0550152B2 (en)
JPS6086875A (en) Semiconductor device manufacturing method
JPS6085574A (en) Manufacture of semiconductor device
JPS6242465A (en) Photoelectric conversion device
JPS61255072A (en) Photoelectric conversion device
JPH0518276B2 (en)
JPS6158278A (en) Method for manufacturing semiconductor devices
JPH0614556B2 (en) Photoelectric conversion device and manufacturing method thereof
JPH0554274B2 (en)
JPS60124881A (en) Manufacture of photoelectric conversion device
JPH0653534A (en) Photoelectric converter
JPS60227485A (en) Manufacture of semiconductor device