JPS60211068A - 薄膜の形成方法 - Google Patents
薄膜の形成方法Info
- Publication number
- JPS60211068A JPS60211068A JP6605484A JP6605484A JPS60211068A JP S60211068 A JPS60211068 A JP S60211068A JP 6605484 A JP6605484 A JP 6605484A JP 6605484 A JP6605484 A JP 6605484A JP S60211068 A JPS60211068 A JP S60211068A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- target
- substrate
- sputtering
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は薄膜の形成方法、特に基板の表面と裏面の双方
に薄膜回路素子を形成させてなる薄膜混成集積回路の製
造方法に係わる。
に薄膜回路素子を形成させてなる薄膜混成集積回路の製
造方法に係わる。
（ｂ）技術の背景
回路素子を形成及び搭載してなる混成集積回路は、大量
生産することによって製造原価が低減し、品質の安定化
が確保される。しかし、比較的少量生産されているもの
もある一方で、混成集積回路を搭載し構成される機器の
小型化．高密度化の要請に伴って、その高集積化が進め
られている。そこで、少量生産品の製造プロセスを合理
化することが必要であり、従来の混成集積回路は回路基
板の一方の面（表面）のみに回路素子を形成及び搭載し
ていたが、他方の面（裏面）にも回路素子を形成及び搭
載させることにより、その集積度を高めることが検討さ
れるに至った。
生産することによって製造原価が低減し、品質の安定化
が確保される。しかし、比較的少量生産されているもの
もある一方で、混成集積回路を搭載し構成される機器の
小型化．高密度化の要請に伴って、その高集積化が進め
られている。そこで、少量生産品の製造プロセスを合理
化することが必要であり、従来の混成集積回路は回路基
板の一方の面（表面）のみに回路素子を形成及び搭載し
ていたが、他方の面（裏面）にも回路素子を形成及び搭
載させることにより、その集積度を高めることが検討さ
れるに至った。
（Ｃ）従来技術と問題点
しかしながら、従来のスパッタリング装置はスパッタ源
と基板ホルダーとが決められた成る方向に対向しており
、同一ペルジャー内で２種類の膜形成ができない。従っ
て、装置の容量に余裕のできる少量生産品には不利であ
り、前記両面混成集積回路は片面混成集積回路の製造工
程を繰り返す、又は、例えばスパッタリング装置のペル
ジャー内で基板ホルダーを１８０度回転させる等により
、片面ずつ回路素子形成膜を被着していた。
と基板ホルダーとが決められた成る方向に対向しており
、同一ペルジャー内で２種類の膜形成ができない。従っ
て、装置の容量に余裕のできる少量生産品には不利であ
り、前記両面混成集積回路は片面混成集積回路の製造工
程を繰り返す、又は、例えばスパッタリング装置のペル
ジャー内で基板ホルダーを１８０度回転させる等により
、片面ずつ回路素子形成膜を被着していた。
（ｄ）発明の目的
本発明の目的は、マグネトロンスパッタリング装置を利
用して上記問題点の除去された薄膜形成方法を提供し、
少量生産される薄膜混成集積回路の製造プロセスを合理
化させる、又は両面に回路素子が形成及び搭載された薄
膜混成集積回路の実用化に寄与することである。
用して上記問題点の除去された薄膜形成方法を提供し、
少量生産される薄膜混成集積回路の製造プロセスを合理
化させる、又は両面に回路素子が形成及び搭載された薄
膜混成集積回路の実用化に寄与することである。
（ｅ）発明の構成
上記目的は、回転又は反転動可能な筒状基板ホルダーの
筒状面に基板を取り付けし、該筒状面の内側に設けたス
パッタリング用の第一のターゲットと該筒状面の外側に
設けたスパッタリング用の第二のターゲットとを用いて
、同一ベルジャ−内で２種のスパッタリング膜を該基板
に被着させることを特徴とする薄膜のスパッタリング方
法により達成される。
筒状面に基板を取り付けし、該筒状面の内側に設けたス
パッタリング用の第一のターゲットと該筒状面の外側に
設けたスパッタリング用の第二のターゲットとを用いて
、同一ベルジャ−内で２種のスパッタリング膜を該基板
に被着させることを特徴とする薄膜のスパッタリング方
法により達成される。
（ｆ）発明の実施例
以下に、図面を用いて本発明の詳細な説明する。
第１図はマグネトロン・スパッタリング装置の概略を説
明するための模式図である。なお、マグネトロン・スパ
ッタリング装置は、直交電磁界を利用しローレンツの式
に従って運動するプラズマをターゲット（カソード）近
傍の局所的空間に閉じ込め、ターゲット上をサイクロイ
ド運動する電子がガス分子と衝突する結果密度め高いプ
ラズマが発生することにより、電子がスパッタ基板に衝
突して生じるダメージを無くするとともに、高いスパッ
タ速度が得られることを特徴としたスパッタリング装置
である。
明するための模式図である。なお、マグネトロン・スパ
ッタリング装置は、直交電磁界を利用しローレンツの式
に従って運動するプラズマをターゲット（カソード）近
傍の局所的空間に閉じ込め、ターゲット上をサイクロイ
ド運動する電子がガス分子と衝突する結果密度め高いプ
ラズマが発生することにより、電子がスパッタ基板に衝
突して生じるダメージを無くするとともに、高いスパッ
タ速度が得られることを特徴としたスパッタリング装置
である。
第１図において、１は回転又は反転動可能な筒状基板ホ
ルダー、２はスパッタ膜材料と同じ材料にてなるターゲ
ット、３はホルダー１とターゲット２との対向間を適当
に仕切る回動自在なシャッター、４はホルダー１の外筒
面に取り付けられた複数枚のスパッタ膜被着用基板であ
る。一般に、アノード電極（図示せず）及び直交電磁界
の印可用磁石（図示せず）等とともに組み込まれたター
ゲット２は、基板ホルダー１の外筒面に対向し複数個（
例えば３個）が分散し配設さている。
ルダー、２はスパッタ膜材料と同じ材料にてなるターゲ
ット、３はホルダー１とターゲット２との対向間を適当
に仕切る回動自在なシャッター、４はホルダー１の外筒
面に取り付けられた複数枚のスパッタ膜被着用基板であ
る。一般に、アノード電極（図示せず）及び直交電磁界
の印可用磁石（図示せず）等とともに組み込まれたター
ゲット２は、基板ホルダー１の外筒面に対向し複数個（
例えば３個）が分散し配設さている。
かかる装置により被着さたスパッタ膜、例えばニクロム
（ＮｉＣｒ）にてなるターゲット２を使用し基板４のタ
ーゲット対向面に被着されたニクロム（ＮｉＣｒ）膜は
、ターゲット２の組成とほぼ同一であり、しかも低温度
（例えば８０℃）で被着さる。そのため、基板１４及び
既に被着された層（膜）が受ける熱的衝撃は、従来のＤ
Ｃ二極スパッタ方式或いはＲＦ（高周波）スパッタ基板
と呼ばれるスパッタリング装置に比べて著しく少ない。
（ＮｉＣｒ）にてなるターゲット２を使用し基板４のタ
ーゲット対向面に被着されたニクロム（ＮｉＣｒ）膜は
、ターゲット２の組成とほぼ同一であり、しかも低温度
（例えば８０℃）で被着さる。そのため、基板１４及び
既に被着された層（膜）が受ける熱的衝撃は、従来のＤ
Ｃ二極スパッタ方式或いはＲＦ（高周波）スパッタ基板
と呼ばれるスパッタリング装置に比べて著しく少ない。
第２図は本発明の一実施例に係わるマグネトロン・スパ
ッタリング装置の概略を説明するための模式図である。
ッタリング装置の概略を説明するための模式図である。
第２図において、１１は回転又は反転動可能な筒状基板
ホルダー、１２は第一のスパッタ膜材料と同じ材料にて
なる第一のターゲット、１３は第二のスパッタ膜材料と
同じ材料にてなる第二のターゲット、１４はホルダー１
１とターゲラ目２との対向間を適当に仕切る回動自在な
第一のシャッター、１５はホルダー１１とターゲット１
３との対向間を適当に仕切る回動自在な第二のシャッタ
ー、１６はホルダー１１の外筒面の内側に取り付けられ
た複数枚のスパッタ膜被着用基板、１７はホルダー１１
の外筒面の外側に取り付けられた複数枚のスパッタ膜被
着用基板である。
ホルダー、１２は第一のスパッタ膜材料と同じ材料にて
なる第一のターゲット、１３は第二のスパッタ膜材料と
同じ材料にてなる第二のターゲット、１４はホルダー１
１とターゲラ目２との対向間を適当に仕切る回動自在な
第一のシャッター、１５はホルダー１１とターゲット１
３との対向間を適当に仕切る回動自在な第二のシャッタ
ー、１６はホルダー１１の外筒面の内側に取り付けられ
た複数枚のスパッタ膜被着用基板、１７はホルダー１１
の外筒面の外側に取り付けられた複数枚のスパッタ膜被
着用基板である。
そこで、装置ペルジャー内の不活性ガス圧が例えば７．
３ Ｘｌ０−’パスカル程度にされた雰囲気中で、ター
ゲラ目２，１３に所定の電圧を印加し、シャッター１４
が基板１６とターゲット１２とを対向させ、シャッター
１５が基板１７とターゲット１３とを対向させるように
開口すると、基板１２．１３にはそれぞれの対向ターゲ
７）１２又は１３とほぼ同じ組成の膜が被着される。
３ Ｘｌ０−’パスカル程度にされた雰囲気中で、ター
ゲラ目２，１３に所定の電圧を印加し、シャッター１４
が基板１６とターゲット１２とを対向させ、シャッター
１５が基板１７とターゲット１３とを対向させるように
開口すると、基板１２．１３にはそれぞれの対向ターゲ
７）１２又は１３とほぼ同じ組成の膜が被着される。
第３図は本発明の他の一実施例に係わるマグネトロン・
スパッタリング装置の概略を説明するための模式図であ
る。
スパッタリング装置の概略を説明するための模式図であ
る。
第２図と共通可能部分には同一符号（１２，１３，１４
゜１５）を用いた第３図において、２１は回転又は反転
動可能な筒状基板ホルダー、２２はホルダー２１に取り
付けられた複数枚のスパッタ膜被着用基板であり、基板
２２を外側に取り付けたホルダー２１には、各基板２１
の裏面（取り付は面）の 所定部が露呈する透孔２３が
あけられている。
゜１５）を用いた第３図において、２１は回転又は反転
動可能な筒状基板ホルダー、２２はホルダー２１に取り
付けられた複数枚のスパッタ膜被着用基板であり、基板
２２を外側に取り付けたホルダー２１には、各基板２１
の裏面（取り付は面）の 所定部が露呈する透孔２３が
あけられている。
従って、かかる装置を用いてスパッタ膜の被着された基
板２２は、ターゲラ目２と対向する裏面にターゲット１
２と同じ組成の膜が被着される反面、ターゲット１３が
対向する表面にはターゲット１３と同じ組成の膜が被着
されることになる。
板２２は、ターゲラ目２と対向する裏面にターゲット１
２と同じ組成の膜が被着される反面、ターゲット１３が
対向する表面にはターゲット１３と同じ組成の膜が被着
されることになる。
なお、第４図は薄膜混成集積回路基板に形成された電極
層の構成を拡大して示す模式断面図、第５図はマグネト
ロンスパッタリング装置で被着されたＮｉＣｒ−Ａｕ電
極層の特性を示す図であり、第５図（イ）は前記電極層
に熱圧着手段でボンディングされたリード端子の抵抗温
度特性を実測によりめた図、第５図（Ｅｌ）は前記電極
層にボンディングされた前記リード端子の引張強さを実
測によりめた図、第５図（ハ）は前記電極層のはんだ食
われ特性を実測によりめた図である。
層の構成を拡大して示す模式断面図、第５図はマグネト
ロンスパッタリング装置で被着されたＮｉＣｒ−Ａｕ電
極層の特性を示す図であり、第５図（イ）は前記電極層
に熱圧着手段でボンディングされたリード端子の抵抗温
度特性を実測によりめた図、第５図（Ｅｌ）は前記電極
層にボンディングされた前記リード端子の引張強さを実
測によりめた図、第５図（ハ）は前記電極層のはんだ食
われ特性を実測によりめた図である。
第４図において、３１はグレーズド基板、３２は基板３
１の上面に被着されたタンタル（Ｔａ）層、３３はニク
ｏ ム（ＮｉＣｒ）層３４を下地層としその上に金（Ａ
ｕ）層３５が形成され電極層である。
１の上面に被着されたタンタル（Ｔａ）層、３３はニク
ｏ ム（ＮｉＣｒ）層３４を下地層としその上に金（Ａ
ｕ）層３５が形成され電極層である。
第５図（イ）において、横軸は使用したＮｉＣｒターゲ
ットのＮｉ成分比％、縦軸は温度係数Ｔ、Ｃ，Ｒｐｐｍ
／℃、実線Ａは測定値をプロットしそれを曲線で結んだ
電極層の温度特性であり、温度特性ＡはほぼＮｉ６０％
のＮｉＣｒターゲットを使用した電極層が±０であり、
その前後において増加する。従って、Ｎｉ６０％のＮｉ
Ｃｒターゲットを使用した電極層が温度特性からみて、
最も優れていることになる。
ットのＮｉ成分比％、縦軸は温度係数Ｔ、Ｃ，Ｒｐｐｍ
／℃、実線Ａは測定値をプロットしそれを曲線で結んだ
電極層の温度特性であり、温度特性ＡはほぼＮｉ６０％
のＮｉＣｒターゲットを使用した電極層が±０であり、
その前後において増加する。従って、Ｎｉ６０％のＮｉ
Ｃｒターゲットを使用した電極層が温度特性からみて、
最も優れていることになる。
第５図（Ｅｌ）において、横軸は使用したＮｉＣｒター
ゲットのＮｉ成分比％、縦軸は電極層にボンディングさ
れたリード端子の引張強さに、、実線Ｂは測定値をプロ
ットしそれを直線で結んだ引張強さ特性であり、Ｂ−＋
は電極層を２７５℃で５時間熱処理したときの引張強さ
特性、Ｂ−２は電極層を２５０℃で５時間熱処理したと
きの引張強さ特性、Ｂ、は電極層を２００℃で５時間熱
処理したときの引張強さ特性、Ｂ−４は電極層を熱処理
しないときの引張強さ特性である。そして、引張強さ特
性Ｂ−４がほぼ一定の値であるのにたいし、各引張強さ
特性Ｂ。
ゲットのＮｉ成分比％、縦軸は電極層にボンディングさ
れたリード端子の引張強さに、、実線Ｂは測定値をプロ
ットしそれを直線で結んだ引張強さ特性であり、Ｂ−＋
は電極層を２７５℃で５時間熱処理したときの引張強さ
特性、Ｂ−２は電極層を２５０℃で５時間熱処理したと
きの引張強さ特性、Ｂ、は電極層を２００℃で５時間熱
処理したときの引張強さ特性、Ｂ−４は電極層を熱処理
しないときの引張強さ特性である。そして、引張強さ特
性Ｂ−４がほぼ一定の値であるのにたいし、各引張強さ
特性Ｂ。
〜Ｂ−３ははほぼＮｉ６０％のＮｉＣｒターゲットを使
用したとき最大値を示しており、Ｎｉ６０％のＮｉＣｒ
ターゲットを使用した電極層が引張り強さの特性からみ
て、最も優れていることになる。
用したとき最大値を示しており、Ｎｉ６０％のＮｉＣｒ
ターゲットを使用した電極層が引張り強さの特性からみ
て、最も優れていることになる。
第５図（ハ）において、横軸は使用したＮｉＣｒターゲ
ットのＮｉ成分比％、縦軸は電極層の上面に被着させた
はんだの食われ（Ａｕがはんだに拡散されてなくなる）
率％、実線Ｃは測定値をプロットしそれを直線で結んだ
はんだ食われ特性であり、Ｃ−１は第１回目のはんだデ
ィップ時特性、Ｃ−ｚは第２回目のはんだディップ時特
性、Ｃ−Ｓは第３回目のはんだディップ時特性を示す。
ットのＮｉ成分比％、縦軸は電極層の上面に被着させた
はんだの食われ（Ａｕがはんだに拡散されてなくなる）
率％、実線Ｃは測定値をプロットしそれを直線で結んだ
はんだ食われ特性であり、Ｃ−１は第１回目のはんだデ
ィップ時特性、Ｃ−ｚは第２回目のはんだディップ時特
性、Ｃ−Ｓは第３回目のはんだディップ時特性を示す。
そして、電極層ははんだディップを繰り返す毎に劣化さ
れるが、Ｎｉ７０％のＮｉＣｒターゲットを使用した電
極層のはんだ食われ特性Ｃは、第１回目のはんだディッ
プ及びはんだディップの繰り返しによる劣化に対して、
他のものより優れていることが第３図（ハ）により明ら
かにされた。
れるが、Ｎｉ７０％のＮｉＣｒターゲットを使用した電
極層のはんだ食われ特性Ｃは、第１回目のはんだディッ
プ及びはんだディップの繰り返しによる劣化に対して、
他のものより優れていることが第３図（ハ）により明ら
かにされた。
従って、第５図（イ）及び第５図（ｏ）より熱圧着によ
りリード端子等が接続される電極層をマグネトロンスパ
ッタリングにて作成するには、Ｎ１６０％のＮｉＣｒタ
ーゲットを使用し最良の電極層が得られる。その反面、
はんだ付けに使用される電極層をマグネトロンスパッタ
リングにて作成するには、第５図（ハ）よりＮｉ７０％
のＮｉＣｒターゲットを使用し、最良の電極を得ること
ができる。
りリード端子等が接続される電極層をマグネトロンスパ
ッタリングにて作成するには、Ｎ１６０％のＮｉＣｒタ
ーゲットを使用し最良の電極層が得られる。その反面、
はんだ付けに使用される電極層をマグネトロンスパッタ
リングにて作成するには、第５図（ハ）よりＮｉ７０％
のＮｉＣｒターゲットを使用し、最良の電極を得ること
ができる。
従って、電極層３３がその上にリード端子等を熱圧着手
段でボンディングされるとき、ＮｉＣｒ層３４の組成は
Ｎｉを約６０％含むものが最良であるのにたいして、リ
ード端子等がはんだ付は手段でボンディングされるＮｉ
Ｃｒ層３４の組成は、Ｎｉを約７０％含むものが最良で
ある。
段でボンディングされるとき、ＮｉＣｒ層３４の組成は
Ｎｉを約６０％含むものが最良であるのにたいして、リ
ード端子等がはんだ付は手段でボンディングされるＮｉ
Ｃｒ層３４の組成は、Ｎｉを約７０％含むものが最良で
ある。
そこで、第２図及び第３図において、ターゲソ目２をＮ
ｉ６０％含むＮｉＣｒで作成し、ターゲット１３をＮｉ
７０％含むＮｉＣｒで作成したとき、熱圧着性に優れた
電極用ＮｉＣｒ膜と、はんだ付は性に優れた電極用Ｎｉ
Ｃｒ膜とが、同じペルジャー内で被着可能となり、少量
生産される熱圧着用及びはんだ付は用の２種類の混成集
積回路、又は表面の電極層が熱圧着用であり裏面の電極
層がはんだ付は用である混成集積回路の製造工程が著し
く短縮される。
ｉ６０％含むＮｉＣｒで作成し、ターゲット１３をＮｉ
７０％含むＮｉＣｒで作成したとき、熱圧着性に優れた
電極用ＮｉＣｒ膜と、はんだ付は性に優れた電極用Ｎｉ
Ｃｒ膜とが、同じペルジャー内で被着可能となり、少量
生産される熱圧着用及びはんだ付は用の２種類の混成集
積回路、又は表面の電極層が熱圧着用であり裏面の電極
層がはんだ付は用である混成集積回路の製造工程が著し
く短縮される。
（ｇ）発明の詳細
な説明した如く本発明によれば、少量生産される混成集
積回路の２種類を同一工程化、及び表面と裏面に回路素
子を同一工程化させたことにより、それらの所要工数が
著しく短縮し、ユーザにたいして安価に提供できるよう
になった効果は大きい。
積回路の２種類を同一工程化、及び表面と裏面に回路素
子を同一工程化させたことにより、それらの所要工数が
著しく短縮し、ユーザにたいして安価に提供できるよう
になった効果は大きい。
第１図はマグネトロン・スパッタリング装置の概略を説
明するための模式図、第２図は本発明の一実施例に係わ
るマグネトロン・スパッタリング装置の概略を説明する
ための模式図、第３図は本発明の他の一実施例に係わる
マグネトロン・スパッタリング装置の概略を説明するた
めの模式図、第４図は薄膜混成集積回路基板に形成され
た電極層の構成を拡大して示す模式断面図、第５図はマ
グネトロンスパッタリング装置で被着されたＮｉＣｒ−
Ａｕ電極層の特性を示す図である。 図中において、１，１１．２１は基板ホルダー、２．１
２゜１３はターゲット、３．１４．１５はシャツ−１４
，１６，１？ 、２２．３１は基板、２３は透孔、３３
は電極層、３４はＮｉＣｒ層、３５はＡｕ層を示す。 第１図 第２図 、第 ３ 図 第４図 第 ５ 図 （％ ） ｉＶｔ ／（ＮＬ＋ Ｃｒ ）
明するための模式図、第２図は本発明の一実施例に係わ
るマグネトロン・スパッタリング装置の概略を説明する
ための模式図、第３図は本発明の他の一実施例に係わる
マグネトロン・スパッタリング装置の概略を説明するた
めの模式図、第４図は薄膜混成集積回路基板に形成され
た電極層の構成を拡大して示す模式断面図、第５図はマ
グネトロンスパッタリング装置で被着されたＮｉＣｒ−
Ａｕ電極層の特性を示す図である。 図中において、１，１１．２１は基板ホルダー、２．１
２゜１３はターゲット、３．１４．１５はシャツ−１４
，１６，１？ 、２２．３１は基板、２３は透孔、３３
は電極層、３４はＮｉＣｒ層、３５はＡｕ層を示す。 第１図 第２図 、第 ３ 図 第４図 第 ５ 図 （％ ） ｉＶｔ ／（ＮＬ＋ Ｃｒ ）
Claims (2)
- （１） 回転又は反転動可能な筒状基板ホルダーの筒状
面に基板を取り付けし、該筒状面の内側に設けたスパッ
タリング用の第一のターゲットと該筒状面の外側に設け
たスパッタリング用の第二のターゲットとを用いて、同
一ベルジャ−内で２種のスパッタリング膜を該基板に被
着させることを特徴とする薄膜の形成方法。 - （２）前記ホルダー筒状面に前記基板の取り付は面の所
定部が露呈する透孔が明けてあり、前記第−及び第二タ
ーゲットを用いて、前記基板の表面と裏面の双方にスパ
ッタリング膜を被着させることを特徴とする特許 た薄膜の形成方法。 《３》前記ホルダー筒状面の内側と外側それぞれ前記基
板を取り付けし、該内側基板には前記第二のターゲット
にてスパッタリング膜を被着させ、該外側基板には前記
第一のターゲットにてスパッタリング膜を被着させるこ
とを特徴とする前記特許請求の範囲第１項に記載した薄
膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6605484A JPS60211068A (ja) | 1984-04-03 | 1984-04-03 | 薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6605484A JPS60211068A (ja) | 1984-04-03 | 1984-04-03 | 薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211068A true JPS60211068A (ja) | 1985-10-23 |
Family
ID=13304773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6605484A Pending JPS60211068A (ja) | 1984-04-03 | 1984-04-03 | 薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211068A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025336A1 (ja) * | 2004-08-30 | 2006-03-09 | Ulvac, Inc. | 成膜装置 |
| CN101845613A (zh) * | 2009-03-25 | 2010-09-29 | 鸿富锦精密工业（深圳）有限公司 | 溅镀装置 |
| CN101871091A (zh) * | 2009-04-25 | 2010-10-27 | 鸿富锦精密工业（深圳）有限公司 | 靶座结构 |
| JP2020517832A (ja) * | 2017-04-27 | 2020-06-18 | エヴァテック・アーゲー | 軟磁性多層堆積装置、製造の方法、および磁性多層体 |
-
1984
- 1984-04-03 JP JP6605484A patent/JPS60211068A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025336A1 (ja) * | 2004-08-30 | 2006-03-09 | Ulvac, Inc. | 成膜装置 |
| JPWO2006025336A1 (ja) * | 2004-08-30 | 2008-05-08 | 株式会社アルバック | 成膜装置 |
| JP4691498B2 (ja) * | 2004-08-30 | 2011-06-01 | 株式会社アルバック | 成膜装置 |
| US7967961B2 (en) | 2004-08-30 | 2011-06-28 | Ulvac, Inc | Film forming apparatus |
| DE112005002056B4 (de) | 2004-08-30 | 2021-09-23 | Ulvac, Inc. | Filmformungsvorrichtung |
| CN101845613A (zh) * | 2009-03-25 | 2010-09-29 | 鸿富锦精密工业（深圳）有限公司 | 溅镀装置 |
| CN101871091A (zh) * | 2009-04-25 | 2010-10-27 | 鸿富锦精密工业（深圳）有限公司 | 靶座结构 |
| JP2020517832A (ja) * | 2017-04-27 | 2020-06-18 | エヴァテック・アーゲー | 軟磁性多層堆積装置、製造の方法、および磁性多層体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102326746B1 (ko) | 액정 안테나 및 그 제조방법 | |
| US4016061A (en) | Method of making resistive films | |
| EP0591198B1 (en) | Method for coating a dielectric ceramic piece | |
| US3694699A (en) | Ceramic based substrates for electronic circuits with improved heat dissipating properties and circuits including the same | |
| US4031272A (en) | Hybrid integrated circuit including thick film resistors and thin film conductors and technique for fabrication thereof | |
| GB1424642A (en) | Layer circuits | |
| JPS60211068A (ja) | 薄膜の形成方法 | |
| US4113896A (en) | Method of manufacturing an electrically conductive contact layer | |
| US4285781A (en) | Metal support for an electronic component interconnection network and process for manufacturing this support | |
| US3609482A (en) | Bismuth titanate film capacitor and method of manufacture | |
| JPS58178903A (ja) | 導電性ペ−スト | |
| JPS58212940A (ja) | マイクロ波回路用基板およびその製造方法 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0136243B2 (ja) | ||
| CN111313855B (zh) | 一种新型谐振器组装方法 | |
| KR20050044083A (ko) | 어레이 타입 칩 부품의 외부전극 형성방법 | |
| JPS6132752A (ja) | セラミツクス回路板の製法 | |
| JPS62242324A (ja) | チツプコンデンサ− | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH04154104A (ja) | 積層セラミックコンデンサ | |
| JP2000306763A (ja) | 積層セラミックコンデンサとその製造方法 | |
| CN111584367B (zh) | 厚膜电路印刷用于半导体封装玻璃制作的方法 | |
| JPH08330105A (ja) | 電子部品 | |
| JP2000353931A (ja) | 電子部品及びその製造方法 | |
| JPH029457B2 (ja) |