JPS60206223A - 符号化回路 - Google Patents
符号化回路Info
- Publication number
- JPS60206223A JPS60206223A JP6154284A JP6154284A JPS60206223A JP S60206223 A JPS60206223 A JP S60206223A JP 6154284 A JP6154284 A JP 6154284A JP 6154284 A JP6154284 A JP 6154284A JP S60206223 A JPS60206223 A JP S60206223A
- Authority
- JP
- Japan
- Prior art keywords
- disparity
- state
- circuit
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 235000015115 caffè latte Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル通信号式におけるｍＢｎＢ符号変換
装置の符号化回路に関する◎ 〔従来技術〕 ｎビットワードのディスパリティというのは。
装置の符号化回路に関する◎ 〔従来技術〕 ｎビットワードのディスパリティというのは。
ｎビット中の“１”の数から“Ｏ＃の数をひき算したも
のである。従って、従来技術の一例として、アクプダウ
ンカウンタを用いて、′ １＃の時カウントアツプ Ｉ
Ｉ Ｏ＃の時カウントダウンさせることによりディスパ
リティをめ、デコードしてディスパリティ情報を得る方
法が考えらｎる◎従来の方式では、ｎビットワードに笈
換した後にカウンタ回路とデコード回路を用いてディス
パリティ情報を得るため、複雑なロジック回路が必要で
ある。
のである。従って、従来技術の一例として、アクプダウ
ンカウンタを用いて、′ １＃の時カウントアツプ Ｉ
Ｉ Ｏ＃の時カウントダウンさせることによりディスパ
リティをめ、デコードしてディスパリティ情報を得る方
法が考えらｎる◎従来の方式では、ｎビットワードに笈
換した後にカウンタ回路とデコード回路を用いてディス
パリティ情報を得るため、複雑なロジック回路が必要で
ある。
不発明の目的は、データセレクタに与えるステート情報
のもとになるディスパリティ情報を、几ＯＭの余剰ビッ
トに曹き込んでおくことにより、ディ符号化回路を提供
することにある。
のもとになるディスパリティ情報を、几ＯＭの余剰ビッ
トに曹き込んでおくことにより、ディ符号化回路を提供
することにある。
本発明の符号化回路は、入力さｎるｍビットワードに対
応してｎビットワード（ｎ、＞ｍ）の第一の集合から一
つのｎビットワードとそのディスパリティ情報を出力す
る第一のＲＯＭと、入力されるｍビットワードに対応し
てｎビットワードの第二の集合から一つのｎビットワー
ドとそのディスパリティ情報を出力する第二のＲＯＭと
、前記第一、第千のｆ’ＬＯＭから出力さｎる前記ディ
スノリティ情報に応じて前記第一、第二のＲＯＭから出
力さｎるｎビーットワードの一万を選択して出力するデ
ータセレクタとを有することｔｔｈ徴とする０〔従来例
〕 次に、５Ｂ６Ｂ符号変換装置の符号化回路を例にとり、
図面を参照しながら説明する。
応してｎビットワード（ｎ、＞ｍ）の第一の集合から一
つのｎビットワードとそのディスパリティ情報を出力す
る第一のＲＯＭと、入力されるｍビットワードに対応し
てｎビットワードの第二の集合から一つのｎビットワー
ドとそのディスパリティ情報を出力する第二のＲＯＭと
、前記第一、第千のｆ’ＬＯＭから出力さｎる前記ディ
スノリティ情報に応じて前記第一、第二のＲＯＭから出
力さｎるｎビーットワードの一万を選択して出力するデ
ータセレクタとを有することｔｔｈ徴とする０〔従来例
〕 次に、５Ｂ６Ｂ符号変換装置の符号化回路を例にとり、
図面を参照しながら説明する。
第１図に５Ｂ６Ｂ符号変換則を示す。ステート１（２ン
において、ディスパリティ＋２．（−２）の６ビツトワ
ードが出力さｎた後にステートを１から２（２から１）
へと変化させる０すなわち、符号化回路と、しては出力
さルた６ビツトワードのディスパリティを検出し、＋２
．−２の場合は次に出力する６ビツトワードのステート
を変化させることが必要である。
において、ディスパリティ＋２．（−２）の６ビツトワ
ードが出力さｎた後にステートを１から２（２から１）
へと変化させる０すなわち、符号化回路と、しては出力
さルた６ビツトワードのディスパリティを検出し、＋２
．−２の場合は次に出力する６ビツトワードのステート
を変化させることが必要である。
第２図は５Ｂ６Ｂ符号変換装置の従来の符号化回路の一
例のブロック図を示す。入力端子２０に与えらまた５ビ
ツトワードはＲＯＭ２１によって６ビツトワードに変換
さ几る。変換さｎた６ビツトワードはデータセレクタ２
２とディスパリティ検出回路２３に入力さｎる。ディス
パリティ検出回路２３からはディスパリティ情報２６が
出力さｎ１デコ一ド回路２４にてデコードさｎ１現在の
ステート情報２８と比較さル新しいステート情報２７と
なシ出力される。その後ステート記憶回路２５でラッチ
さｎ１ステート慣報２８４！してデータセレクタ２２に
入力さｆｌる。データセレクタ２２では、入力さ几たス
テート情報２８に対応したデータを出力２９に出力する
。
例のブロック図を示す。入力端子２０に与えらまた５ビ
ツトワードはＲＯＭ２１によって６ビツトワードに変換
さ几る。変換さｎた６ビツトワードはデータセレクタ２
２とディスパリティ検出回路２３に入力さｎる。ディス
パリティ検出回路２３からはディスパリティ情報２６が
出力さｎ１デコ一ド回路２４にてデコードさｎ１現在の
ステート情報２８と比較さル新しいステート情報２７と
なシ出力される。その後ステート記憶回路２５でラッチ
さｎ１ステート慣報２８４！してデータセレクタ２２に
入力さｆｌる。データセレクタ２２では、入力さ几たス
テート情報２８に対応したデータを出力２９に出力する
。
第３図は本発明の符号化回路の実施例を示している。従
来の回路に比べ、ディスパリティ検出回路が不必要とな
っておシ、簡単な構成にて従来と同等な機能を具備して
いる。
来の回路に比べ、ディスパリティ検出回路が不必要とな
っておシ、簡単な構成にて従来と同等な機能を具備して
いる。
Ｒ，０Ｍ３１から出力さｎるディスパリティ情報３５と
して、次のデータｔ−ＲＯＭ３１に書き込んで２く。す
なわち、ディスパリティ＠０”の符号のとき、データ′
″０＃を、ディスパリティ１＋２１″″−２”の符号の
ときデータ１１１１８を書き込んでおく。ただし、ＲＯ
Ｍ２１の２つのＢ、ＯＭのうち、ひとつはステート１用
、もうひとつはステート２用である。
して、次のデータｔ−ＲＯＭ３１に書き込んで２く。す
なわち、ディスパリティ＠０”の符号のとき、データ′
″０＃を、ディスパリティ１＋２１″″−２”の符号の
ときデータ１１１１８を書き込んでおく。ただし、ＲＯ
Ｍ２１の２つのＢ、ＯＭのうち、ひとつはステート１用
、もうひとつはステート２用である。
不発明にエルは、簡単かつ安価なｍＢｎＢ符号袈換回路
の符号化回路が実現できるという効果がある。
の符号化回路が実現できるという効果がある。
第１図は周知の５Ｂ５Ｂ符号変換則を示す状態遷移図、
第２図は従来の５Ｂ６Ｂ符号化回路を示すブロック図、
第３図は本発明の実施例を示すブロック図である。 ２０・・・・・・入力端子、２１・・・・・・符号化用
几ＯＭ。 ２２・・・・・・データセレクタ、２３・・・・・・デ
ィスパリティ検出回路％２４・・・・・・デコード回路
、２５・・・・・・ステート記憶回路、２６・・・・・
・ディスパリティ情報出力、２７・・・・・・ステート
出力、２８・・・・・・ラッテステート情報出力、２９
・・・・・・出力端子％３０・・・・・・入力端子、３
１・・・・・・符号化用ＲＯＭ、３２・・・・・・デー
タセレクタ、３３・・・・・・デコード回路、３４・・
・・・・ステート記憶回路、３５・・・・・・ディスパ
リティ情報出力、３６・・・・・・ステート出力、３７
・・・・・・ラッチステート情報出力、３８・・・・・
・出力端子。 争 ＩＶ 子２＠ −３１ １
第２図は従来の５Ｂ６Ｂ符号化回路を示すブロック図、
第３図は本発明の実施例を示すブロック図である。 ２０・・・・・・入力端子、２１・・・・・・符号化用
几ＯＭ。 ２２・・・・・・データセレクタ、２３・・・・・・デ
ィスパリティ検出回路％２４・・・・・・デコード回路
、２５・・・・・・ステート記憶回路、２６・・・・・
・ディスパリティ情報出力、２７・・・・・・ステート
出力、２８・・・・・・ラッテステート情報出力、２９
・・・・・・出力端子％３０・・・・・・入力端子、３
１・・・・・・符号化用ＲＯＭ、３２・・・・・・デー
タセレクタ、３３・・・・・・デコード回路、３４・・
・・・・ステート記憶回路、３５・・・・・・ディスパ
リティ情報出力、３６・・・・・・ステート出力、３７
・・・・・・ラッチステート情報出力、３８・・・・・
・出力端子。 争 ＩＶ 子２＠ −３１ １
Claims (1)
- 入力さルるｍビットワードに対ルしてｎビットソード（
ｎ＞ｍ）の第１の集合から一つのｎビットワードとその
ディスパリティ情報を出力する第一のＲＯＭと、入力さ
ｎ；ｂｍビットワードに対応してｎビットワードの第二
の集合から一つのｎビットワードとそのディスパリティ
情報を出力する第二のＲ，ＯＭと、前記第一９ｗＪ二の
ＲＯＭから出力される前記ディスパリティ情報に応じて
前記第一、第二のＲＯＭから出力さｎるｎビットワード
の一万ヲ選択して出力するデータセレクタとを有するこ
とを特徴とする符号化回路◎
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154284A JPS60206223A (ja) | 1984-03-29 | 1984-03-29 | 符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154284A JPS60206223A (ja) | 1984-03-29 | 1984-03-29 | 符号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206223A true JPS60206223A (ja) | 1985-10-17 |
Family
ID=13174102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6154284A Pending JPS60206223A (ja) | 1984-03-29 | 1984-03-29 | 符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03243042A (ja) * | 1989-10-30 | 1991-10-30 | Internatl Business Mach Corp <Ibm> | シリアル・リンクを介してコマンドを伝送する方法 |
-
1984
- 1984-03-29 JP JP6154284A patent/JPS60206223A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03243042A (ja) * | 1989-10-30 | 1991-10-30 | Internatl Business Mach Corp <Ibm> | シリアル・リンクを介してコマンドを伝送する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333006B1 (ko) | 서브-레인징아날로그-디지탈변환기 | |
| TW294862B (ja) | ||
| JP3339539B2 (ja) | デジタル変調装置、その方法及び記録媒体 | |
| JPS6192476A (ja) | チヤンネル符号化方法 | |
| JPS58119273A (ja) | 符号器 | |
| TW463468B (en) | Device for encoding N-bit source words into corresponding M-bit channel words and decoding M-bit channel words into corresponding N-bit source words | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| US5208834A (en) | Lexicographical encoding and decoding of state-dependent codes | |
| US5583503A (en) | Analog/digital converter | |
| JPS60206223A (ja) | 符号化回路 | |
| US6438728B1 (en) | Error character generation | |
| JPS6180917A (ja) | 符号化回路 | |
| US4231023A (en) | Binary to ternary converter | |
| US3400389A (en) | Code conversion | |
| JPS63209325A (ja) | ｎビツトｍビツト符号変換制御方式 | |
| JPH1185467A (ja) | 選別方法および選別回路 | |
| JPS62286334A (ja) | エラ−検出回路 | |
| JPH0241214B2 (ja) | ||
| JP2536490B2 (ja) | ランレングス符号化装置 | |
| JPH0410716A (ja) | ハフマン符号の復号回路 | |
| JP2001308707A (ja) | パルスエンコード型ａ／ｄ変換器 | |
| JPS5961340A (ja) | 積分値符号変換回路 | |
| JPH03104319A (ja) | 誤り検出回路 | |
| JPS5851616A (ja) | 直並列変換方式 | |
| JPH0420530B2 (ja) |