[go: up one dir, main page]

JPS60202477A - Display unit - Google Patents

Display unit

Info

Publication number
JPS60202477A
JPS60202477A JP59059992A JP5999284A JPS60202477A JP S60202477 A JPS60202477 A JP S60202477A JP 59059992 A JP59059992 A JP 59059992A JP 5999284 A JP5999284 A JP 5999284A JP S60202477 A JPS60202477 A JP S60202477A
Authority
JP
Japan
Prior art keywords
display
video signal
data
screen
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59059992A
Other languages
Japanese (ja)
Inventor
法田 雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59059992A priority Critical patent/JPS60202477A/en
Publication of JPS60202477A publication Critical patent/JPS60202477A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCRTコントローラ等の表示映像信号を表示す
る表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device for displaying a display video signal such as a CRT controller.

従来例の構成とその問題点 CRT(陰極線管)ディスプレイに表示を行う場合、画
面の走査に同期してリフレッシュメモリの内容を順次読
み出し、これを映像信号に変換する必要がある。これら
の動作を行うCRTコントローラを用いた従来の表示装
置を第1図に示す。
Conventional Structure and Problems When displaying on a CRT (cathode ray tube) display, it is necessary to sequentially read out the contents of a refresh memory in synchronization with screen scanning and convert them into video signals. A conventional display device using a CRT controller that performs these operations is shown in FIG.

CRTコントローラ101は画面の走査に同期して画面
表示位置に対応したアドレス信号をライン102を介し
てリフレッシュメモリ103に供給する。リフレッシュ
メモリ103は相当するアドレスの表示データをライン
104を介してCRTコントローラ101に供給する。
CRT controller 101 supplies an address signal corresponding to the screen display position to refresh memory 103 via line 102 in synchronization with screen scanning. Refresh memory 103 supplies display data at the corresponding address to CRT controller 101 via line 104.

CRTコントローラ101は表示データの内容に応じて
表示映像信号を生成し、ライン106を介してCRT1
o6に供給している。本従来例では、表示データは画面
8ドツトの表示に対して16ビツトを使用し、8ピツト
でドツトパターンを、他の8ピツトでドツトの色を表現
している。画面表示との関係と第2図に示す。
The CRT controller 101 generates a display video signal according to the content of display data, and outputs the signal to the CRT 1 via a line 106.
It is supplied to o6. In this conventional example, the display data uses 16 bits for displaying 8 dots on the screen, with 8 pits representing the dot pattern and the other 8 pits representing the color of the dots. The relationship with the screen display is shown in FIG.

画面表示に対応したアドレスによってリフレッシュメモ
リ201から読み出されたパターンデータ202によっ
て表示パターンを示し、カラーデー≧り203によって
ドツトの色を示す。カラーデー1+ :I +7203の上位4ピツトでパターンデータの”1”の
ドツトの色を示し、下位4ビツトでパターンデータの”
0”のビットの色を示している。図示した例では、o1
00”により赤、1oOo”により緑を示し、CRTの
表示画面204には206のようなドツトの表示が現れ
る。但し、Rは赤、Gは緑を示している。
The display pattern is indicated by pattern data 202 read from the refresh memory 201 at an address corresponding to the screen display, and the color of the dot is indicated by color data 203. Color day 1+: The upper 4 bits of I+7203 indicate the color of the "1" dot in the pattern data, and the lower 4 bits indicate the color of the "1" dot in the pattern data.
0" bit color. In the illustrated example, o1
00'' indicates red, 1oOo'' indicates green, and a dot display such as 206 appears on the display screen 204 of the CRT. However, R indicates red and G indicates green.

この従来例では、CRTコントローラを使用することに
より非常に単純な回路構成となっているが、画面構成す
なわち画面のドツト数、ドツトの色の指定方法、リフレ
ッシュメモリとの対応関係等はCRTコントローラの機
能により限定されている。
This conventional example has a very simple circuit configuration by using a CRT controller, but the screen configuration, ie, the number of dots on the screen, the method of specifying the color of the dots, the correspondence with refresh memory, etc. Limited by functionality.

発明の目的 本発明は、CRTコントローラの機能によって限定され
た表示以外に多様な構成の表示を行うことのできる表示
装置を提供することにある。
OBJECTS OF THE INVENTION An object of the present invention is to provide a display device capable of displaying various configurations in addition to the display limited by the functions of a CRT controller.

発明の構成 本発明による表示装置は副表示映像信号を生成する生成
回路を設け、CRTコントローラで生成される表示デー
タのみならず上記副表示映像信号をも表示できるように
した手段を設けたものである。
Structure of the Invention A display device according to the present invention is provided with a generation circuit for generating a sub-display video signal, and is provided with means capable of displaying not only the display data generated by the CRT controller but also the sub-display video signal. be.

実施例の説明 以下に本発明の実施例について説明する。第3図におい
て、CRTコントローラ301は画面の走査に同期して
画面表示位置に対応したアドレス信号をライン302を
介してリフレッシュメモリ303に供給する。リフレッ
シュメモリ303は相当するアドレスの表示データをラ
イン304を介してCRTコントローラ301に供給す
る。副表示映像信号生成回路305はリフレッシュメモ
I7303から読み出された表示データをとり込み、副
表示映像信号を生成し、ライン306に出力する。CR
Tコントローラ301は表示データの内容に応じて表示
映像信号を生成し、ライン307に出力する。切換回路
308は表示映像信号307か副表示映像信号306の
いずれかを選択し、CRT309に供給する。
DESCRIPTION OF EMBODIMENTS Examples of the present invention will be described below. In FIG. 3, a CRT controller 301 supplies an address signal corresponding to a screen display position to a refresh memory 303 via a line 302 in synchronization with screen scanning. Refresh memory 303 supplies display data at the corresponding address to CRT controller 301 via line 304. The sub-display video signal generation circuit 305 takes in the display data read from the refresh memo I 7303, generates a sub-display video signal, and outputs it to the line 306. CR
The T controller 301 generates a display video signal according to the content of display data and outputs it to a line 307. The switching circuit 308 selects either the display video signal 307 or the sub-display video signal 306 and supplies it to the CRT 309 .

表示映像信号生成回路306で生成される信号の表示も
可能となる。
It is also possible to display signals generated by the display video signal generation circuit 306.

以下にさらに具体的な実施例について説明する。More specific examples will be described below.

第4図に本実施例のブロック図を示す。CRTコントロ
ーラ401は、画面の走査に同期してリフレッシュメモ
リ402に画面表示に応じたアドレス信号をライン40
3を介して読み出し、ストローブ信号をライン404を
介して供給し、8ビツトのデータバス405を通じて読
み出された表示データによって表示映像信号420を生
成する。
FIG. 4 shows a block diagram of this embodiment. The CRT controller 401 sends an address signal corresponding to the screen display to the refresh memory 402 on line 40 in synchronization with the scanning of the screen.
3, a strobe signal is provided via line 404, and the display data read out via 8-bit data bus 405 generates a display video signal 420.

前述した従来例と同様にライン420には表示映像信号
の8ドツトの表示に対してパターンデータ8ビツトと色
データ8ビツトの18ビツトの表示データが8ビツトず
つ2回に分けて読み出される。
As in the prior art example described above, 18-bit display data of 8-bit pattern data and 8-bit color data is read out in two parts, 8 bits each, on line 420 for the 8-dot display of the display video signal.

406と407は2個の8ビツトラツチで、アドレス信
号403と読み出しストローブ404をもとにタイミン
グ回路408が生成し、ライン4o9゜れた16ビツト
の表示データ8ビツトずつ取り込む。取り込まれた表示
データは、ライン411を介してロード信号によってシ
フトレジスタ412にロードされ、発振器413からラ
イン414を介して出力されるシフトクロックによって
シフトアウトされる。このシフトクロックは分周器41
6によって2分周され、CRTコントローラ401のド
ツトクロックとなっている。シフトレジスタ412から
ライン416にシフトアウトされた表示データは映像信
号出力回路416によって副表示映像信号に変換され、
ライン417に出力される。切換回路418はライン4
20に出力された表示映像信号とライン417に出力さ
れた副表示映像信号のいずれかを選択し、CRT419
に供給している。
406 and 407 are two 8-bit latches, which are generated by a timing circuit 408 based on an address signal 403 and a read strobe 404, and take in 8 bits of 16-bit display data from line 4o9°. The captured display data is loaded into shift register 412 by a load signal on line 411 and shifted out by a shift clock output from oscillator 413 on line 414. This shift clock is the frequency divider 41
The frequency is divided by 2 by 6 and becomes the dot clock of the CRT controller 401. The display data shifted out from the shift register 412 to the line 416 is converted into a sub-display video signal by the video signal output circuit 416,
It is output on line 417. Switching circuit 418 is line 4
Select either the display video signal output to line 20 or the sub display video signal output to line 417, and
is supplied to.

本実施例では、CRTコントローラ401の8ビツト分
の時間に読み出された16ドツトのデータを、CRTコ
ントローラ401のドツトクロッ1−りの2倍の周波数
のクロックでシフトアウトするトと色データ時間に読み
出された8ビツトのデータを合せて16ドツトの表示を
行うことができる。
In this embodiment, 16 dots of data read out during the 8-bit time of the CRT controller 401 are shifted out using a clock with twice the frequency of the dot clock of the CRT controller 401, and the color data time is shifted out. A total of 16 dots can be displayed using the read 8-bit data.

ただし、従来ドツトの色の表現に用いていたりフレッシ
ュメモリパターンの表現に利用するため、色の表現はで
きない。第6図は第2図の従来例と同じ表示データの場
合のデータと画面表示の関係を示すもので、データ″1
”で白(W)をデータ”0”で黒(B)を表現している
。画面表示に対応したアドレスによってリフレッシュメ
モリ501から読み出されたパターンデータ502と色
データ503を合せてパターンデータとして用い、従来
例の2倍の周波数のクロックをドツトクロックとするこ
とにより、画面504の従来例と同一の表示位置に60
5のような表示が現れる。
However, since it is conventionally used to express the color of dots or fresh memory patterns, it cannot express colors. Figure 6 shows the relationship between data and screen display when the display data is the same as the conventional example shown in Figure 2.
" represents white (W), and data "0" represents black (B). The pattern data 502 and color data 503 read from the refresh memory 501 by the address corresponding to the screen display are combined as pattern data. By using a clock with twice the frequency of the conventional example as a dot clock, the 60 MHz clock is displayed at the same display position on the screen 504 as in the conventional example.
A message like 5 will appear.

以上のように本実施例では、CRTコントローラの外部
に主にラッチ、シフトレジスタで構成される副表示映像
信号生成回路を設けることにより画面表示のドツトの密
度を2倍にすることができる。
As described above, in this embodiment, the density of dots displayed on the screen can be doubled by providing a sub-display video signal generation circuit mainly composed of latches and shift registers outside the CRT controller.

また上記実施例以外に、例えば取り込まれた16ビツト
のデータを再構成し、パターンデータ4ビツト、色デー
タ12ピツトとして使用することにより、表現できる色
数を増加させることも可能である。
In addition to the above embodiment, it is also possible to increase the number of colors that can be expressed by, for example, reconstructing the captured 16-bit data and using it as 4-bit pattern data and 12-bit color data.

発明の効果 上記実施例より明らかなように本発明によれば、CRT
コントローラの外部に比較的簡単な回路を付加すること
により多様な表示構成をとることが可能となり、産業上
、極めて有用である。
Effects of the Invention As is clear from the above embodiments, according to the present invention, CRT
By adding a relatively simple circuit to the outside of the controller, it becomes possible to take a variety of display configurations, which is extremely useful industrially.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の表示装置のブロック図、第2図はその画
面表示状態を示す図、第3図は本発明の一実施例による
表示装置のブロック図、第4図はより具体的な構成を示
す同ブロック図、第6図は画面表示状態を示す図である
。 301・・・・・・CRT:7ントローラ、3o3・・
・・・・リフレッシュメモリ、305・・・・・・副表
示映像信号生成回路、418・・・・・・切換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名菓 
1 図 第 2 図 20/ 第5図 50/ 手続補正書 昭和59年 7 月23日 字 特許庁長官殿 1事件の表示 昭和59年特許願第 59992号 2発明の名称 表示装置 3補正をする者 事件との関係 特 許 出 願 人 任 所 大阪府門真市大字門真1006番地名 称 (
582)松下電器産業株式会社代表者 山 下 俊 彦 4代理人 〒571 住 所 大阪府門真市大字門真1006番地松下電器産
業株式会社内 6、補正の内容 (1)明細書第6頁第6行目の「介して読み出し、」を
[介して供給し、読み出し」に補正します。 (呻 同第5頁第13行目の「18ビツト]を「16ビ
ツト」に補正し1す。 (場 同第5頁第19行目の「表示データ8ビツト」を
[表示データを8ビツト]に補正します。 (4)同第6頁第8行目の[416]を「421」に補
正します。 (6)図面第4図を別紙の通り補正します〇第4図 20
FIG. 1 is a block diagram of a conventional display device, FIG. 2 is a diagram showing its screen display state, FIG. 3 is a block diagram of a display device according to an embodiment of the present invention, and FIG. 4 is a more specific configuration. FIG. 6 is a block diagram showing the screen display state. 301...CRT: 7 controller, 3o3...
... Refresh memory, 305 ... Sub-display video signal generation circuit, 418 ... Switching circuit. Name of agent: Patent attorney Toshio Nakao and one other name
1 Figure 2 Figure 20 / Figure 5 50 / Procedural amendment dated July 23, 1980 Mr. Commissioner of the Japan Patent Office 1 Indication of the case Patent application No. 59992 of 1988 2 Name display device of the invention 3 Person making the amendment Relationship to the incident Patent application Person name 1006 Kadoma, Kadoma City, Osaka Prefecture Name (
582) Matsushita Electric Industrial Co., Ltd. Representative: Toshihiko Yamashita 4 Agent Address: 6, Matsushita Electric Industrial Co., Ltd., 1006 Oaza Kadoma, Kadoma City, Osaka Prefecture Contents of amendment (1) Specification, page 6, line 6 Correct "read out through," to "supply through and read out." (Moan) Correct "18 bits" on the 13th line of page 5 to "16 bits" and change it to 1. ]. (4) Correct [416] on page 6, line 8 of the same page to "421". (6) Correct figure 4 of the drawing as shown in the attached sheet〇Figure 4 20

Claims (1)

【特許請求の範囲】[Claims] 画面表示データを記憶するリフレッシュメモリと、画面
の走査に同期して前記リフレッシュメモリから表示デー
タを読み出し表示映像信号を生成するCRT(陰極線管
)コントローラと、前記CRTコントローラが前記リフ
レッシュメモリから読み出した前記表示データを取り込
み、副表示映像信号を生成する副表示映像信号生成回路
とを有することを特徴とする表示装置。
a refresh memory that stores screen display data; a CRT (cathode ray tube) controller that reads display data from the refresh memory in synchronization with screen scanning and generates a display video signal; A display device comprising: a sub-display video signal generation circuit that captures display data and generates a sub-display video signal.
JP59059992A 1984-03-27 1984-03-27 Display unit Pending JPS60202477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59059992A JPS60202477A (en) 1984-03-27 1984-03-27 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59059992A JPS60202477A (en) 1984-03-27 1984-03-27 Display unit

Publications (1)

Publication Number Publication Date
JPS60202477A true JPS60202477A (en) 1985-10-12

Family

ID=13129168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59059992A Pending JPS60202477A (en) 1984-03-27 1984-03-27 Display unit

Country Status (1)

Country Link
JP (1) JPS60202477A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190995A (en) * 1981-05-20 1982-11-24 Mitsubishi Electric Corp Display indicator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190995A (en) * 1981-05-20 1982-11-24 Mitsubishi Electric Corp Display indicator

Similar Documents

Publication Publication Date Title
JPH0222957B2 (en)
JPH02220128A (en) Display controller
JPS60202477A (en) Display unit
JPS58199387A (en) Image display
JPH0331993Y2 (en)
JPS604988A (en) Image display
JPS60114896A (en) Dispaly circuit
JPS60236773A (en) Output device
JPS59218494A (en) color CRT display device
JPS6048080A (en) Image display system
JPS61213897A (en) Image display unit
JPS61250684A (en) Character display controller
JPH0379165A (en) Synchronous signal generation circuit
JPH0548667B2 (en)
JPS5844487A (en) Image display
JPS60169685U (en) multicolor character display device
JPS61173296A (en) Image display unit
JPS6078478A (en) Character display
JPH0311473B2 (en)
JPS62202696A (en) TV signal generator
JPS62192794A (en) Image synthetic display unit
JPS6319980A (en) Image display device
JPS6364089A (en) Character pattern generation system
JPS61107288A (en) Image memory system
JPH0224783A (en) Image display device