[go: up one dir, main page]

JPS60198945A - 符号識別器 - Google Patents

符号識別器

Info

Publication number
JPS60198945A
JPS60198945A JP59053521A JP5352184A JPS60198945A JP S60198945 A JPS60198945 A JP S60198945A JP 59053521 A JP59053521 A JP 59053521A JP 5352184 A JP5352184 A JP 5352184A JP S60198945 A JPS60198945 A JP S60198945A
Authority
JP
Japan
Prior art keywords
code
circuit
pulse
output
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59053521A
Other languages
English (en)
Inventor
Masatoshi Ogawa
正俊 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59053521A priority Critical patent/JPS60198945A/ja
Publication of JPS60198945A publication Critical patent/JPS60198945A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、伝送される符号系列自体から伝送符号をサ
ンプリングするに供する符号サンプリングパルスを発生
し、伝送符号を識別すると共に前記サンプリングパルス
が前記符号系列に正しく同期しているか否かを検出する
同期(佳ずれ検出機能をも有した符号識別器に関する。
〔発明の技術的背景とその問題点〕
一般に、伝送された符号を識別するためには、伝送符号
をサンプリングするための符号サンプリングパルスが必
要とされる。
この符号サンプリングパルスを得る方式は、外部タイミ
ング方式と自己タイミン/ (5elf timing
)方式とに大別される。前者の方式は、伝送符号と同一
?伝送系に周波数多重或は時分割多重で挿入されたタイ
ミング信号を再生する方式でちゃ、後者の方式は伝送さ
れる符号自体から、符号サンプリングのためのクロック
周波数成分を再生抽出する方式である。両者を比較する
と伝送符号と9位相偏差が生じにくい点及び回路が簡単
な点等で、自己タイミングの方が外部タイミングに比べ
有利である。
□ 自己タイミングによる符号サンプリングのため紀 の符号サンプリングの代表的な例としてPLL(Pli
aseLocked Loop)を用いた符号識別器が
あげられる。
このような、符号識別器は例えば、搬送波デジタル伝送
方式に使用される受像装置の一例として、SHg衛星放
送の音声伝送方式である4相DP 5K(Differ
ential P#ase 5hift Keying
)変調波を同−期検波してデジタルデータを復調する復
調器がある。4相D P S Kは、ある符号を表わす
搬送波の位相を、その1つ前の符号を表わす位相を基準
としてそれから定められた量だけ変化させる方式で差動
位相変調方式と呼ばれ、2ビツトの符号の組合せの4種
類がそれぞれ4つの位相のうちの1つに対応する。この
1つの位相に対応する2ビツトはダイビット七呼ばれ、
このグイビットを誤まシなくサンプリングし識別再生す
ることが正確な復調をする上で必要とされる。
ここで、伝送符号の識別再生とは5例えば4相DPSK
信号を同期検波により復調し、た信号が、識別レベルに
対する高低を判別し、その結果に基づいて波形を整形し
て送出する作用をいう。このとき最適なタイミングで識
別することが要求される。
このタイミングは、符号量干渉が最っとも少ない時点で
行なう必要がある。この符号量干渉は。
受信波を所定期間毎に水平掃引させて観測した波形でア
イパターンとして観測される。第1図は、このアイパタ
ーンを示す特性図であり、符号量干渉や位相ジッタがあ
るとアイパターンの開口は狭くなる。即ち、符号誤りの
原因である符号量干渉や位相ジッタがあると正しい符号
のサンプリングが行なわれない。従って、伝送符号の識
別はアイパターンの1ポロが大きい時点で行なわなけれ
ばならない。
ところで、上記のPLLを用いた符号識別器においては
、S′HF衛星放送のように降雨等の原因によシC/N
 (受信電力対雑音電力化)が劣化してしまう系の場合
には信号が雑音に埋もれて同期はずれを生じることがあ
る。この状態では伝送データとサンプリングパルスの位
相関係が不安定となり、デジタルデータの復調が正しく
行われなくなる。
そこで一般にはPLLを用いた符号識別器に同期はずれ
検出機能を付加することにより、同期はずれを検出した
後は正しい同期状態に復帰する他識別動作全停止する等
の方策がとられている5第2図は1例えば4相DPSK
の復調に供する同期はずれ検出機能を備えた自己タイミ
ングによる符号サンプリングのための符号識別器の従来
例を示す。
第2図に示す符号識別器では、端子T1に復調信号10
1が印加され、リミッタ】を介し、このリミッタ1の出
力102は位相検波器2に供給される。
位相検波器2の出力は、低域通過フィルタ3t−介し電
圧制御型発振器4を制御する。この電圧制御型発振器4
の出力104は、上記位相検波器2及び移相器5に供給
される。上記位相検波器2.低域通過フィルタ3.電圧
制御型発振器4で構成されるPLL回路によI)、到来
データに位相同期し7’):電圧制御型発振器4の出力
は、移相器5により移相された後、到来データをラッチ
するラッチ回路6のラッチパルス105として用いられ
る。即ち、到来した伝送符号データは、上記PLLKよ
って自己タイミングによる符号として得られる移相器5
の出力105によって2ツチされ符号識別がなされる。
以上の符号識別動作を第3図に示す波形図を用いて更に
説明するに、第3図(a)は伝送された送信符号を示し
、この送信符号は伝送系の周波数特性に依存し高域周波
数成分が著しく減衰された信号として第3図(b)に示
すような同期検波信号を得る。
そして、この同期検波された復調信号は、上記リミッタ
1を介して位相検波器2に供給される。この位相検波器
2によシ到来データに位相同期したクロック信号104
が得られ、このクロック信号1.04が移相回路5によ
って移相され、データをサンプリングするサンプリング
クロック105が第3図(C)に示すタイミングで得ら
れる。そして、上記到来データを同期検波して得た信号
(第3図(b))は、上記第31ffl (c) VC
示すタイミングでラッチ回路6にラッチされる。この結
果ランチ回路6の出力には、第3図(d)に示す伝送さ
れたPCM符号106ヲ出力端子T2に得る。
この場合において、上記同期検波信号全サンプリングす
るタイミングは、アイパターンの開口率の大きい部分で
なされなければ、符号識別に誤まりを生ずることは上述
した通シである。
次に同期はずれ検出(良能について説明するっ移相器5
が出力するサンプリングクロック105はリミッタ1の
出力102と共に位相検波器7に供給される。この位相
検波器7の出力波形を第4図に示す。5 、i IM 
(a)は正常動作時のPI、Lにおける位相検波!!1
2の出力波形であり、同図(b)は上記位相検波器7の
出力波形である。ここで横軸θはリミッタ1の出力信号
と電圧制御発振器4との位相差であり、π/2位相で同
期するように制御極性が選ばれている。したがって、位
相検波器7の出力信号107ヲ低域通過フィルタ8f:
介して比較器9において基準バイアス10(第4図(b
)に示す破@)と比較することによシ、同期はずれ検出
信号109ヲ端子T3に得る。この場合同期はずれ検出
信号109は同期状態で「1」、非同期状態で「0」と
なる。
さて、上記符号の識別再生においては、再生回路自体が
理想的な動作をするとしても、伝送系にて生じた雑音の
重畳あるいは位相ジッタ等によシ本来「1」と識別され
るべき符号が「0」に、まトO」が「1」と誤まって識
別されることがある。この誤る。符号誤9率は符号識別
器の性能を評価する一つの基準となるもので、符号誤り
率が小さい程、優れた符号識別器といえる。
ここで、上記識別器に雑音が重畳され符号識別に問題と
なる場合を考えると、一番問題となるのは、従来符号の
識別は一つの符号データに対しタイミングパルス例よっ
て決まる瞬時サンプルにより識別するたぬ、当該符号サ
ンプル瞬時に周期の短かいインパルス性の雑音が重畳さ
れると符号識別に誤動作が発生する点である。即ち、伝
送符号のピットレートよりも短かい周期のインパルス雑
音が符号識別時である符号サンプル時以外に発生した場
合には問題はないが、符号識別時にパルス性雑音が到来
すると符号識別に誤動作全土じ、正しい伝送符号の復調
がなされないという問題が発生する7 と述の符号識別時に、Z−ける識別器l1Ib作の原因
となるパルス性雑音を除去するためには低域通過フィル
ターを用いて周波数帯域制限を行々うが、この場合にお
いて狭帯域にし過ぎると、通過波形の立ち上り或は立ち
下が、りの特性が緩慢となり次の識別時点における識別
動作に影響を与え、符号量干渉が発生しアイパターンの
開口が狭くなり識別FJI 動作を生じる。また、フィ
ルターには位相特性であり、これにより信号が遅延歪を
うけ符号誤り率が劣化する。従って、符号識別の誤動作
を抑屯するには、フィルタの最適化が重要であるが、こ
れを満足するには位相等化回路や遅延等化器が必要とさ
れ非常に困難を伴なう。
また、同期はずれ検出においても従来の方式では基準バ
イアス10の安定度が間粗となり、′「「源電圧ドリフ
ト対策を講する必要がある。さらに同期はずれ状態の検
出だけでなく、残留位相誤差が漸増して行き同期はずれ
に到る過度的状態を従来の方法によシ検出するには、さ
らに厳密な基準バイアス10の設定ならびに低域通過フ
ィルタ8の設定が要求され、これらを実現することは中
々に困難なことであった。
〔発明の目的〕
この発明は、上述してきた問題点に鑑み成されたもので
、符号識別の誤動作が軽減され、かつ同期(はずれ検出
を安定に、しかも多段階に設定し得る符号識別器を提供
することを目的とする5〔発明の概要〕 この発明においては、符号識別にあたシ、識別すべきピ
ッ)K対して複数回の符号サンプルを行ない、これら数
点の符号サンプリングによって当該ピントの識別を行な
うことにより符号識別誤動作を軽減し符号識別の性能を
向上する5″!、た、当該ビットに対する符号サンプル
を複数回行なった後に符号識別を行なうので、符号識別
が確実になるとともに、これにともない雑音に対する積
分動作がなされる。
さらに前記1ビット当シ複数回行われる符号サンプルの
結果を複数ピットに渡シ任意に設定し得る同期けずれ検
出基準データと比較し、両者の一致回数が所定値以上と
なったときに同期けずれ検出信号全発生させることによ
り、安定した同期はずれ検出を行うものである。
〔発明の実施例〕
第5図は、この発明の係る符号識別器の一実施例を示す
回路図であり、前述の第2図と同一機能を有する部分に
ついては同一符号を付しその説明を省略する。
第5図において、識別すべき符号データは、端子T□。
に印加され、リミッタ1によって識別符号はリミッタ作
用をうけラッチ回路6に供給される。
また、リミッタ1の出力はP L L回路口に供給され
る。PLL回路Uは位相検波器】11.低域通過フィル
タ112.電圧制御発振器113.および分周器114
よシ構成されており、電圧制御発振器113はリミッタ
1の出力信号201に同期し、かつこれのn倍(本実施
例では5倍)の周波数を有するクロックパルス202を
出力する。この単位識別符号期間の5倍のクロックパル
ス202はリミッタ1の出力信号201をラッチするラ
ッチパルスとしてラッチ回路6に供給される。ラッチ回
路6の出力203はアンド回路12に供給され、アンド
回路12の出力204は(n+z、)進(本実施例では
6進)カウンタ13のクロックパルスとして供給される
一方、6進カウンタ13のリセット端にはタイミングパ
ルス発生回路14の出力するリセットパルス205が供
給される。このリセットパルス205は単位識別信号の
前縁部パルスであシ、電圧制御発振器113の出力する
クロックパルス202を115分周する分周r?!11
4の出方206の供給を受けタイミングパルス発生回路
14が出力するものである。
6進カウンタ13の出力する計数結果である3ビットデ
°−夕207はう・ツチ回路15に供給され。
前記タイミングパルス発生回路14の出力するラッチパ
ルス208によシラッチされる。このラッチ回路15の
出力するラッチデータ209は多数決判定回路16に供
給される。多数決判定回路16は供給されるラッチデー
タ209 ’にタイミングパルス発生回路14の出力す
る単位識別符号の後縁部パル/X、210 Kl”ラッ
チパルスとしてラッチし、前記ラッチデータ209のM
SBを識別符号結果信号211として出力端子T2oに
出力する。
上述の如く第5図に示す符号識別器では、単位識別符号
に対して複数回サンプリングを行ない、との稜、この複
数回のサンプリング結果に基づN符号識別を行々ってい
る。この動作を第6図の波形図を用いて説明する。
上記の識別すべき符号データは、リミッタ1によシリミ
ッタ作用を受け、第5図(a) K示す符号データ20
1を出力する。この識別すべき符号データには1種々の
原因で雑音が混入する。この場合において、伝送符号を
雑音混入時にサンプリングすると、1符号識別動作に誤
動作を生ずる。そこで、上記電圧制御発振器1137の
出力である単位符号周波数の5倍の周波数のクロックパ
ルス2o2(16図(b))で上記伝送符号をサンプリ
ングする。
このサンプリングはラッチ回路6で行なわれ、うに ッチ回路6の出力には第6図(c)に示すNXZ(No
n−几eturn−to−Zero )符号203 e
得る。この場合において、上記ラッチ回路6の出力に現
われるN几Z符号203は、上記伝送符号のサンプリン
グパルス202とアンド回路12による乗算作用により
、第5図fd)に示すRZ (Return−tolZ
ero )符号204に変換される。
そして、との几Zに号204に変換された上記アンド回
路12の出力は、6進カウンター3に入力される。この
6進カウンター3は、前記タイミングパルス発生器14
が発生する単位識別符号の前縁に呼応したパルス205
(第6図(e))によってリセットが行なわれる。この
場合、上記6進カウンタ13は、上記アンド回路12の
出力である信号204t−カウントし、カウント結果で
ある3ビツトデータ207(第61凶ff) ) ’!
+−ラッチ回路15に供給する。ラッチ回路15は供給
されるカウント結果207を1ビット期間毎にランチし
多数決判定回路16に向は供給する。
このとき、6進カウンタ13の最上位ビット(MSB)
は、上記アンド回路12の出力パルスを小なくとも4計
数するとtriJi保持する。即ち、第6図(dtで示
されるアンド回路12の単位識別符号期間に対応した出
力パルス204に応じて、上記6進カウンタJ3け第6
i随(f)K示す状態をとる。
この後、上記6進カウンタ13の出力207中のMSB
は、第6図(g) K示す単位識別符号の後縁部に位置
するパルス210により、多数決判定回路16によって
保持される。この結果、多数決判定回路16の出力端T
2oKは、第6図Ih) K示す符号識別結果211を
得る。
上記6進力ウンタ回路13で、本位識別符号を複数回に
わたりカウントすることにより、最上位ビットの状態を
検出することで識別する動作は、本質的にはデジタル積
分であり外来雑音に対する影響を防止する。
さて次に同期はずれ検出について説明する。まず本発明
における同期はずれ検出の基本原理を第7図を用いて説
明する。第7図は符号識別を1ビット当95回行った場
合に、6進カウンタ13の出力データ207が雑音量に
よりどのように分布するかを模式的に示したものである
。図において横軸は出力データ207の値を示し、縦軸
は識別ビット数を示す。第、7図fa)は雑音が殆んど
含まれておらず完全に同期している状態を示す、すなわ
ち、得られる出力データ207の値は5回の緩サンプリ
ングで得られる値が全て「0」か全て「1」であるかの
いずれかであるため、 rooojか「101」の2状
態しか取り得ないことを示す、以下、第7図fb) 、
 fc)。
Cd)は順次雑音量が増えていった場合を示してお九第
7図(d)に至っては、雑音が非常に多く、カウンタ1
3の出力データ207の値が「000」から「101」
に至って均一に分布した状態、すなわち同期はずれの状
態ヲ示している。出力データ207の分布と雑音量には
相関があり、雑音量が増すに従い出力データ207は中
間値rooIJ 、 rolo J Jon J 、r
tooJを取ることとなる。したがって、上記中間値を
計数することKより同期はずれ検出を行うことがでキル
。コと−c中Z(tRraoxJ 、 rzooJ )
:y 、1!: rowJ。
l−011Jのペアとでは同じ雑音量でも分布数が異な
る。すなわちroolJ、rloOJの出現確率は「0
IOJ。
rollJのそれよりも常に大きいため、rooIJJ
xooJのベアを計数するかroloJ、rollJの
ペアを計数するかによシ同期はずれに至る過渡状態を区
別して検出することができる。例えばrooz、J、r
zooJのペアを計数すれば完全には同期していないが
同期はずれには未だ至っていない状態を知ることができ
、一方ro1oJ、rot】、Jのベアを計数すれば同
期はずれに近づいている状tRを知ることができる。ま
た中間値の分布は伝送符号パターンが等確率ならば対称
分布となるため、例えばrooxJ、[ooJのベアを
計数する場合には、いずれか一方のみを計数すればよい
ことになる。
以上の基本原理をもとに再び第5図を用いて本発明にお
ける同期はずれ検出について説明する。
ラッチ回路15が出力する6進カウンタ13のラッチデ
ータ209は一致検出回路17に供給される。
−散積出回路17は、データプリセット回路18にjシ
ブリセットされた計数すべき所望の中間値である比較計
数値2121例えば「ool」、「011」等と前記ラ
ッチデータ209の値の比較を行い、両者が一致した場
合に一致パルス213を次段のt進カウンタ19に供給
する。このt進カウンタ19のリセット端にはタイミン
グパルス発生回路20の出力するリセットパルス2]4
が供給される。リセットパルス214はPLL回路11
の一部を構成する分局器114の出力するクロックパル
ス206e分周器21によF)1/m分周したクロック
パルスであり、タイミングパルス発生回路20を介して
得られるものである。したがって、を進カウンタ19は
mビット中に何回一致パルス213が出力されるか全計
数するもので、を個カウントすると同期けずれ信号21
5をラッチ回路22に向は出力する+、ラッチ回路22
はタイミングパルス発生回路20が出力するラッチパル
ス216の供給を受け5mビット毎に同期はずれ信号2
】5ヲラツチし、出力端子T3oに向は同期はずれ検出
信号217ヲ検出する。
上記において、L、mの値は同期はずれ検出信号217
をどのような段階において出力させるかKより適宜設定
される値であるが1次式の関係を満たすものでなければ
ならない。
これは例えば n=5.m=120とした場合中間値の
取り得る計数値は最大20個(第7図fd)参照)、す
なわち1個であることから定められる条件n+1 である。
〔発明の効果〕
以上の記載から明らかなように、この発明によれば、伝
送された符号に対し単位識別符号毎に複数回のサンプリ
ングを行ないこの後に当該ビットに対する符号識別動作
を行なうので識別誤動作を軽減し得る。
また、このためアイパターンの開口が狭い場合において
も、符号識別の誤動作を防ぐことができ。
る。
さらに1本発明の符号識別器によれば従来問題となって
いた同期はずれ検出における不安定要因、すなわち電源
電圧特性や温度ドリフト等による基準バイアスの変動に
よる誤動作を一掃することができる。また、データプリ
セット回路18にプリセットしておく中間値もしくはt
進カウンタ190カウント数tを適宜任意値に設定する
ことにより、同期はずれ直前の任意の段階で同期はずれ
検出信号を得、ることかできる。これは特にSHF衛星
放送の様なPCM音声放送においては、 C/Nが低下
し符号誤シ庫が増していくと、未だ同期けずれに至って
いない状態においても復調音声にインノくル性のノイズ
が混入するため、これを事前に避けたい場合有効である
【図面の簡単な説明】
第1図は、伝送信号に対するアイパターンを示す信号特
性図、第2図は従来の符号識別器を示す回路図、第3図
は第2図の説明に供する波形図、第4図は第2図に示し
た符号識+A1」i!鼻の一部を構成する位相検波器の
出力波形図、第5図は本発明の一実施例に係る符号識別
器を示す回路図、第6図は第5図に示した符号識別器の
各部における入出力信号波形図、第7図は本発明におけ
る同期はずれ検出方□法の基準原理を説明□するための
データ分布図である。 6・・ラッチ回路、U・・・1) L L回路、12・
・・刃0回路−3−・−(n+1)進カウンタ、15・
・・ラッチ回路、16・・・多数決判定回路、17・・
−数棟出回路、18・・・データプリセット回路、19
・・・を進カウンタ、21・1/m分周器、22・・・
ラッチ回路、201・・・符号データ、202・・・ク
ロックツくルス、203・・・N RZ M 号−20
4・・・RZ倍信号207・・・3ビツトデータ、20
9 ・ラッチデータ、 ’ 211・・符号識別語シ枝
”、212・・比較計数値213・・・一致ノくルス、
217・・・同Jjllはずれ検出信号。 代理人 弁理士 則近憲イ右(/’!、i−1名)第1
図 ff12図

Claims (1)

    【特許請求の範囲】
  1. 識別すべき符号データ列に同期しこの符号データ列の単
    位識別符号の周波数のn倍(n≧2)の周波数のクロッ
    クパルスを発生するクロックパルス発生手段と、前記ク
    ロックパルスによシ前記識別符号をサンプリングする符
    号サンプリング手段と、この符号サンプリング手段によ
    り得られる単位識別符号に対するNRZ (Nonre
    turn−To−Zero)形態のサンプル信号1.(
    RZ (Return−To−Zero)形態の信号に
    変換する変換手段と、この変換手段により得られる前記
    几Z形態の信号を計数する計数手段と、この計数手段に
    よる単位識別符号に対する計数結果をラッチするラッチ
    手段と、このラッチ手段((よジ得られる計数結果に対
    応して符号識別結果を出力する符号判定手段と、前記ラ
    ッチ手段により得られる計数結果の比較対象となる任意
    に設定可能な比較計数値を供給するデータプリセット手
    段と、この比較計数値と前記計数結果との値全比較し両
    者が一致したときにパルス信号を発生する一致パルス発
    生手段と、前記一致パルスimビビット期間に渡シ計数
    しこの計数結果が任意に設定し得る所定値以上に達した
    ときに同期はずれ検出信号を出力する同期はずれ検出信
    号発生手段とを有することを特徴とする符号識別器。
JP59053521A 1984-03-22 1984-03-22 符号識別器 Pending JPS60198945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59053521A JPS60198945A (ja) 1984-03-22 1984-03-22 符号識別器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59053521A JPS60198945A (ja) 1984-03-22 1984-03-22 符号識別器

Publications (1)

Publication Number Publication Date
JPS60198945A true JPS60198945A (ja) 1985-10-08

Family

ID=12945124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59053521A Pending JPS60198945A (ja) 1984-03-22 1984-03-22 符号識別器

Country Status (1)

Country Link
JP (1) JPS60198945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8165252B2 (en) 2007-05-24 2012-04-24 Sony Corporation Signal processing device and method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8165252B2 (en) 2007-05-24 2012-04-24 Sony Corporation Signal processing device and method, and program

Similar Documents

Publication Publication Date Title
US6316966B1 (en) Apparatus and method for servo-controlled self-centering phase detector
EP0679307B1 (en) Delay line separator for data bus
US4821297A (en) Digital phase locked loop clock recovery scheme
US5276712A (en) Method and apparatus for clock recovery in digital communication systems
JP3307527B2 (ja) Ppm復調装置
JPH08317005A (ja) 位相変調信号復調方式
EP0168943B1 (en) Signal timing circuits
US4312075A (en) Timing-phase recovery circuit
US5040193A (en) Receiver and digital phase-locked loop for burst mode data recovery
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
US6768433B1 (en) Method and system for decoding biphase-mark encoded data
JPS62222745A (ja) 復調装置
IL47894A (en) Apparatus for producing baud timing signal
JPH0369238A (ja) 復調データ識別判定装置
US4276650A (en) Method of synchronizing a quadphase receiver and clock synchronization device for carrying out the method
US4575684A (en) Differential phase shift keying receiver
CA1258101A (en) Arrangement for generating a clock signal
JPS60198945A (ja) 符号識別器
EP0930713B1 (en) Decoding of a biphase modulated bitstream and relative selfsynchronizing frequency divider with noninteger ratio
US4760344A (en) Phase shift keying signal demodulation method and apparatus
JPH06120995A (ja) ディジタル無線用受信機のフレーム同期回路
US4799239A (en) Phase-coherent FSK signal demodulator
US20060153316A1 (en) Fsk receiver having a variable threshold slicer stage and corresponding method
JPS6028352A (ja) 符号識別器
EP0534180B1 (en) MSK signal demodulating circuit